专利名称：用于降低集成电路振荡器功耗的方法和电路的制作方法
技术领域：
本发明是一种用于降低集成电路芯片振荡器功耗的电路结构。
通常振荡器电路、尤其时钟电路往往后接分频电路共同工作，产生所需时钟信号。假定时钟分频电路采用二分频，且暂设负载相同，对振荡产生电路及其随后的几级分频电路而言，以Pn表示各级分频电路功耗，PL表示后级逻辑电路功耗，总动态开关功耗可表示为Pswitch＝P1+P2+P4+P8+P16+Λ+PL=P(fclk)+12P(fclk)+14P(fclk)+18P(fclk)+P16+Λ+PL]]>=158P(fclk)+P16+Λ+PL<2P1]]>可见振荡产生电路及其随后的8分频电路的开关功耗(Pswitch′=P1+P2+P4+P8=158P1)]]>占总开关功耗的绝大部分，其后的逻辑电路由于工作频率的大大降低，其开关功耗是很有限的。
2)Pshort动态短路功耗，是CMOS电路状态转换过程中，N管与P管同时导通时产生的电源至地的电流通路而引起的功耗。
3)Pleakage为反向漏电功耗，包括静态时截止管的亚阈值电流及因其漏与衬底反偏引起的PN结反向电流。(此项通常与工艺和工作电压有关，且与前两项相较所占功耗比例也很小，此处不作讨论。)本发明电路采用简单的电路结构，通过有效控制振荡器各级工作电压等方法，设法降低了动态开关功耗和动态短路功耗从而减小了电路的动态功耗。
1)动态开关功耗的降低对于振荡电路而言，第一项中开关活动率α0-＞1恒为50％，无法通过此项指标来降低功耗，本发明所采取的降低开关功耗的措施为A)由于各级分频电路输入电容即为前级负载，在满足功能和后级电路驱动的前提下，可尽量缩小分频电路器件尺寸以降低对于前级的负载电容。
B)由于开关功耗与电源电压的平方成正比，降低工作电压可使功耗显著下降。由前面的讨论可知，在芯片主电压不变的情况下，设法降低最高频率的振荡产生电路和其后频率较高的几级分频电路的工作电压，可大大降低电路的总功耗。
本发明电路总体技术方案的结构框图如
图1所示，主要由电压产生电路，振荡产生电路，分频电路，电平转换电路几个模块组成，各级模块工作电压逐级提升，在分频后(图例中为三级两分频电路，共八分频)接电平转换电路实现低功耗的电路部分与其它内部电路的接口。
电压产生模块如图2所示，由三级串联电阻Rx、Ry、Rz和一个对地隔直稳定电容C0组成。该电路模块无直流通路，串联电阻主要起限流和分压作用，电阻取值越大，开关功耗降低的越多。各电阻之间的比例，需满足各级分频器的正常工作，并可均匀的逐级将电压提升到电平转换电路可正常工作的低输入摆幅。电容C0可稳定各电压节点电压；该电容取值应在考虑物理实现面积(生产成本)的限制下尽量做大。
振荡信号发生电路如图3所示。晶体为芯片外接，M0和M1构成第一级主振荡倒相器，完成对主振回路的能量馈入。Rtran为CMOS传输门有源电阻，构成振荡回路的反馈。R0为限幅小电阻，防止晶体由于振幅过大而碎裂。C1和C2为频率微调电容。振荡信号发生电路所有有源器件工作电压取自限流分压电路的最底端Vx。反馈等效电阻Rtran和主振荡倒相器的取值对起振、稳定性和功耗都有影响，需根据具体工艺平衡考虑。
分频电路可采用通常结构的翻转触发器实现。
电平转换电路如图4所示，低摆幅输入信号驱动一对CMOS结构(M4和M6、M5和M7)，PMOS(M2、M3)为交叉耦合对作负载，M2与M4、M3与M5形成串联负载结构。该串联负载上半部分(M2、M3)由于交叉耦合结构的存在，避免了普通CMOS结构输入电平过低时PMOS管无法完全关断而引起的直流功耗。M4和M5由于其反应速度较快，降低了由于交叉耦合对的反馈延时引起的短路电流功耗。
2)动态短路功耗的降低由于晶振的选频特性，振荡器两端均近似为正弦信号，导致晶体振荡器内(第一级)主倒相器(图3中M0和M1)及随后的缓冲倒相器中NMOS与PMOS处于线性工作区并同时导通的时间较长，导致短路电流对功耗的影响较大。因此在选择电压生成电路模块的串联限流分压电阻时，应设法使最低工作电压Vx＜Vthn+Vthp，令P、N两个管子不同时工作于线性电阻区，降低短路电流的影响。
可见，为有效降低开关功耗、短路功耗并保证与后级逻辑电路的正确接口电平，可采取时钟信号产生电路及前八次分频低压工作，并逐级升压，最后通过电平转换电路抬升至正常电压提供后级电路所需时钟的方案。
本发明中采用串联电阻和隔直电容产生电路工作的各级电压。
本发明中振荡信号发生电路所有有源器件工作电压取自限流分压电路的最底端Vx。
本发明中各级分频电路采用采用电压产生模块的各输出，使工作电压逐级提升。
本发明中电平转换电路实现低压工作模块和芯片最高电压工作模块间的接口。
本发明结构简单、工艺实现容易、工作可靠，结果令人满意。
在电压产生电路中(图2)，Rx实取1.5Meg，Ry取2Meg，Rz取7.5Meg，C0取15pf。
振荡信号发生电路中(图3)，M0的W/L取9/1，M1的W/L取3/1；Rtran中CMOS传输门倒大管的W/L都为1/800；R0取40K；C1和C2都为6pf，并预留可调。
电平转换电路中(图4)，M2和M3的W/L取3/1；M4和M5的W/L取3/10；M6和M7的W/L取48/1。
对各分频器和倒相器仅要求可在相应各级电压下正常工作，并满足驱动和负载最小的要求即可。
实测该电路，工作稳定，起振良好(无需起振辅助电路)，频率稳定，在5V工作电压下，功耗电流小于500nA。
权利要求
1.本发明是一种用于降低集成电路振荡器功耗的方法和电路结构，通过降低动态开关功耗和动态短路功耗来减小电路的动态功耗，其特征是降低最高频率电路的工作电压，选择电压生成模块的限流分压电阻值，使最低工作电压的P、N管不同时工作于线性电阻区，同时缩小分频电路器件尺寸；该方法的电路结构主要由电压产生电路，振荡产生电路，分频电路，电平转换电路几个模块组成。1)电压产生模块由三级串联电阻Rx、Ry、Rz和一个对地隔直稳定电容C0组成；2)振荡信号发生电路所有有源器件工作电压取自限流分压电路的最底端Vx，M0和M1构成第一级主振荡倒相器；Rtran为CMOS传输门有源电阻，构成振荡回路的反馈；在上述两者间为限幅小电阻R0；晶体两端为C1和C2为频率微调电容；3)分频电路为翻转触发器，分别采用电压产生模块的各输出，使工作电压逐级提升；4)电平转换电路为一对CMOS结构M4和M6、M5和M7，PMOS管M2和M3为交叉耦合对作负载，M2与M4、M3与M5形成串联负载结构。
2.根据权利要求1所述的用于降低集成电路振荡器功耗的方法和电路，其特征是采用串联电阻和隔直电容产生电路工作的各级电压。
3.根据权利要求1所述的用于降低集成电路振荡器功耗的方法和电路，其特征是振荡信号发生电路所有有源器件工作电压取自限流分压电路的最底端Vx。
4.根据权利要求1所述的用于降低集成电路振荡器功耗的方法和电路，其特征是各级分频电路采用电压产生模块的各输出，使工作电压逐级提升。
5.根据权利要求1所述的用于降低集成电路振荡器功耗的方法和电路，其特征是电平转换电路实现低压工作模块和芯片最高电压工作模块间的接口。
全文摘要
本实发明是一种用于降低集成电路振荡器功耗的方法和电路结构。目前各类系统对芯片的功耗要求也越来越高。而振荡器电路作为芯片主要的功耗来源也成为了低功耗设计关注的主要目标。本发明采用电压产生电路，振荡产生电路，分频电路，电平转换电路几个简单模块组成的电路结构，通过有效控制振荡器各级工作电压等方法，设法降低了动态开关功耗和动态短路功耗从而减小了电路的动态功耗。经实测证明，该电路效果令人满意。本发明方法实现的电路结构简单、工艺实现容易、工作可靠，起振良好(无需起振辅助电路)，频率稳定，功耗电流小于微安量级。
文档编号H03B19/00GK1431771SQ0311497
公开日2003年7月23日 申请日期2003年1月17日 优先权日2003年1月17日
发明者沈晔晖 申请人:上海复旦微电子股份有限公司