专利名称：自限制型脉宽调制调节器的制作方法
技术领域：
本发明涉及脉宽调制调节器，而且更具体涉及使脉宽调制调节器中的下冲和过冲情形减到最小。
背景技术：
图1例示一种传统的脉宽调制(PWM)调节器。调节器(10)包含可变延迟产生器(40)、反向器(42)和与(AND)门(44)。把接收到的dischg信号(138)和up_down_ctrl信号(132)作为输入的可变延迟产生器(40)输出comp_out信号(136)。AND门(44)接收时钟信号(11)和反向的comp_out信号作为输入。
假定50-50占空比时钟周期，则comp_out信号(136)在周期开始处为低。当时钟信号(11)变为高时，输出(12)变为高。一旦comp_out信号(136)变为高，则AND门(44)使输出(12)为低。因此，高脉冲的宽度由在时钟信号(11)变为高和comp_out信号(136)变为高之间的延迟进行控制。
图2例示传统的PWM调节器(10)的可变延迟产生器。产生器(40)包含电荷泵(50)和电压比较器电路(55)。“电荷泵”，如本说明书所使用的那样，指的是包括相对大的电容的电路，该大电容的电压通过注入相对小的正电流或负电流而上升或下降。电荷泵(50)包含晶体管M1-M7(104-116)和滤波器电容Cl(120)。晶体管M1-M5(104-112)是形成一组镜像电流源的匹配晶体管。在M2(106)和M5(112)中产生小电流(由电流源102表示)。这些电流被M6(114)和M7(116)控制(gated)。当up_down_ctrl信号(132)为高时，M6(114)“关闭”且M7(116)“打开”。这样从Cl(120)拉取小电流，由此节点pgate处的电压缓慢下降。相反地，当up_down_ctrl信号(132)为低时，M6(114)“打开”且M7(116)“关闭”，而电流从VDD流入Cl(120)。节点pgate(130)上的电压由此缓慢上升。因此，up_down_ctrl信号(132)被转换为在电荷泵的节点输出处的较小变化。
电压比较器电路(55)包含晶体管M8(118)、电容C2(122)、由晶体管M9(124)表示的复位电路和由电压源(126和128)表示的比较器。电压比较器电路(55)使用节点pgate(130)上的电压，以产生与该电压有关的电流，且将电流转换为延迟时间。把M8(118)的栅极连接到节点pgate(130)，使得节点pgate(130)上电压的增大导致流入C2(122)的电流减少。节点pgate(130)上的电压的降低增大了流入C2(122)的电流。因此，C2(122)中的电流以与M8(118)中的电流成比例的比率上升。比较器检测节点ramp(134)处的电压何时达到预定电平，且产生comp_out信号(136)。dischg信号(138)复位节点ramp(134)处的电压。当dischg信号(138)变为低时，节点ramp(134)处的电压将再次开始上升。这样，在输出(12)处可产生脉冲，其宽度取决于节点pgate(130)上的电压。如果节点pgate(130)上的电压接近VDD，使得在M8(118)中存在很小的电流，那么节点ramp(134)将根本不会上升。当M8(118)传导更多电流时，节点ramp(134)上的上升时间被缩短，且comp_out信号(136)以小的延迟变为高。当加入dischg信号(138)时，输出(12)再一次变为低。以这种方式，节点pgate(130)处的电压控制输出脉冲的宽度。
但是，调节器(10)趋向于“饱和状态(saturation conditon)”，其中，节点pgate(130)处的电压下冲(undershoot)或过冲(overshoot)目标电压。在调节器(10)中，dischg信号(138)是50％占空比的时钟信号。当dischg信号(138)为高时，节点ramp(134)保持为低，且调节器输出(12)也为低。在另一个半周期期间，当dischg信号(138)为低时，节点ramp(134)上的电压可能上升。如果上升得太慢，使得节点ramp(134)上的电压不能在dischg信号变为高之前达到比较器跳变点，那么在输出端将不会有脉冲。如果节点pgate(130)上的电压约大于VDD-Vt，其中Vt是M8(118)的阈值电压，则这种情况就会发生。但是，如果up_down_ctrl信号(132)保持为低，则电荷泵(50)将会持续增大节点pgate(130)上的电压，直到它到达VDD。这是一种过冲情况。当up_down_ctrl信号(132)再一次变为高时，节点pgate(130)上的电压将会消耗相对长的时间达到VDD-Vt，此时它将开始影响脉冲宽度。节点pgate(130)在一段时间内降到影响操作的电压，这段时间表示调节器(10)不响应输入信号的阶段。
同样，节点pgate(130)处的电压能下降很多。在这种情况下，比较器输出将立即变为高，且输出脉冲(12)将基本上是未调制的。但是，节点pgate(130)上的电压能继续下降，产生下冲情况。过冲和下冲这两种情况损害调节器(10)的性能和可靠性。
因此，需要一种PWM调节器来使下冲和过冲情况减到最小。本发明致力于这种需求。
发明内容
一种使下冲和过冲情况减到最小的自调节PWM调节器被公开。该调节器包括电荷泵、电压比较器电路和锁存器(latch)电路。电压比较器电路的输入包括电荷泵的输出。锁存器电路的输入包括来自电压比较器电路的输出。锁存器电路包括一对SR锁存器，其被耦接到一对与/或(AND/OR)门。如果来自电压比较器电路的输出处于第一状态，则锁存器电路把第一信号传输到电荷泵，以防止过冲情况，如果来自电压比较器电路的输出处于第二状态，则锁存器电路传输第二信号，以防止下冲情况。这样使电荷泵在其控制限度内保持为可调的。同样，锁存器电路使调节器保持为对电压、温度、频率或调节器的处理中的变化进行自动调节。
图1例示传统的脉宽调制(PWM)调节器。
图2例示传统的PWM调节器的可变延迟产生器。
图3例示根据本发明的PWM调节器的实施例。
图4例示根据本发明的PWM调节器的可变延迟产生器的实施例。
图5例示根据本发明的PWM调节器的可变延迟产生器的可选实施例。
图6例示根据本发明的用于PWM调节器的时序图。
图7例示根据本发明的PWM调节器的可选实施例。
具体实施例方式
本发明提供一种使下冲和过冲情形减到最小的脉宽调制(PWM)调节器。提供下面的说明，用于使本领域技术人员能够制造和使用本发明，且该说明在专利申请及其请求中被提供。对优选实施例的各种修改对本领域技术人员是显而易见的，且这里的一般原理可用于其它实施例。因此，本发明不希望被限制于所示的实施例，但要符合与这里所描述的原理和特征相一致的最宽的范围。
为了更具体地描述本发明的特征，请结合下面的讨论参考图3至图8。
图3例示根据本发明的PWM调节器的实施例。调节器(20)包含可变延迟产生器(60)、反向器(62)、AND门(64)和与非门(NAND)门(66)。可变延迟产生器(60)接收dischg信号(244)、up_down_ctrl信号(252)、clearc信号(254)和x2信号(256)作为输入，且输出comp_out信号(258)。AND门(64)接收反向的comp_out信号和时钟信号(21)作为输入。comp_out信号(258)和时钟信号(21)输入到NAND门(66)，以提供x2信号(254)。dischg信号(244)和up_down_ctrl信号(252)具有与传统调节器(10)(图1)中相同的功能。x2(254)和clearc(256)信号将在下文中描述。
图4例示根据本发明的用于PWM调节器的可变延迟产生器的实施例。产生器(60)包含电荷泵(70)、电压比较器电路(72)和锁存器电路(74)。电荷泵(70)包含晶体管M1-M7(204-216)和滤波器电容Cl(220)。晶体管M1-M5(204-212)是形成一组镜像电流源的匹配的晶体管。在M2(206)和M5(212)中产生小电流(由电流源202表示)。这些电流由M6(214)和M7(216)进行控制。
电压比较器电路(72)包含晶体管M8(218)、电容C2(224)、由晶体管M9(222)表示的时钟电路和由电压源(226，228)表示的比较器。电压比较器电路(72)使用节点pgate(230)上的电压以产生与该电压有关的电流，并把它转换为延迟时间。M8(218)的栅极连接到节点pgate(230)，使得节点pgate(230)上电压的增大导致流入C2(224)的电流减少。节点pgate(230)上电压的降低增大了流入C2(224)的电流。因此，C2(224)中的电流以与M8(218)成比例的比率上升。比较器检测节点ramp(240)处的电压何时达到预定电平，且产生comp_out信号(242)。dischg信号(244)在节点ramp(240)处将电压复位，且当dischg信号(244)变为低时，节点ramp(240)处的电压将再次开始上升。
不同于产生器(40)，根据本发明的产生器(60)包含耦接到电荷泵(70)的锁存器电路(74)，如图4所示。锁存器电路(74)包含一对锁存器(232，234)、AND门(236)和OR门(238)。在该实施例中，锁存器(232，234)是SR锁存器。up_down_ctrl信号(246)由AND和OR门(236，238)进行控制。用于这些门(236，238)的控制信号up_pumpc(248)和dn_pump(250)来自SR锁存器(232，234)。在每个时钟周期，两个锁存器(232，234)都被clearc信号(256)复位到“阻塞状态”，其中AND和OR门(236，238)阻塞up_pumpc(248)和dn_pump(250)信号。OR门(238)能够传输up_pumpc信号(248)。AND门(236)能够传输dn_pump信号(250)。在该实施例中，up_pumpc信号(248)的传输由产生器(60)在内部进行处理。
当clearc信号(256)停止时，up_down_ctrl信号(252)将既不被传输到AND门(236)也不被传输到OR门(238)。up_pumpc信号(248)只在comp_out信号(242)在时钟周期内变为高时才被传输。因此，电荷泵(70)将被保持成刚好低于阈值，脉冲将在该阀值处再出现。dn-pump信号(250)只有在脉宽小于最大值时才被使能。dn-pump信号(250)由x2信号(254)进行控制。x2信号(254)在时钟周期内变为低将允许dn-pump信号(250)通过。如果comp_out信号(258)变为高而dischg信号(244)仍为高，则x2信号(254)变为低。因此，dn_pump信号(250)只在comp_out信号(242)在时钟周期内变为低时被传输。如果时钟脉冲已为全宽(fullwidth)，则不再允许通过dn_pump信号(250)，且电荷泵(70)将不再向下输出(pump down)。
图6例示根据本发明的用于PWM调节器的时序图。为了说明的目的，对在时钟信号(21)、dischg信号(244)和clearc信号(256)之间的相对延迟进行了放大。重要的是，在dischg信号(244)变为低和时钟信号(21)变为高之间存有延迟。这是因为可变延迟产生器(60)即使以最大速度运行时也需要一定时间以变为高。为了使dischg信号(244)从信号最后的1％变为0％，由于ut_pumpc信号(248)能够用很小的脉冲进行使能，所以有必要对时钟信号(21)的上升沿进行少量延迟。没有该延迟，调节器(20)将仍旧变为饱和情况。
因此，锁存器电路(74)把电荷泵(70)保持成在其控制限度内进行调整。一旦调节器(20)接近过冲或下冲情况时，更多到电荷泵(70)的信号被阻塞，且C2(224)停留在其限度处。另外，如果电压、温度、频率或调节器(20)的处理使限度发生改变，则锁存器电路(74)可以适应。以这种方式，在自动调节根据本发明的PWM调节器(20)的过程中，能够把过冲和下冲情况减到最小。
图5例示根据本发明的PWM调节器的可变延迟产生器的可选实施例。该产生器(68)包含电荷泵(80)、电压比较器电路(84)和锁存器电路(88)。产生器(68)的电荷泵(80)的功能与产生器(60)的电荷泵(70)的功能相似。
产生器(68)的锁存器电路(88)与产生器(60)的锁存器电路(74)的类似之处在于它包含SR锁存器(232，234)、AND门(236)和OR门(238)。但是，不同于锁存器电路(74)，锁存器电路(88)还包括一对D触发器(302，304)，以使能连接到AND和OR门(236，238)的信号。D触发器(302，304)使用SR锁存器(232，234)校正时序，其中复位SR锁存器(232，234)而不复位D触发器(302，304)可能在控制信号up_pumpc(248)和dn_pump(250)中产生短暂而有害的电涌(glitch)。
产生器(68)的电压比较器电路(84)与产生器(60)的电压比较器电路(72)的类似之处在于它包含由晶体管M9(222)、晶体管M8(218)和电容C2(224)表示的时钟电路。但是，不同于产生器(60)的电压比较器电路(72)，产生器(68)的电压比较器电路(84)包含反向器而不是比较器(226，228)。因为产生器(68)是自调节的，所以不必包括复杂的比较器和电压基准电路。反向器足以提供比较功能。电荷泵(80)将进行调节，以补偿由于电压、温度或处理而导致的反向器跳变点的变化。滞后现象通过晶体管M11和M12A被加到反向器，以避免检测的振荡。
而且，不同于产生器(60)的电压比较器电路(72)，产生器(68)的电压比较器电路(84)包含耦接到dischg信号(244)的脉冲产生器(86)，以在每个周期复位SR锁存器(232，234)。这避免需要提供独立的同步脉冲。
图7例示根据本发明的PWM调节器的可选实施例。除了clearc信号(256)是在内部产生的、因此不再需要独立的输入信号以外，该PWM调节器30与PWM调节器20(图2)相同。
虽然上述根据本发明的PWM调节器的实施例产生50％调制控制，但是本领域技术人员将明白还能产生其它数量的调制控制，而不背离本发明精神和范围。
例如，图8例示根据本发明的PWM调节器的实施例，其产生0-100％调制控制。PWM调节器(800)包含两个控制器，PWM1(802)和PWM2(804)。PWM1(802)和PWM2(804)都被连接到相同的时钟信号，但PWM2(804)的输入被反向。PWM1(802)控制时钟信号正半周的脉宽，而PWM2(804)控制负半周。PWM2(804)的输出被反向。两个控制器(802和804)的输出通过OR门(806)，以产生能够始终为高的信号，即，100％调制控制。
在该实施例中，必须在每个控制器(802和804)内单独对up_down_ctrl信号(132)进行控制。当up_down_ctrl信号(132)为高时，脉宽被减小。当其为低时，脉宽被增大。对于100％调制方案而言，重要的是在PWM2(804)开始通过它的半个脉冲之前，PWM1(802)将其脉宽完全增加，即达到50％。类似地，在允许PWM1(802)开始减小其脉冲之前，PWM2(804)必须完全减少它的脉宽，即，达到0％。例示的交叉连接完成这种功能。up_enablec信号和down_enable信号(也例示在图5中)被传输，如图所示。如果来自PWM1(802)的up_enablec信号为低，表明来自PWM1(802)的脉宽还未增加到100％，那么到PWM2(804)的up_down_ctrl信号(132)保持为高，迫使PWM2(804)停留在0％。如果来自PWM2(804)的down_enable信号为高，表明来自PWM2(804)的脉宽还未减少到0％，则到PWM1(802)的up_down_ctrl信号(132)保持为低，且PWM1(802)保持在其最大值(50％)调制处。因此，用户将提供来自调节器800外部的up_down_ctrl信号(132)，且将在输出处看到脉宽在0％和100％之间变化。
已经公开了一种使下冲和过冲情形减到最小的自调节PWM调节器。根据本发明的调节器包括锁存器电路，该锁存器电路包括耦接到AND/OR门的一对SR锁存器，其使电荷泵保持成在它的控制限度内进行调整。以这种方式，使过冲和下冲情况减到最小。另外，锁存器电路对电压、温度、频率或调节器的处理的变化进行自调节。不需要复杂的数字信号处理操作或外来的模拟设计技术。
虽然本发明已经根据例示的实施例进行了描述，但是本领域技术人员将会意识到，可能存在有本实施例的变体，且这些将变体在本发明的精神和范围内。因此，由本领域技术人员可以进行多种修改而不超出所附的权利要求的精神和范围。
权利要求
1.一种脉宽调制调节器，其包含电荷泵；比较器电路，其被耦接到所述电荷泵，所述比较器电路用于提供输出电压；以及锁存器电路，其被耦接到所述电荷泵，以保证所述电荷泵被调整，从而使所述输出电压的下冲情况和过冲情况减到最小。
2.根据权利要求1所述的调节器，其中，所述比较器电路的输入包含所述电荷泵的输出。
3.根据权利要求1所述的调节器，其中，所述锁存器电路的输入包含所述输出电压。
4.根据权利要求3所述的调节器，其中，当所述输出电压处于第一状态时，所述锁存器电路把第一信号传输给所述电荷泵，其中，所述第一信号防止过冲情况。
5.根据权利要求4所述的调节器，其中，所述第一信号防止所述电荷泵的输出进一步增大。
6.根据权利要求4所述的调节器，其中，在所述第一状态中，所述输出电压在时钟周期内变为高。
7.根据权利要求3所述的调节器，其中，当所述输出电压处于第二状态时，所述锁存器电路把第二信号传输给所述电荷泵，其中，所述第二信号防止过冲情况。
8.根据权利要求7所述的调节器，其中，所述第二信号防止所述电荷泵的输出进一步减小。
9.根据权利要求7所述的调节器，其中，在第二状态中，所述输出电压在时钟周期内变为低。
10.根据权利要求1所述的调节器，其中，所述锁存器电路包含第一SR锁存器；第二SR锁存器，其中，所述第二SR锁存器的输入包含所述输出电压；第一门，其中，所述第一门的输入包含来自所述第二SR锁存器的输出和输入信号，其中，所述第一门的输出包含到所述电荷泵的第一信号，其中，所述第一信号避防止过冲情况；以及第二门，其中，所述第二门的输入包含来自所述第一SR锁存器的输出和输入信号，其中，所述第二门的输出包含到所述电荷泵的第二信号，其中，所述第二信号防止下冲情况。
11.根据权利要求10所述的调节器，其中，所述锁存器电路进一步包含第一D触发器，其被耦接在所述第一SR锁存器和所述第二门之间；以及第二D触发器，其被耦接在所述第二SR锁存器和所述第一门之间。
12.根据权利要求1所述的调节器，其中，所述比较器电路包含时钟电路；以及反向器，其被耦接到所述时钟电路的输出端。
13.根据权利要求1所述的调节器，其中，所述比较器电路包含时钟电路；以及脉冲产生器，其被接到所述时钟电路的输入端。
14.一种脉宽调制调节器，其包含电荷泵；电压比较器电路，其中，所述电压比较器电路的输入包含所述电荷泵的输出；以及锁存器电路，其中，所述锁存器电路的输入包含来自所述电压比较器电路的输出，其中，当来自所述电压比较器电路的输出处于第一状态时，所述锁存器电路把第一信号传输到所述电荷泵，其中，所述第一信号防止所需输出电压的过冲，其中，当来自所述电压比较器电路的输出处于第二状态时，所述锁存器电路把第二信号传输到所述电荷泵，其中，所述第二信号防止所需输出电压的下冲。
15.根据权利要求14所述的调节器，其中，所述第一信号的传输防止所述电荷泵的输出进一步增大。
16.根据权利要求14所述的调节器，其中，所述第二信号的传输防止所述电荷泵的输出进一步减小。
17.根据权利要求14所述的调节器，其中，所述锁存器电路包含第一SR锁存器；第二SR锁存器，其中，所述第二SR锁存器的输入包含来自所述电压比较器电路的输出信号；第一门，其中，所述第一门的输入包含来自所述第一SR锁存器的输出和输入信号，其中，所述第一门的输出包含所述第二信号；以及第二门，其中，所述第二门的输入包含来自所述第二SR锁存器的输出和输入信号，其中，所述第二门的输出包含所述第一信号。
18.根据权利要求17所述的调节器，其中，所述锁存器电路进一步包含第一D触发器，其被耦接在所述第一SR锁存器和所述第一门之间；以及第二D触发器，其被耦接在所述第二SR锁存器和所述第二门之间。
19.根据权利要求14所述的调节器，其中，在所述第一状态中，来自所述电压比较器电路的输出信号在时钟周期内变为高。
20.根据权利要求14的调节器，其中，在所述第二状态中，来自所述电压比较器电路的输出信号在时钟周期内变为低。
21.根据权利要求14所述的调节器，其中，所述电压比较器电路包含时钟电路；以及反向器，其被耦接到所述时钟电路的输出端。
22.根据权利要求14所述的调节器，其中，所述电压比较器电路包含时钟电路；以及脉冲产生器，其被耦接到所述时钟电路的输入端。
23.一种脉宽调制调节器，其包含电荷泵；电压比较器电路，其中，所述电压比较器电路的输入包含所述电荷泵的输出；以及锁存器电路，其包含第一SR锁存器，第二SR锁存器，其中，所述第二SR锁存器的输入包含来自所述电压比较器电路的输出，第一门，其中，所述第一门的输入包含来自所述第一SR锁存器的输出和输入信号，其中，当来自所述电压比较器电路的输出处于第一状态时，所述第一门把第一信号传输到所述电荷泵，其中，所述第一信号防止来自所述电荷泵的输出进一步增大，以及第二门，其中，所述第二门的输入包含来自所述第二SR锁存器的输出和输入信号，其中，当来自所述电压比较器电路的输出处于第二状态时，所述第二门把第二信号传输到所述电荷泵，其中，所述第二信号防止来自所述电荷泵的输出进一步减小。
24.根据权利要求23所述的调节器，其中，所述锁存器电路进一步包含第一D触发器，其被耦接在所述第一SR锁存器和所述第一门之间；以及第二D触发器，其被耦接在所述第二SR锁存器和所述第二门之间。
25.一种脉宽调制调节器，其包含第一控制器，其中，所述第一控制器接收时钟信号和第一控制信号作为输入，且输出第一脉宽调制信号；第二控制器，其中，所述第二控制器接收反向的时钟信号和第二控制信号作为输入，且输出第二脉宽调制信号，其中，当所述第一脉宽调制信号还未增大到所需脉宽时，所述第一控制信号使所述第二脉宽调制信号保持在第一状态，其中，当所述第二脉宽调制信号还未减小到所需脉宽时，所述第二控制信号使所述第一脉宽调制信号保持在第二状态；以及OR门，其用于接收所述第一和第二脉宽调制信号作为输入，且用于提供输出信号。
26.根据权利要求25所述的调节器，其中，至少所述第一或所述第二控制器包含电荷泵；比较器电路，其被耦接到所述电荷泵，所述比较器电路用于提供脉宽调制信号；以及锁存器电路，其被耦接到所述电荷泵，用于保证所述电荷泵被调整，从而使所述脉宽调制信号的下冲情况和过冲情况减到最小。
27.根据权利要求26所述的调节器，其中，所述比较器电路的输入包含所述电荷泵的输出。
28.根据权利要求26所述的调节器，其中，所述锁存器电路的输入包含所述脉宽调制信号。
29.根据权利要求28所述的调节器，其中，当所述脉宽调制信号处于高状态时，所述锁存器电路把第一锁存器信号传输到所述电荷泵，其中，所述第一锁存器信号防止过冲情况。
30.根据权利要求29所述的调节器，其中，所述第一锁存器信号防止所述电荷泵的输出进一步增大。
31.根据权利要求28所述的调节器，其中，当所述脉宽调制电压处于低状态时，所述锁存器电路把第二锁存器信号传输到所述电荷泵，其中，所述第二锁存器信号防止下冲情况。
32.根据权利要求31所述的调节器，其中，所述第二锁存器信号防止所述电荷泵的输出进一步减小。
33.根据权利要求26所述的调节器，其中，所述锁存器电路包含第一SR锁存器；第二SR锁存器，其中，所述第二SR锁存器的输入包含所述脉宽调制信号；第一门，其中，所述第一门的输入包含来自所述第二SR锁存器的输出和输入信号，其中，所述第一门的输出包含到所述电荷泵的第一锁存器信号，其中，所述第一锁存器信号防止过冲情况；以及第二门，其中，所述第二门的输入包含来自所述第一SR锁存器的输出和输入信号，其中，所述第二门的输出包含到所述电荷泵的第二锁存器信号，其中，所述第二锁存器信号防止下冲情况。
34.根据权利要求33所述的调节器，其中，所述锁存器电路进一步包含第一D触发器，其被耦接在所述第一SR锁存器和所述第二门之间；以及第二D触发器，其被耦接在所述第二SR锁存器和第一门之间。
35.根据权利要求26所述的调节器，其中，所述比较器电路包含时钟电路；以及反向器，其被耦接到所述时钟电路的输出端。
36.根据权利要求26所述的调节器，其中，所述比较器电路包含时钟电路；以及脉冲产生器，其被耦接到所述时钟电路的输入端。
全文摘要
一种减少下冲和过冲情况的自调节PWM调节器被公开。该调节器包括电荷泵、电压比较器电路和锁存器电路。电压比较器电路的输入包括电荷泵的输出。锁存器电路的输入包括来自电压比较器电路的输出。锁存器电路包括耦接到一对AND/OR门的一对SR锁存器。如果来自电压比较器电路的输出处于第一状态，则锁存器电路把第一信号传输到电荷泵，以防止过冲情况，而如果来自电压比较器电路的输出处于第二状态，则锁存器电路传输第二信号，以防止下冲情况。这样使电荷泵保持成在其控制限度内被调整。
文档编号H03K3/0231GK1846350SQ200480024863
公开日2006年10月11日 申请日期2004年8月10日 优先权日2003年8月11日
发明者A·S·韦纳 申请人:爱特梅尔公司