专利名称：伪差分电流模式接收器的制作方法
技术领域：
本发明一般涉及数据的电流模式传输，特别涉及一种伪差分电流模式接收器，其具有最小化的噪声效应，并且具有减小了共射-共基放大(cascode)的输入阻抗和增大了共射-共基放大的输出阻抗。
背景技术：
信号通常通过可以是印刷电路板迹线(trace)或金属线的传输线来传输。这样的信号一般是在电压模式或电流模式之一中传输的。对于在电压模式中传输数字数据，以处于从约2.7伏到3.3伏的范围内的电压电平接收的信号被解释为具有逻辑高状态。另外，以处于从约0伏到0.6伏的范围内的电压电平接收的信号被解释为具有逻辑低状态。然而，尤其是在高速操作期间，数据传输期间的电阻-电容延迟可能在电压模式中产生信号失真。
相反，对于电流模式，电流电平替代地用于表示逻辑状态。以处于从约17毫安到23毫安的范围内的电流电平接收的信号被解释为具有逻辑高状态。另外，以处于从约0毫安到6毫安的范围内的电流电平接收的信号被解释为具有逻辑低状态。数据传输期间的电阻-电容延迟不影响电流电平，使得电流模式中的数据传输不那么敏感于电阻-电容延迟。
对于伪差分电流模式中的数据传输，传送器传输参考电流和数据电流。然后，接收器通过比较参考电流和数据电流来确定逻辑状态。对于增强的操作，参考电流和数据电流中的噪声期望被均衡。这种均衡的噪声可以在参考电流和数据电流之差中被消除。另外，对于改进的操作，伪差分电流模式接收器期望具有低输入阻抗和高输出阻抗。
发明内容
从而，本发明一方面的伪差分电流模式接收器包括调节共射-共基放大缓冲器(regulated cascode buffer)，其用于缓冲所接收的数据电流。调节共射-共基放大缓冲器生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲数据电流。另外，信号转换器生成表示缓冲数据电流和参考电流之差的输出信号。
在本发明的另一个实施例中，伪差分电流模式接收器还包括另一个调节共射-共基放大缓冲器，其用于缓冲参考电流，以生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲参考电流。伪差分电流模式接收器还包括电源镜像器，用于镜像缓冲参考电流，以生成镜像参考电流。在这种情况下，信号转换器是I-V转换器，其将缓冲数据电流和镜像参考电流之差转换成输出电压。
在本发明的另一个实施例中，调节共射-共基放大缓冲器具有相同的电路拓扑结构，并且具有匹配的MOSFET，使得缓冲数据电流和镜像参考电流中的噪声被均衡。
在本发明的一个实施例中，所接收的参考电流和所接收的数据电流都流出调节共射-共基放大缓冲器。另外，所接收的参考电流和所接收的数据电流都流入调节共射-共基放大缓冲器。
在本发明的另一个实施例中，伪差分电流模式接收器包括参考电流生成器，其从参考电压生成参考电流。在本发明的示例实施例中，所接收的数据电流流出调节共射-共基放大缓冲器，缓冲数据电流流出信号转换器，并且参考电流流入信号转换器。在本发明的可选实施例中，所接收的数据电流流入调节共射-共基放大缓冲器，缓冲数据电流流入信号转换器，并且参考电流流出信号转换器。
根据本发明另一方面的伪差分电流模式收发器系统包括调节共射-共基放大缓冲器、电流镜像器、多个附加调节共射-共基放大缓冲器和多个I-V转换器。调节共射-共基放大缓冲器接收参考电流，并且生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲参考电流。电流镜像器通过镜像缓冲参考电流来生成镜像参考电流。该多个附加调节共射-共基放大缓冲器中的每一个从各自的接收数据电流生成各自的具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲数据电流。该多个I-V转换器中的每一个通过转换各自的缓冲数据电流和镜像参考电流之差来生成各自的输出电压。
伪差分电流模式收发器系统还包括数据传送器和多条传输线。数据传送器生成由调节共射-共基放大缓冲器接收的参考电流和数据电流。每条传输线在数据传送器和相应一个调节共射-共基放大缓冲器之间传送参考电流和数据电流中的相应一个。
这种伪差分电流模式收发器系统有利地在多个I-V转换器之间共享参考电流。以这种方式，伪差分电流模式接收器使用调节共射-共基放大缓冲器，以便提供低输入阻抗和高输出阻抗。另外，通过进一步均衡缓冲数据电流和镜像参考电流中的噪声，最小化这种噪声的不良效应。
通过考虑下面与附图一起提供的对本发明的详细描述，将会更好地理解本发明的这些和其它特征和优点。
图1示出了根据本发明实施例的伪差分电流模式接收器的方框图；图2示出了根据本发明实施例的、图1的伪差分电流模式接收器的操作期间的步骤的流程图；图3示出了根据本发明第一实施例的、图1的伪差分电流模式接收器的电路图，其中调节共射-共基放大缓冲器具有从其流出的参考电流和数据电流；图4示出了根据本发明第二实施例的、图1的伪差分电流模式接收器的电路图，其中调节共射-共基放大缓冲器具有从其流出的参考电流和数据电流；图5和6示出了根据本发明实施例的、用于确定输入和输出阻抗的、图3或4中的调节共射-共基放大缓冲器的小型信号模型；图7示出了根据本发明第三实施例的、图1的伪差分电流模式接收器的电路图，其中调节共射-共基放大缓冲器具有向其流入的参考电流和数据电流；图8示出了根据本发明第四实施例的、图1的伪差分电流模式接收器的电路图，其中调节共射-共基放大缓冲器具有向其流入的参考电流和数据电流；图9示出了根据本发明第五实施例的伪差分电流模式接收器的电路图，其中生成参考电流，并且数据电流流出调节共射-共基放大缓冲器；图10示出了根据本发明第六实施例的伪差分电流模式接收器的电路图，其中生成参考电流，并且数据电流流入调节共射-共基放大缓冲器；以及图11示出了根据本发明实施例的具有多个调节共射-共基放大缓冲器的伪差分电流模式收发器系统。
这里参考的附图是为了清楚说明而绘制的，并且不一定是按比例绘制的。图1、2、3、4、5、6、7、8、9、10和11中具有相同标号的单元是指具有类似结构和/或功能的单元。
具体实施例方式
图1示出了根据本发明实施例的伪差分电流模式接收器100的方框图。伪差分电流模式接收器100包括第一调节共射-共基放大缓冲器(requlatedcascade buffer)102、第二调节共射-共基放大缓冲器104、参考电流镜像器106、以及电流-电压(I-V)转换器108。
图2示出了图1的伪差分电流模式接收器100的操作期间的步骤的流程图。参考图1和2，第一调节共射-共基放大缓冲器102接收并缓冲具有低输入阻抗和高输出阻抗的数据电流IDATA，以生成缓冲数据电流Iin(图2中的步骤112)。另外，第二调节共射-共基放大缓冲器104接收并缓冲具有低输入阻抗和高输出阻抗的参考电流IREF，以生成缓冲参考电流If’(图2中的步骤114)。
此外，参考电流镜像器106镜像缓冲参考电流If’，以生成镜像参考电流If(图2的步骤116)。随后，I-V转换器108转换镜像参考电流If与缓冲数据电流Iin之差，以生成输出电压VOUT(图2中的步骤118)。例如，输出电压VOUT根据所接收的数据电流IDATA是大于还是小于所接收的参考电流IREF来表示IDATA的逻辑状态。
图3示出了根据本发明第一实施例的伪差分电流模式接收器100A的电路图。图3的伪差分电流模式接收器100A类似于图1的伪差分电流模式接收器100而工作，因此类似地包括第一调节共射-共基放大缓冲器102A、第二调节共射-共基放大缓冲器104A、参考电流镜像器106A、以及I-V转换器108A。
图3的第一调节共射-共基放大缓冲器102A包括PMOSFET(P沟道金属氧化物半导体场效应晶体管)MP11和MP12，并且包括NMOSFET(N沟道金属氧化物半导体场效应晶体管)MN11和MN12。MOSFET(金属氧化物半导体场效应晶体管)MN11、MN12和MP11以调节共射-共基放大的配置耦接，以形成调节共射-共基放大缓冲器102A，而PMOSFET MP12在调节共射-共基放大缓冲器102A内提供偏置电流。
在调节共射-共基放大配置中，NMOSFET MN11的源极耦接到低电源电压VSS(其是图3的示例中的地节点)，并且其栅极耦接到接收数据电流IDATA的DATA端。PMOSFET MP11的漏极耦接到NMOSFET MN11的漏极，并且其栅极耦接到DATA端。NMOSFET MN12的源极耦接到DATA端，并且其栅极耦接到MOSFETMN11和MP11的漏极。
PMOSFET MP11的源极从PMOSFET MP12接收偏置电流。PMOSFETMP12的源极耦接到高电源电压VDD，并且其漏极耦接到PMOSFET MP11的源极。NMOSFET MN12的漏极耦接到I-V转换器108A的输入节点120。
采用图3的这种第一调节共射-共基放大缓冲器102A，DATA端接收从第一调节共射-共基放大缓冲器102A流出的数据电流IDATA，其中在该DATA端处具有低输入阻抗。随后，第一调节共射-共基放大缓冲器102A生成缓冲数据电流Iin，其具有基本上等于所接收的数据电流IDATA的电流电平。另外，通过在其上具有高输出阻抗的NMOSFET MN12的漏极生成缓冲数据电流Iin。
图3的第二调节共射-共基放大缓冲器104A包括PMOSFET MP21和MP22、以及NMOSFET MN21和MN22。第二调节共射-共基放大缓冲器104A中的这些MOSFET MP21、MP22、MN21和MN22耦接在一起，并且分别类似于第一调节共射-共基放大缓冲器102A中的MOSFET MP11、MP12、MN11和MN12而工作。这样，MOSFET MN21、MN22和MP21以调节共射-共基放大配置耦接，以形成第二调节共射-共基放大缓冲器104A，同时PMOSFETMP22在第二调节共射-共基放大缓冲器104A内提供偏置电流。
采用图3的这种第二调节共射-共基放大缓冲器104A，参考(REF)端接收从第二调节共射-共基放大缓冲器104A流出的参考电流IREF，其中在该REF端处具有低输入阻抗。随后，第二调节共射-共基放大缓冲器104A生成缓冲参考电流If’，其具有基本上等于所接收的参考电流IREF的电流电平。另外，通过在其上具有高输出阻抗的NMOSFET MN22的漏极生成缓冲参考电流If’。
进一步参考图3，伪差分电流模式接收器100A包括电流镜像器106A，其由二极管连接的PMOSFET MP31和镜像PMOSFET MP32组成。二极管连接的PMOSFET MP31的源极耦接到高电源电压VDD，并且其栅极和漏极耦接在一起。镜像PMOSFET MP32的源极耦接到高电源电压VDD，并且其漏极耦接到到I-V转换器108A的输入节点120。
对流过二极管连接的PMOSFET MP31的缓冲参考电流If’进行镜像，以流过镜像PMOSFET MP32，其向I-V转换器108A的输入节点120提供镜像参考电流If。这样，镜像参考电流If具有基本上相同于所接收的参考电流IREF的电流电平，但是流入I-V转换器108A的输入节点120。
通过镜像参考电流If流入I-V转换器108A的输入节点120并且缓冲数据电流Iin流出该输入节点120，I-V转换器108A容易地生成表示这些电流之差的输出电压VOUT。这种I-V转换器108A的单独实现对于本领域的普通技术人员而言是公知的。
另外在图3中，PMOSFET MP12和MP22的栅极还耦接到二极管连接的PMOSFET MP31的栅极，以便分别通过每一个PMOSFET MP12和MP22为调节共射-共基放大缓冲器102A和104A生成偏置电流。然而，本发明可以推广到如图4所示对于PMOSFET MP12和MP22使用任何类型的电流源。
图4示出了根据本发明第二实施例的伪差分电流模式接收器100B的电路图。伪差分电流模式接收器100B包括第一调节共射-共基放大缓冲器102B、第二调节共射-共基放大缓冲器104B、参考电流镜像器106B、以及I-V转换器108B。图3的伪差分电流模式接收器100A和图4的100B类似地工作。
然而，图4的伪差分电流模式接收器100B具有第一偏置电流源132，其用于代替图3的PMOSFET MP12来在第一调节共射-共基放大缓冲器102B内提供偏置电流。另外，图4的伪差分电流模式接收器100B具有第二偏置电流源134，用于代替图3的PMOSFET MP22来在第二调节共射-共基放大缓冲器104B内提供偏置电流。
在图3或4的任何情况下，调节共射-共基放大缓冲器102A、102B、104A和104B在DATA端或REF端处提供低输入阻抗，并且在I-V转换器108A或108B的输入节点120处提供高输出阻抗。图5和6示出了调节共射-共基放大缓冲器102A、102B、104A和104B中的示例调节共射-共基放大缓冲器102A的小型信号模型。
参考图5和6，gm1表示NMOSFET MN12的跨导，Vgs1表示其栅极到源极电压，并且ro1表示其漏极到源极电阻。另外，gm2表示NMOSFET MN11的跨导，Vgs2表示其栅极到源极电压，并且ro2表示其漏极到源极电阻。此外，gm3表示PMOSFET MP11的跨导，Vgs3表示其栅极到源极电压，并且ro3表示其漏极到源极电阻。
参考图5，DATA端(或者类似地，REF端)的Thevenin等效输入阻抗Ri(其是输入电压vi和输入电流i之比)如下导出vgs2＝vi＝vgs3vi＝(i+gm1vgs1)ro1vgs1=-[1+(gm2+gm3)(ro2//ro3)]vi]]>vi＝ro1×i-gm1×ro1[1+(gm2+gm3)(ro2//ro3)]viRi=vii=ro11+gm1×ro1[1+(gm2+gm3)(ro2//ro3)]]]>≈1gm1[1+(gm2+gm3)(ro2//ro3)]]]>这样，输入阻抗Ri分别由MOSFET MN11和MP11的跨导gm2和gm3减小了共射-共基放大。类似地，对于调节共射-共基放大缓冲器102A、102B、104A和104B中的每一个，DATA端或REF端的输入阻抗被减小了共射-共基放大。
参考图6，NMOSFET MN12(或者类似地，NMOSFET 22)的漏极处的Thevenin等效输出阻抗Ro(其是输出电压vo与输入电压vi之比)如下导出vo＝gm1[1+(gm2+gm3)(ro2//ro3)]vi×ro1+vivovi=1+gm1ro1[1+(gm2+gm3)(ro2//ro3)]]]>Ro=1gm1+ro1[1+(gm2+gm3)(ro2//ro3)]]]>≈ro1[1+(gm2+gm3)(ro2//ro3)]这样，输出阻抗Ro分别由MOSFET MN11和MP11的跨导gm2和gm3增大了共射-共基放大。类似地，对于调节共射-共基放大缓冲器102A、102B、104A和104B中的每一个，NMOSFET MN12或NMOSFET MN22的漏极处的输出阻抗被增大了共射-共基放大。
以这种方式，伪差分电流模式接收器100A或100B接收并处理具有低输入阻抗和高输出阻抗的数据电流IDATA和参考电流IREF。另外，通过对于图3中的第一和第二调节共射-共基放大缓冲器102A和104A或者图4中的102B和104B使用基本上相同的电路拓扑结构，最小化了伪差分电流模式接收器100A或100B中的噪声效应。
此外，为了最小化该噪声的效应，尽可能地匹配该第一和第二调节共射-共基放大缓冲器中的器件。这样，第一调节共射-共基放大缓冲器102A(或102B)中的MOSFET MN11、MN12、MP11和MP12分别与第二调节共射-共基放大缓冲器104A(或104B)中的MOSFET MN21、MN22、MP21和MP22相匹配。这样的匹配可以针对MOSFET的大小尺寸或搀杂(doping)特性。在图4中，第一调节共射-共基放大缓冲器102B中的第一电流源132与第二调节共射-共基放大缓冲器104B中的第二电流源134相匹配。
通过图3中的第一和第二调节共射-共基放大缓冲器102A和104A或者图4中的102B和104B之间的这种匹配，均衡在缓冲数据电流Iin和镜像参考电流If中产生的噪声。当I-V转换器108A或108B确定这些电流Iin和If之差时，消除这种经过均衡的噪声。
图3和4分别示出了伪差分电流模式接收器100A和100B，其中数据电流IDATA和参考电流IREF从这些接收器流出。图7和8分别示出了伪差分电流模式接收器100C和100D，其中数据电流IDATA和参考电流IREF流入这些接收器。
图7示出了根据本发明第三实施例的伪差分电流模式接收器100C的电路图。伪差分电流模式接收器100C包括第一调节共射-共基放大缓冲器102C、第二调节共射-共基放大缓冲器104C、参考电流镜像器106C、以及I-V转换器108C。图7的伪差分电流模式接收器100C接纳(accommodate)流入该接收器100C的数据电流IDATA和参考电流IREF，但是在其它方面的工作类似于图3的伪差分电流模式接收器100A。
这样，比较图3和7，电流流动方向和MOSFET的导电性相反。这样，图7和8中的MOSFET MP11’、MP12’、MN11’、MN12’、MN32’、MP21’、MP22’、MN21’、MN22’和MN31’分别具有与图3和4中的MOSFET MN11、MN12、MP11、MP12、MP32、MN21、MN22、MP21、MP22和MP31相反的导电性。
类似地，图8示出了根据本发明第四实施例的伪差分电流模式接收器100D的电路图。伪差分电流模式接收器100D包括第一调节共射-共基放大缓冲器102D、第二调节共射-共基放大缓冲器104D、参考电流镜像器106D、以及I-V转换器108D。图8的伪差分电流模式接收器100D接纳流入该接收器100D的数据电流IDATA和参考电流IREF，但是在其它方面的工作类似于图4的伪差分电流模式接收器100B。这样，比较图4和8，电流流动方向和MOSFET的导电性相反。
图9示出了根据本发明第五实施例的伪差分电流模式接收器100E的电路图。图9的伪差分电流模式接收器100E包括调节共射-共基放大缓冲器102E和I-V转换器108E，其类似于图3的第一调节共射-共基放大缓冲器102A和I-V转换器108A而工作。然而，图9的伪差分电流模式接收器100E包括参考电流生成器152，其在伪差分电流模式接收器100E内生成流入I-V转换器108E的输入节点120的参考电流If。
参考图9，参考电流生成器152包括PMOSFET MP42，其源极耦接到高电源电压VDD，并且其漏极耦接到I-V转换器108E的输入节点120。PMOSFETMP42包括被施加了参考电压VREF的栅极。参考电压VREF确定流入I-V转换器108E的输入节点120的参考电流If的电平。参考电压VREF可以在芯片内生成或者可以从外部提供。
I-V转换器108E根据从参考电流生成器152生成的参考电流If与缓冲数据电流Iin之差来生成输出电压VOUT。伪差分电流模式接收器100E仅仅从传送器接收数据电流IDATA，而在伪差分电流模式接收器100E内生成参考电流If。数据电流IDATA流出图9中的伪差分电流模式接收器100E。
图10示出了根据本发明第六实施例的伪差分电流模式接收器100F的电路图。图10的伪差分电流模式接收器100F包括调节共射-共基放大缓冲器102F和I-V转换器108F，其类似于图7的第一调节共射-共基放大缓冲器102C和I-V转换器108C而工作。然而，图10的伪差分电流模式接收器100F包括参考电流生成器154，其在伪差分电流模式接收器100F内生成流出I-V转换器108F的输入节点120的参考电流If。
参考图10，参考电流生成器154包括NMOSFET MN42，其源极耦接到低电源电压VSS，并且其漏极耦接到I-V转换器108F的输入节点120。NMOSFET MN42包括被施加了参考电压VREF的栅极。参考电压VREF确定流出I-V转换器108F的输入节点120的参考电流If的电平。参考电压VREF可以在芯片内生成或者可以从外部提供。
I-V转换器108F根据从参考电流生成器154生成的参考电流If与缓冲数据电流Iin之差，生成输出电压VOUT。伪差分电流模式接收器100F仅仅从传送器接收数据电流IDATA，而在伪差分电流模式接收器100F内生成参考电流If。数据电流IDATA流入图10中的伪差分电流模式接收器100F。
此外，应当注意的是，本发明可以通过用一般电流源来替换PMOSFETMP12来实施，以便在调节共射-共基放大缓冲器102E内提供偏置电流。类似地，本发明可以通过用一般电流源来替换NMOSFET MN12来实施，以便在调节共射-共基放大缓冲器102F内提供偏置电流。
图11示出了根据本发明实施例的伪差分电流模式收发器系统200。伪差分电流模式收发器系统200包括数据传送器202、传输线204、以及数据接收器206。数据传送器202包括参考电流传送器208和多个数据电流传送器210和212。
参考电流传送器208包括第一NMOSFET MR1，其源极耦接到低电源电压VSS，并且其栅极耦接到高电源电压VDD。第一NMOSFET MR1具有流过其中的IREF-ΔI的电流电平。参考电流传送器208还包括第二NMOSFETMR2，其源极耦接到低电源电压VSS，并且其栅极耦接到高电源电压VDD。第二NMOSFETMR2具有流过其中的ΔI的电流电平。
数据电流传送器210和212中的每一个例如第N数据电流传送器212包括第一NMOSFET MTN1，其源极耦接到低电源电压VSS，并且其栅极耦接到高电源电压VDD。第一NMOSFET MTN1具有流过其中的IREF-ΔI的电流电平。第N数据电流传送器212还包括第二NMOSFET MTN2，其源极耦接到低电源电压VSS，并且其栅极耦接到数据电压VDT[N]。
数据电压VDT[N]确定流过第二NMOSFET MTN2的电流电平。如果数据电压VDT[N]处于逻辑高状态，则2ΔI的电流电平流过第二NMOSFETMTN2。如果数据电压VDT[N]处于逻辑低状态，则第二NMOSFET MTN2被关断，使得基本上为零的电流流过第二NMOSFET MTN2。
电流传送器208、210和212中的每一个耦接到相应的传输线214、216或218。IREF的电流流过耦接到参考电流传送器210的相应传输线214。IREF±ΔI的电流电平流过耦接到数据电流传送器210或212的每一条传输线216和218。如果任何数据传送器212内的数据电压VDT[N]处于逻辑高状态，则IN＝IREF+ΔI的电流电平流过对应的传输线218。如果任何数据传送器212内的数据电压VDT[N]处于逻辑低状态，则IN＝IREF-ΔI的电流电平流过对应的传输线218。
每一条传输线214、216和218耦接到相应的调节共射-共基放大缓冲器220、222或224。在图11的示例实施例中，通过传输线214、216和218传送的参考电流和数据电流从接收器206流出。图11中的接收参考电流IREF的调节共射-共基放大缓冲器220类似地被实现为图3的调节共射-共基放大缓冲器104A或者图4的104B。接收数据电流I0或IN的调节共射-共基放大缓冲器222和224中的每一个类似地被实现为图3的调节共射-共基放大缓冲器102A或者图4的102B。
另外，伪差分电流模式收发器系统200可以被实现成参考电流IREF和数据电流I0和IN流入接收器206。在这种情况下，接收参考电流IREF的调节共射-共基放大缓冲器220类似地将被实现为图7的调节共射-共基放大缓冲器104C或者图8的104D。另外在这种情况下，接收数据电流I0或IN的调节共射-共基放大缓冲器222和224中的每一个类似地将被实现为图7的调节共射-共基放大缓冲器102C或者图8的102D。
接收器206还包括参考电流镜像器226，其从调节共射-共基放大缓冲器220接收缓冲参考电流If’。参考电流镜像器226镜像缓冲参考电流If’，以生成镜像参考电流If。接收器206还包括电流-电压(I-V)转换器228和230，其中每一个耦接到参考电流镜像器226和接收数据电流的调节共射-共基放大缓冲器222和224中的相应一个。
每个I-V转换器例如第N个I-V转换器230接收由对应的调节共射-共基放大缓冲器224生成的缓冲数据电流IinN以及镜像参考电流If。然后，I-V转换器230生成对应的输出电压VDX[N]，其表示这些电流IinN和If之差(即，±ΔI)。以这种方式，输出电压VDX[N]表示用于从对应的数据电流传送器212生成数据电流IN的数据电压VDT[N]的逻辑状态。
以这种方式，伪差分电流模式收发器系统200使用接收器206中的调节共射-共基放大缓冲器220、222和224，以提供低输入阻抗和高输出阻抗。另外，参考电流镜像器226由调节共射-共基放大缓冲器222和224高效地共享，使得从传送器202传送一个参考电流。此外，为了减小噪声的效应，以基本上相同的电路拓扑结构实现调节共射-共基放大缓冲器220、222和224。
伪差分电流模式收发器系统200可以是显示系统例如LCD(液晶显示器)系统的一部分，其中传送器202是LCD系统的定时控制器，并且接收器206是LCD系统的源驱动器。另外，伪差分电流模式收发器系统200可以是高速串行数据接口的一部分。然而，伪差分电流模式收发器系统200也可以用于任何其它数据传输应用。
前文仅仅作为示例，而不旨在是限制性的。例如，这里示出和描述的任何数目的单元仅仅作为示例。另外，本发明可以采用具有类似功能的其它类型的器件而非仅仅这里所示和描述的示例器件来实施。本发明仅仅如在所附权利要求及其等价物中限定的那样来限制。
本申请要求2004年12月16日提交的韩国专利申请No.2004-106766在35U.S.C.§119下的优先权，在此将其全文引作参考。
权利要求
1.一种伪差分电流模式接收器，包括调节共射-共基放大缓冲器，用于缓冲所接收的数据电流，以生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲数据电流；以及信号转换器，用于生成表示缓冲数据电流和参考电流之差的输出信号。
2.如权利要求1所述的伪差分电流模式接收器，还包括另一个调节共射-共基放大缓冲器，用于缓冲参考电流，以生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲参考电流；以及电源镜像器，用于镜像缓冲参考电流，以生成镜像参考电流，其中信号转换器是I-V转换器，其将缓冲数据电流和镜像参考电流之差转换成输出电压。
3.如权利要求2所述的伪差分电流模式接收器，其中调节共射-共基放大缓冲器具有相同的电路拓扑结构。
4.如权利要求3所述的伪差分电流模式接收器，其中调节共射-共基放大缓冲器具有匹配的MOSFET(金属氧化物半导体场效应晶体管)。
5.如权利要求2所述的伪差分电流模式接收器，其中所接收的参考电流和所接收的数据电流流出调节共射-共基放大缓冲器。
6.如权利要求5所述的伪差分电流模式接收器，其中每个调节共射-共基放大缓冲器包括第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流，并且其漏极耦接到电流镜像器和I-V转换器；第二NMOSFET，其栅极耦接到第一NMOSFET的源极，其源极耦接到低电源电压，并且其漏极耦接到第一NMOSFET的栅极；第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一NMOSFET的栅极和第二NMOSFET的漏极，并且其栅极耦接到第一NMOSFET的源极和第二NMOSFET的栅极；以及电流源，耦接到第一PMOSFET的源极。
7.如权利要求6所述的伪差分电流模式接收器，其中电流源包括第二PMOSFET，其源极耦接到高电源电压，其栅极耦接到电流镜像器以便偏置，并且其漏极耦接到第一PMOSFET的源极。
8.如权利要求2所述的伪差分电流模式接收器，其中所接收的参考电流和所接收的数据电流流入调节共射-共基放大缓冲器。
9.如权利要求8所述的伪差分电流模式接收器，其中每个调节共射-共基放大缓冲器包括第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流，并且其漏极耦接到电流镜像器和I-V转换器；第二PMOSFET，其栅极耦接到第一PMOSFET的源极、其源极耦接到高电源电压，并且其漏极耦接到第一PMOSFET的栅极；第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一PMOSFET的栅极和第二PMOSFET的漏极，并且其栅极耦接到第一PMOSFET的源极和第二PMOSFET的栅极；以及电流源，耦接到第一NMOSFET的源极。
10.如权利要求9所述的伪差分电流模式接收器，其中电流源包括第二NMOSFET，其源极耦接到低电源电压，其栅极耦接到电流镜像器以便偏置，并且其漏极耦接到第一NMOSFET的源极。
11.如权利要求1所述的伪差分电流模式接收器，还包括参考电流生成器，根据参考电压生成参考电流。
12.如权利要求11所述的伪差分电流模式接收器，其中所接收的数据电流流出调节共射-共基放大缓冲器，并且其中缓冲数据电流流出信号转换器，并且其中参考电流流入信号转换器，并且其中信号转换器是I-V转换器，其用于将缓冲数据电流和镜像参考电流之差转换成输出电压。
13.如权利要求12所述的伪差分电流模式接收器，其中调节共射-共基放大缓冲器包括第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流，并且其漏极耦接到参考电流生成器和I-V转换器；第二NMOSFET，其栅极耦接到第一NMOSFET的源极，其源极耦接到低电源电压，并且其漏极耦接到第一NMOSFET的栅极；第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一NMOSFET的栅极和第二NMOSFET的漏极，并且其栅极耦接到第一NMOSFET的源极和第二NMOSFET的栅极；以及电流源，耦接到第一PMOSFET的源极。
14.如权利要求13所述的伪差分电流模式接收器，其中电流源包括第二PMOSFET，其源极耦接到高电源电压，其栅极耦接到参考电流生成器以便偏置，并且其漏极耦接到第一PMOSFET的源极。
15.如权利要求11所述的伪差分电流模式接收器，其中所接收的数据电流流入调节共射-共基放大缓冲器，并且其中缓冲数据电流流入信号转换器，并且其中参考电流流出信号转换器，并且其中信号转换器是I-V转换器，其用于将缓冲数据电流和参考电流之差转换成输出电压。
16.如权利要求15所述的伪差分电流模式接收器，其中调节共射-共基放大缓冲器包括第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流，并且其漏极耦接到参考电流生成器和I-V转换器；第二PMOSFET，其栅极耦接到第一PMOSFET的源极、其源极耦接到高电源电压，并且其漏极耦接到第一PMOSFET的栅极；第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一PMOSFET的栅极和第二PMOSFET的漏极，并且其栅极耦接到第一PMOSFET的源极和第二PMOSFET的栅极；以及电流源，耦接到第一NMOSFET的源极。
17.如权利要求16所述的伪差分电流模式接收器，其中电流源包括第二NMOSFET，其源极耦接到低电源电压，其栅极耦接到参考电压生成器以便偏置，并且其漏极耦接到第一NMOSFET的源极。
18.一种伪差分电流模式收发器系统，包括调节共射-共基放大缓冲器，用于缓冲所接收的参考电流，以生成具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲参考电流；电流镜像器，镜像缓冲参考电流以生成镜像参考电流；多个附加调节共射-共基放大缓冲器，每一个缓冲各自接收的数据电流，以生成各自的具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗的缓冲数据电流；以及多个I-V转换器，每一个将各自的缓冲数据电流和镜像参考电流之差转换为各自的输出电压。
19.如权利要求18所述的伪差分电流模式收发器系统，还包括数据传送器，用于生成由调节共射-共基放大缓冲器接收的参考电流和数据电流；以及多条传输线，每一条在数据传送器和相应一个调节共射-共基放大缓冲器之间传送参考电流和数据电流中的相应一个。
20.如权利要求18所述的伪差分电流模式收发器系统，其中调节共射-共基放大缓冲器具有相同的电路拓扑结构。
21.如权利要求18所述的伪差分电流模式收发器系统，其中所接收的参考电流和所接收的数据电流中的每一个流出调节共射-共基放大缓冲器。
22.如权利要求20所述的伪差分电流模式收发器系统，其中每个调节共射-共基放大缓冲器包括第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流或所接收的参考电流，并且其漏极耦接到电流镜像器和I-V转换器；第二NMOSFET，其栅极耦接到第一NMOSFET的源极，其源极耦接到低电源电压，并且其漏极耦接到第一NMOSFET的栅极；第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一NMOSFET的栅极和第二NMOSFET的漏极，并且其栅极耦接到第一NMOSFET的源极和第二NMOSFET的栅极；以及电流源，耦接到第一PMOSFET的源极。
23.如权利要求18所述的伪差分电流模式收发器系统，其中所接收的参考电流和所接收的数据电流中的每一个流入调节共射-共基放大缓冲器。
24.如权利要求23所述的伪差分电流模式收发器系统，其中每个调节共射-共基放大缓冲器包括第一PMOSFET(P沟道金属氧化物半导体场效应晶体管)，其源极耦接到所接收的数据电流或所接收的参考电流，并且其漏极耦接到电流镜像器和I-V转换器；第二PMOSFET，其栅极耦接到第一PMOSFET的源极、其源极耦接到高电源电压，并且其漏极耦接到第一PMOSFET的栅极；第一NMOSFET(N沟道金属氧化物半导体场效应晶体管)，其漏极耦接到第一PMOSFET的栅极和第二PMOSFET的漏极，并且其栅极耦接到第一PMOSFET的源极和第二PMOSFET的栅极；以及电流源，耦接到第一NMOSFET的源极。
25.一种处理数据电流的方法，包括缓冲所接收的数据电流，以生成缓冲数据电流，其具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗；以及生成表示缓冲数据电流和参考电流之差的输出信号。
26.如权利要求25所述的方法，还包括缓冲所接收的参考电流，以生成缓冲参考电流，其具有减小了共射-共基放大的输入阻抗和增大了共射-共基放大的输出阻抗；镜像缓冲参考电流，以生成镜像参考电流；以及将缓冲数据电流和镜像参考电流之差转换成输出电压。
27.如权利要求25所述的方法，还包括根据参考电压生成参考电流。
全文摘要
一种伪差分电流模式接收器包括调节共射－共基放大缓冲器，其用于缓冲所接收的数据电流，以生成具有减小了共 射－共基放大的输入阻抗和增大了共射－共基放大的输出阻抗的缓冲数据电流。另外，信号转换器生成表示缓冲数据电流和参考电流之差的输出信号。还可以由调节共射－共基放大缓冲器接收和缓冲参考电流，其具有减小了共射－共基放大的输入阻抗和增大了共射－共基放大的输出阻抗。
文档编号H03K19/0185GK1790913SQ20051013173
公开日2006年6月21日 申请日期2005年12月16日 优先权日2004年12月16日
发明者蒋一权, 全龙源 申请人:三星电子株式会社