专利名称：可调节逻辑信号相位的能量回收电路的制作方法
技术领域：
本实用新型涉及数字电路技术，更具体地说，涉及等离子电视(PDP)中的能量回收电路，特别是一种可调节逻辑信号相位的能量回收电路。
背景技术：
能量回收电路是等离子电视的电路系统中的基本电路之一，它是一种高压(175V左右)开关电路，以大功率MOS(金属氧化物半导体器件)作为功率开关器件。常规的能量回收电路中，需要四路逻辑信号来控制开关器件的“导通”或“关断”，其中两路逻辑信号用于控制高压脉冲的上升沿，另外两路逻辑信号用于控制高压脉冲的下降沿。实践证明，控制高压脉冲的上升沿或下降沿的两路逻辑信号之间的相位差，在一定程度上影响着能量回收电路的效率。
如图1所示为等离子电视的电路系统中常规的能量回收电路，其中，M1-M4为大功率MOS管，S1-S4分别为控制M1-M4的逻辑信号，图中省略了MOS管的栅极驱动电路。其中，S1和S3控制高压脉冲的上升沿，S2和S4控制高压脉冲的下降沿，一般而言，S1落后于S3，S2落后于S4几十至一百多纳秒。
现有的等离子电视中，产生逻辑信号的电路的工作频率较低，约为20MHz(周期为50纳秒)，并且通常是采用同步电路设计的。这样一来，任何两路逻辑信号之间的相位差为50纳秒的整数倍，即相位差的最小精度为50纳秒。实验发现，控制高压脉冲上升沿或下降沿的两路逻辑信号之间的相位差精度取10纳秒或更小时，能量回收电路的效率可以得到更好的控制，对于选用20MHz工作频率来产生逻辑信号的常规等离子电视，则显然不能满足这一要求。
实用新型内容针对现有技术的上述缺陷，本实用新型要解决现有等离子电视中的能量回收电路的各控制逻辑信号之间的相关差精度过低(绝对值过高)，不能更好地提高能量回收效率的问题。
为解决上述技术问题，本实用新型提供一种可调节逻辑信号相位的能量回收电路，它在传统能量回收电路的基础上，增加了一个与第一开关管M1的控制端连接、用于使第一逻辑信号S1的相位落后于第三逻辑信号S3适当时间的第一相位延迟电路；并增加了一个与第二开关管M2的控制端连接、用于使第二逻辑信号S2的相位落后于第四逻辑信号S4适当时间的第二相位延迟电路。
本实用新型中，所述第一、第二相位延迟电路可以是数字式相位延迟电路，其中包括一个多选一选择器及多个D型触发器；其中，用于控制第一开关管M1的第一初始逻辑信号S1’或用于控制第二开关管M2的第二初始逻辑信号S2’输入到第一个触发器的输入端；第一个触发器的输出作为第二个触发器的输入，依此类推，倒数第二个触发器的输出作为最后一个触发器的输入；各个触发器受同一时钟信号所控制；且所述初始逻辑信号及各个触发器的输出分别作为所述选择器的输入，所述选择器的输出则作为所述逻辑信号S1/或S2。其中，所述时钟信号的频率最好为100MHz或更高。
本实用新型中，所述第一、第二相位延迟电路也可以是模数混合式相位延迟电路，其中包括电阻R1、电容C1、以及一个施密特型驱动器Q1；用于控制开关管M1或M2的初始逻辑信号经电阻R1连接到所述施密特型驱动器Q1的输入端，所述施密特型驱动器Q1的输入端还经电容C1接地，所述施密特型驱动器Q1的输出则作为所述逻辑信号S1/或S2。其中，所述电阻R1和电容C1组成的RC电路的充放电时间最好为10纳秒左右。
由上述方案可以看出，本实用新型通过数字式或模数混合式相位延迟电路来提高逻辑信号相位差的精度，可使得第一逻辑信号S1与第三逻辑信号S3之间、第二逻辑信号S2与第四逻辑信号S4之间的相位差都可低至10纳秒左右，从而可以更好地提高能量回收效率。其中，数字式相位延迟电路的相位差最小精度不会漂移，工作稳定可靠。模拟式相位延迟电路的电路简单，相位差是一个可连续改变的模拟量。
下面将结合附图及实施例对本实用新型作进一步说明，附图中图1是常规能量回收电路的电路图；图2是本实用新型的原理图；图3本实用新型一个优选实施例中逻辑信号相位调节电路的电路图；图4是本实用新型另一个优选实施例中逻辑信号相位调节电路的电路图。
具体实施方式
如图2所示，本实用新型的原理，是在传统能量回收电路的基础上增加相位延迟电路，其中，由第一相位延迟电路对开关管M1的初始逻辑信号S1’进行延迟处理，以使实际控制开关管M1的第一逻辑信号S1的相位比控制开关管M3的第三逻辑信号S3落后适当的时间；并由第二相位延迟电路对开关管M2的初始逻辑信号S2’进行延迟处理，以使实际控制开关管M2的第一逻辑信号S2的相位比控制开关管M4的第四逻辑信号S4落后适当的时间，其目的是提高能量回收电路的效率，从而进一步降低PDP的功率损耗。所述初始逻辑信号均由等离子电视的逻辑电路板产生，属于现有技术。
本实用新型的一个优选实施例如图3所示，从图中可以看出，该电路由n个D型触发器D1、D2、D3……Dn，以及一个n选1选择器200组成，所述n个D型触发器实际上形成了一个n位宽的移位寄存器。以延迟用于控制MOS管M1的逻辑信号S1为例，图3中，S1’为待延迟的逻辑信号，它是在20MHz时钟信号控制下产生的；S1为用于驱动MOS管M1的逻辑信号；clk为时钟信号，本实施例中取100MHz(周期为10纳秒)，当然还可以取更高频率的时钟信号。根据D型触发器和n选1选择器的工作原理，从图3中可以看出(1)如果选择器选择S1’作为输出，则S1与S1’同相位；(2)如果选择器选择触发器D1所输入的信号作为输出，则S1的相位比S1’落后10纳秒；(3)如果选择器选择触发器D2所输入的信号作为输出，则S1的相位比S1’落后20纳秒；(4)依此类推，如果选择器选择触发器Dn所输入的信号作为输出，则S1的相位比S1’落后10n纳秒。
可见，通过选择不同的触发器所输入的信号作为输出，即改变n的值，就可控制S1落后于S1’的时间，本例中，其最小值为10纳秒，并按10纳秒的整数倍递增。与现有技术中的50纳秒相比，其最小值只有原来的五分之一。
另外，通过提高clk的频率，其精度还可以进一步提高。如果clk的频率为200MHz(周期为5纳秒)，则其延迟时间的最小值为5纳秒，并按5纳秒的整数倍递增。对于PDP，其精度取10纳秒已经足够，所以clk的频率通常为100MHz。
如图4所示为本实用新型另一实施例的电路图，它由电阻R1、电容C1和施密特型驱动器Q1组成。同样，以延迟用于控制MOS管M1的逻辑信号S1为例，S1’为待延迟的逻辑信号，它是在20MHz时钟信号控制下产生的，S1为用于驱动MOS管M1的逻辑信号，通过改变电阻R1的阻值，即可改变电容C1的充放电的时间，电容C1的端电压经施密特型驱动器Q1整形后，即可输出一个延迟的逻辑信号S1。
本实施例中，延迟时间长度由RC电路所控制，由于电阻R1的阻值和电容C1的容值均为模拟量，因此，其延迟长度是一个可连续变化的模拟量。例如，当电阻R1的阻值为1kΩ，电容C1的容值为10pF时，计算可得，延迟时间长度约为10纳秒。
权利要求1.一种可调节逻辑信号相位的能量回收电路，所述能量回收电路中包括四个开关管(M1、M2、M3、M4)，并分别由四路逻辑信号(S1、S2、S3、S4)控制这四个开关管的导通或关断，其特征在于，所述能量回收电路中还包括一个与所述第一开关管(M1)的控制端连接、用于使所述第一逻辑信号(S1)的相位落后于第三逻辑信号(S3)适当时间的第一相位延迟电路；以及，一个与所述第二开关管(M2)的控制端连接、用于使所述第二逻辑信号(S2)的相位落后于第四逻辑信号(S4)适当时间的第二相位延迟电路。
2.根据权利要求1所述的可调节逻辑信号相位的能量回收电路，其特征在于，所述第一相位延迟电路和/或第二相位延迟电路是数字式相位延迟电路，其中包括一个多选一选择器，以及多个D型触发器；其中，用于控制第一开关管(M1)的第一初始逻辑信号(S1’)或用于控制第二开关管(M2)的第二初始逻辑信号(S2’)被输入到第一个触发器的输入端；第一个触发器的输出作为第二个触发器的输入，依此类推，倒数第二个触发器的输出作为最后一个触发器的输入；所述各个触发器受同一时钟信号所控制；所述初始逻辑信号及各个触发器的输出分别作为所述选择器的输入，所述选择器的输出作为所述逻辑信号S1/或S2。
3.根据权利要求2所述的可调节逻辑信号相位的能量回收电路，其特征在于，所述时钟信号的频率为100MHz或更高。
4.根据权利要求1所述的可调节逻辑信号相位的能量回收电路，其特征在于，所述第一相位延迟电路和/或第二相位延迟电路是模数混合式相位延迟电路，其中包括电阻R1、电容C1、以及一个施密特型驱动器Q1；其中，用于控制所述开关管M1或M2的初始逻辑信号经电阻R1连接到所述施密特型驱动器Q1的输入端，所述施密特型驱动器Q1的输入端还经电容C1接地，所述施密特型驱动器Q1的输出作为所述逻辑信号S1/或S2。
5.根据权利要求4所述的可调节逻辑信号相位的能量回收电路，其特征在于，所述电阻R1和电容C1组成的RC电路的充放电时间为10纳秒或更小。
专利摘要本实用新型涉及用于等离子电视中的一种可调节逻辑信号相位的能量回收电路，为解决现有能量回收电路中逻辑信号之间的相位差精度不高的问题，本实用新型在传统能量回收电路的基础上，增加了一个与第一开关管(M1)的控制端连接、用于使第一逻辑信号(S1)的相位落后于第三逻辑信号(S3)适当时间的第一相位延迟电路，并增加了一个与第二开关管(M2)的控制端连接、用于使第二逻辑信号(S2)的相位落后于第四逻辑信号(S4)适当时间的第二相位延迟电路。所述第一、第二相位延迟电路可以是数字式相位延迟电路或模数混合式相位延迟电路，可使得第一、第三逻辑信号之间以及第二、第四逻辑信号之间的相位差都可低至10纳秒左右，从而可以更好地提高能量回收效率。
文档编号H03K19/00GK2768136SQ20052005385
公开日2006年3月29日 申请日期2005年1月14日 优先权日2005年1月14日
发明者梁宁 申请人:康佳集团股份有限公司