专利名称：一种比较器和数字逻辑作反馈环的闭环可控增益放大器的制作方法
技术领域：
本实用新型属于模数混合集成电路技术领域，特别是一种比较器和数字逻辑作反馈环的闭环可控增益放大器。
背景技术：
在无线通信系统中的信号接收机信道内广泛地使用着可控增益放大器VGA(Variable Gain Amplifier)。一方面，VGA实现对信道信号的放大；另一方面，VGA实现对天线信号强弱突然变化的缓冲，这使得接收机系统在天线信号很强时不至于饱和溢出，在天线信号很弱时仍然能满足灵敏度指标的要求，从而保证了接收机的正常工作。因此，VGA是无线通信信号接收机中的关键部件。
VGA在系统中是以闭环方式工作的，也就是说，要有一个信号反馈通路存在，从而产生一个增益控制信号确定VGA的增益，随着此控制信号的变化，VGA的增益随之变化，保证信号在合适的动态范围内。因此，闭环VGA由主放大器通路和自动增益控制电路AGC(Automatic GainControl Circuits)构成，主放大器通路又称开环VGA。闭环VGA框图如图1所示。
闭环VGA的实现目前有三种方式。
一、模拟电路AGC方式这种方式实现的闭环VGA的特征是，反馈回路AGC是用模拟电路实现的。模拟电路AGC是最早出现的AGC电路，由模拟电路独自完成了反馈控制环路的功能，通常包括峰值检波器、模拟积分器、模拟比较器、模拟滤波器、电荷泵或D/A电路。这种方式模块独立性强，相关性弱，有利于电路移植，但是，由于模拟电路本身属性的制约，这种AGC实现起来比较复杂，其控制精度差，引入的噪声大，宽带高增益时不易实现。
二、数字电路AGC方式这种方式实现的闭环VGA的特征是，反馈回路AGC是用数字电路实现的。数字电路AGC是随着数字电路技术的发展出现的，它取代一部分模拟电路完成反馈控制环路的功能，通常以数字积分器等运算部件取代模拟电路的相应部分，它继承了模拟电路AGC的优点，实现起来相对容易，其控制精度好，引入的噪声小。缺点在于要设计运算部件和运算控制器。
三、基带DSP实现AGC的方式这种方式实现的闭环VGA的特征是，反馈回路AGC是由后端的基带DSP芯片实现的。DSP AGC是由基带DSP分出一部分精力参与VGA反馈回路的控制工作，其控制精度高，引入的噪声小，易于实现单片集成并且减少了系统的硬件开销，所以，在现代数字通信系统中已经完全取代了模拟电路AGC，但是，这样的AGC是绑定于一个应用系统的，难以被移植和重复使用于另一个应用系统，另外，由于基带DSP参与AGC的控制，这要占用DSP相当一部分资源，而且也存在与模拟部分的接口问题。
发明内容
本实用新型的目的在于，提供一种比较器和数字逻辑作反馈环的闭环可控增益放大器，其具有AGC实现简单、输出可编程和宽带高增益的优点。
本实用新型是指无线通信系统信号接收机中的中频段可控增益放大器电路结构。
本实用新型是一种比较器和数字逻辑作反馈环的闭环可控增益放大器，如图2所示。它包括主放大器通路和自动增益控制反馈通路，所述主放大器通路包括(1)两级可变增益放大器单元，每单元提供0dB～15dB的增益，两级合计提供0dB～30dB的增益。(2)两级固定增益放大器单元，每单元提供30dB的增益，两级合计提供60dB的增益。(3)缓冲放大器单元0dB增益。总计主放大器通路增益为60dB～90dB，带宽30MHz。主放大器通路每级有级间偶合电容。所述自动增益控制反馈通路包括；(4)一对预放大器单元，完成主放大器输出和标准参考直流电平Vref1/Vref2的差值放大，以推动后级动态比较器的翻转，预放大器增益30dB，一对预放大器中一个负责主放大器输出与上限电平Vref1的差值放大，即，当主放大器输出峰值大于该上限电平时，触发AGC工作，降低增益。另一个预放大器负责下限电平Vref2差值放大，即，当主放大器输出峰值小于该下限电平时，触发AGC工作，升高增益。上限电平和下限电平可编程，从而决定了主放大器输出也是可编程的。上限电平比下限电平高25mV。(5)一对动态比较器器单元，完成瞬时电平大小的逻辑裁决，相当于模拟整流电桥中的二极管。动态比较器器在60MHz时钟驱动下工作。(6)一对移位寄存器单元，完成比较器输出结果的存储。由于动态比较器以奈奎斯特方式采样主放大器的输出，不能每个时钟周期都采样到主放大器输出的峰值，即，有的时钟周期采样到峰值，有的时钟周期采样到非峰值，故，使用移位寄存器把采样结果保存下来，使得峰值得以接续，这相当于模拟整流电桥中的电解电容器。移位寄存器在60MHz时钟驱动下工作。(7)一对或非门单元。把移位寄存器每一触发器的输出接到或非门输入，捕获和跟踪峰值，并最终做出峰值与上下限电平的稳定裁决。同时，移位寄存器和或非门的组合起到了滤除干扰的作用，即，对于一个突发的干扰信号引起比较器误判，这一误判结论由于得不到接续，只能在移位寄存器存活m个时钟周期，m是移位寄存器的长度。(8)一个电荷泵单元，负责提供控制增益变化的控制电压，当电荷泵充电时，可变增益放大器单元增益增大，当电荷泵放电时，可变增益放大器单元增益减小，电荷泵的充放电受控于或非门输出。(9)一个低通滤波器单元。将电荷泵的输出经过低通滤波后送给可变增益放大器单元的增益控制端，最终闭合整个环路。
其中，(1)两级可变增益放大器单元，(2)两级固定增益放大器单元，(3)缓冲放大器单元，依次顺序通过偶合电容连接；(4)一对预放大器单元，(5)一对动态比较器器单元，(6)一对移位寄存器单元，(7)一对或非门单元，(8)一个电荷泵单元，(9)一个低通滤波器单元，依次顺序直接连接；并且，(1)两级可变增益放大器单元的第一级的输入端做为整个闭环可控增益放大器的总输入端，(3)缓冲放大器单元的输出端做为整个闭环可控增益放大器的总输出端；(3)缓冲放大器单元的输出端通过偶合电容连接到(4)一对预放大器单元的输入端，单端连接，(9)一个低通滤波器单元的输出直接连接到(1)两级可变增益放大器单元的增益控制端。
所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其中所述的主放大器通路放大器级数、级次和总增益范围可再划分和分配。
所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其中所述的自动增益控制反馈通路中，预放大器的级数、级次和总增益范围可再划分和分配，移位寄存器长度可缩短或加长，或非门扇入可随移位寄存器长度的变化而相应改变。
本实用新型的有益效果是本实用新型的一种比较器和数字逻辑作反馈环的闭环可控增益放大器，其具有AGC实现简单、输出可编程和宽带高增益的优点。
图1是闭环VGA的框图；图2是本实用新型的比较器和数字逻辑作反馈环的闭环可控增益放大器框图；图3是实施实例的仿真波形图。
具体实施方式
参阅图2，用物理电路实施主放大器通路和自动增益控制反馈通路。以下介绍的实施实例利用SMIC0.18μm CMOS混合工艺，单电源3.3V。主放大器通路，(1)两级可变增益放大器单元电路完全相同。对于每一级，使用带源级负反馈的全差分共源级放大器电路，其中负载使用电流源，源级负反馈电阻用NMOS晶体管代替，控制该晶体管的栅级电压改变沟道导通电阻，实现放大器增益控制，控制电压范围1.6V～3.3V，-3dB带宽30MHz，增益变化范围0dB～15dB，负载驱动能力1p，级间偶合电容3p。(2)两级固定增益放大器单元电路完全相同。对于每一级，使用全差分共源共栅放大器电路，其中负载使用电流源，共模反馈电路使用电阻网络，-3dB带宽30MHz，增益30dB，负载驱动能力1p。级间偶合电容3p。(3)一级缓冲放大器，使用全差分射随器电路，-3dB带宽30MHz，无增益，负载驱动能力12p，与上一级的级间偶合电容3p，它的输出是整个主放大器的输出，通过偶合电容10p送到输出端。自动增益控制反馈通路，(4)一对预放大器电路完全相同。对每一个，均可采用与主放大器通路中的固定增益放大器相同的电路，上限电平可按所要求得到的交流信号峰峰值进行换算，比如，峰峰值是200mV，上限电平＝预放大器偏置电平+(200mV/2)-5(mV)，下限电平＝上限电平-25(mV)(5)一对动态比较器完全相同。对于每一个，采用具备60MHz时钟的全差分动态比较器即可。(6)一对移位寄存器完全相同。对于每一个，采用一般触发器构成移位寄存器即可，具备60MHz时钟。长度8位。(7)一对或非门，完全相同。对于每一个，扇入能力为8，速度60MHz以上。(8)一个电荷泵和(9)一个低通滤波器，充放电回路电流1mA，电阻3kΩ，对地接3n电容，其中充电开关的控制端接Vref2对应的或非门输出，放电开关的控制端接Vref1对应的或非门输出。3n电容同时接到主放大器通路中两级可变增益放大器的增益控制端。
按照上述实施的实例，仿真波形如图3所示。
在图3中，V(in1+)是整个闭环VGA的输入波形，此处为幅度调制的正弦波。V(in2+)是主放大器通路中第1级可变增益放大器的输出，也是第2级可变增益放大器的输入波形。V(in5a+)是整闭环VGA的输出波形。V(con)是增益控制端的波形。
权利要求1.一种比较器和数字逻辑作反馈环的闭环可控增益放大器，其特征在于，其中包括主放大器通路和自动增益控制反馈通路，所述主放大器通路包括(1)两级可变增益放大器单元，(2)两级固定增益放大器单元，(3)缓冲放大器单元；主放大器通路每级有级间偶合电容；所述自动增益控制反馈通路包括(4)一对预放大器单元，(5)一对动态比较器器单元，(6)一对移位寄存器单元，(7)一对或非门单元，(8)一个电荷泵单元，(9)一个低通滤波器单元；其中，(1)两级可变增益放大器单元，(2)两级固定增益放大器单元，(3)缓冲放大器单元，依次顺序通过偶合电容连接；(4)一对预放大器单元，(5)一对动态比较器器单元，(6)一对移位寄存器单元，(7)一对或非门单元，(8)一个电荷泵单元，(9)一个低通滤波器单元，依次顺序直接连接；并且，(1)两级可变增益放大器单元的第一级的输入端做为整个闭环可控增益放大器的总输入端，(3)缓冲放大器单元的输出端做为整个闭环可控增益放大器的总输出端；(3)缓冲放大器单元的输出端通过偶合电容连接到(4)一对预放大器单元的输入端，单端连接，(9)一个低通滤波器单元的输出直接连接到(1)两级可变增益放大器单元的增益控制端。
2.根据权利要求1所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其特征在于，其中所述的主放大器通路放大器级数、级次和总增益范围可再划分和分配。
3.根据权利要求1所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其特征在于，其中所述的自动增益控制反馈通路中，预放大器的级数、级次和总增益范围可再划分和分配，移位寄存器长度可缩短或加长，或非门扇入可随移位寄存器长度的变化而相应改变。
4.根据权利要求1所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其特征在于，所述主放大器通路包括(1)两级可变增益放大器单元，每单元提供0dB～15dB的增益，两级合计提供0dB～30dB的增益；(2)两级固定增益放大器单元，每单元提供30dB的增益，两级合计提供60dB的增益；(3)缓冲放大器单元0dB增益，总计主放大器通路增益为60dB～90dB，带宽30MHz。
5.根据权利要求1所述的比较器和数字逻辑作反馈环的闭环可控增益放大器，其特征在于，所述自动增益控制反馈通路包括(4)一对预放大器单元，增益为30dB，带宽30MHz。
专利摘要一种比较器和数字逻辑作反馈环的闭环可控增益放大器结构，该结构包括主放大器通路和自动增益控制反馈通路，所述主放大器通路包括可变增益放大器单元、固定增益放大器单元和缓冲放大器单元，所述自动增益控制反馈通路包括预放大器单元、动态比较器单元、移位寄存器单元、或非门单元、电荷泵单元和低通滤波器单元。采用该结构设计的闭环可控增益放大器独立性强、适用范围宽、接口简单、容易实现系统集成。
文档编号H03G3/20GK2901698SQ200520129718
公开日2007年5月16日 申请日期2005年10月13日 优先权日2005年10月13日
发明者高大明, 叶青, 叶甜春, 黄惊涛, 范军 申请人:中国科学院微电子研究所