专利名称：具有数字到频率转换器和/或脉冲频率调制器的微控制器的制作方法
技术领域：
本发明涉及集成电路微控制器，更明确地说，涉及具有数字到频率转换器和脉冲频率调制器能力的集成电路微控制器。
背景技术：
集成电路微控制器使用时钟来驱动或逐步进行时序闩锁数字电路的操作以及经由数据总线的信息传送。计时器、计数器、预定标器和存储寄存器也可并入到所述集成电路微控制器中，且可使用所述时钟来进行其操作。所述计数器针对每一时钟脉冲递增或递减一个计数，且用于所述计时器、预定标器等。微控制器广泛用于功率生成与控制、电子照明镇流器、马达控制和无线电调谐。因此，需要集成电路微控制器具有数字到频率转换器(DFC)输出和/或脉冲频率调制器(PFM)输出。
发明内容
本发明通过提供具有数字到频率转换器和/或脉冲频率调制器能力的集成电路微控制器来克服上述问题以及现有技术的其它缺点和不足。所述数字到频率转换器(DFC)可产生频率可变的百分之五十工作周期方波信号，其中所述百分之五十工作周期方波信号与输入到增量寄存器中的计数值成正比例且成线性关系。所述脉冲到频率调制器(PFM)可针对计数器的每次翻转产生具有输入时钟的脉冲宽度的脉冲。这些脉冲的频率与输入到增量寄存器中的计数值成正比例且成线性关系。
由于DFC可以高频率(高达时钟频率的1/2)进行操作且PFM脉冲的长度非常短(输入时钟脉冲宽度)，因此使用具有DFC和/或PFM能力的微控制器的电子系统的电感组件可显著较小，因为输出滤波器可经设计成以较高频率使用。用于产生DFC和/或PFM信号的逻辑电路也可用于标准计时器/计数器。因此，本发明的微控制器能够进行DFC和PFM产生以及标准计时和计数。
根据本发明的特定示范性实施例，集成电路微控制器的DFC和/或PFM可包含内部振荡器(例如，晶体振荡器、RC振荡器、LC振荡器等)和/或提供外部振荡器、选通逻辑、频率预定标器、同步器、计时器/计数器、全加器、增量寄存器、从属寄存器和死区产生器。所述从属寄存器可用于确保具有增量寄存器的数字装置的无假信号操作。
与仅可针对每个时钟脉冲递增一的标准计时器模块的操作相反，本发明的特定示范性实施例可将增量寄存器中的值相加到计时器/计数器中的值，并接着将所得的总和返回到计时器/计数器作为其中的新值。这提供了“以N计数”的能力。这进一步允许使用高阶位(例如，8位计数器的位7、16位计数器的位15、32位计数器的位31等)来提供百分之五十工作周期输出。当用于DFC输出时，此输出与载入到增量寄存器中的值成正比例且成线性关系。全加器的进位位可用作频率可变的用于提供固定脉冲周期的输出，从而提供PFM输出。
本发明的特定示范性实施例也可具有补充性输出。死区产生器可具有死区寄存器，所述死区寄存器可含有死区所需的时钟脉冲的数目，例如，8位死区寄存器可用于在0到255个死区时钟计数之间进行选择。
本发明的技术优点是可以高达时钟输入的一半的频率进行变化的DFC输出。
另一技术优点是DFC输出与载入到增量寄存器中的值成正比例且成线性关系。
另一技术优点是DFC输出处于百分之五十工作周期。
另一技术优点是可使用从属寄存器来确保增量寄存器的无假信号操作。
另一技术优点是具有以N计数能力的计时器/计数器。
另一技术优点是可以高达时钟输入的一半的频率进行变化且具有输入时钟的脉冲宽度的PFM输出。
另一技术优点是PFM输出与载入到增量寄存器中的值成正比例且成线性关系。
另一技术优点是DFC和PFM信号的产生，以及使用同一逻辑模块的标准计时和计数。
从下文对实施例的描述将明了其它技术特征和优点，出于揭示的目的且结合附图给出所述描述。
通过参看结合附图做出的以下描述可获得对本揭示内容及其优点的更完全理解，在附图中图1是具有数字到频率转换器(DFC)和/或脉冲到频率调制器(PFM)能力的集成电路微控制器的示意性方框图；和图2是根据特定示范性实施例的用于产生DFC和/或PFM的数字逻辑的示意性方框图。
尽管本发明容易具有各种修改和替代形式，但已在图式中以实例方式展示并在本文中详细描述其特定示范性实施例。然而，应了解，不希望本文对特定实施例的描述将本发明限于所揭示的特定形式，而相反地，本发明将涵盖属于由所附权利要求书界定的本发明精神与范围内的所有修改、等效物和替代方案。
具体实施例方式
现参看图式，示意性说明本发明的示范性实施例的细节。图式中的相同元件将由相同数字表示，且类似元件将由带不同小写字母下标的相同数字表示。
本文使用的时钟速度指的是振荡器用来产生时钟的频率，频率越高，则时钟速度越快。
参看图1，描绘具有数字到频率转换器(DFC)和/或脉冲到频率调制器(PFM)能力的集成电路微控制器的示意性方框图。集成电路微控制器102可包含输入/输出接口104、中央处理单元(CPU)106、时钟振荡器108、计时器114、数字到频率转换器112和脉冲频率调制器110。CPU 106可经由数据与控制总线116将数据与控制信息传送到计时器114、数字到频率转换器112和脉冲频率调制器110。时钟信号可从时钟振荡器108经由时钟信号线118和118a耦合到CPU 106、计时器114、数字到频率转换器112和脉冲频率调制器110。
参看图2，其描绘根据特定示范性实施例的用于产生DFC和/或PFM的数字逻辑的示意性方框图。总体上由数字200表示的DFC与PFM逻辑可包含内部时钟振荡器202(所述内部时钟振荡器202可与微控制器102分离或者可为微控制器102的时钟振荡器108)、时钟多路复用器204、频率预定标器206、同步器208、同步/非同步时钟多路复用器210、死区产生器212、计时器/计数器214、DFC/PFM多路复用器216、全加器218、从属寄存器220、增量寄存器222和与门224。所述与门224的输出226适于供应DFC(百分之五十工作周期)或PFM(为时钟的脉冲宽度的脉冲)信号。视需要，与门240(自反转器238)可具有输出228，所述输出228适于供应输出226的DFC或PFM信号的互补信号。可通过时钟多路复用器204用经由总线116来自(例如)CPU 106的输入248来选择外部时钟输入230或内部振荡器202。
时钟多路复用器204具有耦合到内部振荡器202的一个输入和适于耦合到外部振荡器(未图示)的另一输入230。可由经由总线116来自(例如)CPU 106的输入248控制选择。时钟多路复用器204的输出耦合到预定标器206，所述预定标器206可将选定的振荡器频率除以(例如)正整数值。预定标器206的输出耦合到同步器208的输入和同步/非同步时钟多路复用器210的一个输入。同步/非同步时钟多路复用器210的另一输入耦合到同步器208的输出。同步器208可用于例如在(例如)输入246处发生唤醒事件时使时钟脉冲的断言同步。对经同步或非同步(预定标)的时钟脉冲的选择由同步/非同步时钟多路复用器210执行，且耦合到计时器/计数器214和死区产生器212。
从属寄存器220存储在增量寄存器222中找到的增量值。可通过输入244将所述增量值载入到增量寄存器222中。存储在计时器/计数器214中的计数值和存储在从属寄存器220中的增量值在全加器218中加在一起，且在每一时钟脉冲(来自同步/非同步时钟多路复用器210的输出)将结果存储回计时器/计数器214中。这实现了“以N计数”计数器，其中在输出236处的高阶位(例如，8位计数器的位7、16位计数器的位15、32位计数器的位31等)可用于为DFC模式提供百分之五十工作周期输出。当高阶位处于逻辑高时，输出处于逻辑高，且当高阶位处于逻辑低时，输出处于逻辑低。在PFM模式中，当计时器/计数器214翻转时，来自全加器218的进位输出234可用于产生固定脉冲周期、可变频率输出。DFC/PFM多路复用器216用DFC/PFM选择输入232来选择输出236(DFC-百分之五十工作周期)或234输出(PFM-为时钟的脉冲宽度的脉冲)。
死区产生器212和DFC/PFM多路复用器216的输出可在与门224、反转器238和与门240中组合，以便在通常相反的逻辑电平输出226与228之间引入可选择的死区。死区产生器可具有死区寄存器(未图示)，所述死区寄存器可含有死区所需的时钟脉冲的数目，例如可使用8位死区寄存器在输出226与228之间在0到255个死区时钟计数之间进行选择。可通过经由总线116来自(例如)CPU 106的输入242来加载死区寄存器。
因此，本发明非常适于实现所述目的并获得所提及的结果和优点以及其中固有的其它结果和优点。尽管已参考本发明的示范性实施例描绘、描述和界定本发明，但这些参考不隐含对本发明的限制，且不会推断出任何此类限制。本发明能够在形式和功能上具有相当大的修改、替代和等效物，正如所属领域的技术人员根据本揭示案可想到的那样。所描绘和描述的本发明实施例仅是示范性的，且并不完全说明本发明的范围。因此，希望本发明仅由所附权利要求书的精神和范围加以限制，且同时完全认同在所有方面的等效物。
权利要求
1.一种集成电路微控制器，其具有数字到频率转换器(DFC)和脉冲频率调制器(PFM)，所述集成电路微控制器包含中央处理单元(CPU)；计时器/计数器，其具有时钟输入和高阶位输出；增量寄存器；全加器，其具有第一输入、第二输入、输出、和进位输出，所述第一输入耦合到所述增量寄存器，所述第二输入耦合到所述计时器/计数器，且所述输出耦合到所述计时器/计数器，其中每次在所述计时器/计数器的时钟输入处接收到时钟信号时，均将存储在所述增量寄存器中的N值相加到存储在所述计时器/计数器中的计数值；和DFC/PFM多路复用器，其具有耦合到所述计时器/计数器所述高阶位输出的第一输入、耦合到所述全加器的所述进位输出的第二输入、DFC/PFM输出和用于将所述第一输入或所述第二输入耦合到所述DFC/PFM输出的第三输入。
2.根据权利要求1所述的集成电路微控制器，其进一步包含耦合在所述增量寄存器与所述全加器之间的从属寄存器。
3.根据权利要求1所述的集成电路微控制器，其进一步包含与所述DFC/PFM多路复用器的所述输出相反的输出。
4.根据权利要求3所述的集成电路微控制器，其进一步包含用于在所述DFC/PFM多路复用器的所述输出与所述DFC/PFM多路复用器的所述相反输出之间形成死区的死区产生器。
5.根据权利要求4所述的集成电路微控制器，其进一步包含耦合到所述死区产生器的死区寄存器，其中所述死区寄存器存储所述DFC/PFM多路复用器与反转器输出之间的死区时钟计数的数目。
6.根据权利要求1所述的集成电路微控制器，其进一步包含同步器，其具有耦合到时钟信号的输入和同步时钟输出，其中所述同步器使所述时钟信号与事件同步；同步/非同步时钟多路复用器，其具有耦合到所述计时器/计数器的所述时钟输入的输出、耦合到所述时钟源的第一输入和耦合到所述同步时钟输出的第二输入，其中所述同步/非同步时钟多路复用器用于在所述时钟源与所述同步时钟输出之间进行选择。
7.根据权利要求1所述的集成电路微控制器，其进一步包含耦合到所述计时器/计数器的所述时钟输入的用于划分时钟信号频率的时钟预定标器。
8.根据权利要求1所述的集成电路微控制器，其进一步包含用于选择外部时钟源或内部时钟源的时钟多路复用器。
9.根据权利要求1所述的集成电路微控制器，其中所述CPU将所述N值写入到所述增量寄存器中。
10.根据权利要求1所述的集成电路微控制器，其中所述计时器/计数器的所述高阶位输出大致上具有百分之五十工作周期。
11.根据权利要求1所述的集成电路微控制器，其中所述全加器的所述进位输出具有大致上等于所述时钟信号的脉冲宽度。
12.根据权利要求5所述的集成电路微控制器，其中所述CPU将所述死区时钟计数的数目写入到所述死区寄存器中。
13.一种集成电路微控制器，其包含中央处理单元(CPU)；时钟振荡器，其耦合到所述CPU；和数字到频率转换器，其耦合到所述CPU和时钟振荡器，所述数字到频率转换器包含计时器/计数器，其具有时钟输入和高阶位输出，增量寄存器，和全加器，其具有第一输入、第二输入和输出，所述第一输入耦合到所述增量寄存器，所述第二输入耦合到所述计时器/计数器，且所述输出耦合到所述计时器/计数器，其中每次在所述计时器/计数器的所述时钟输入处接收到时钟信号时，均将存储在所述增量寄存器中的N值相加到存储在所述计时器/计数器中的计数值；其中所述全加器的所述输出大致上具有百分之五十工作周期，且与存储在所述增量寄存器中的所述N值成比例。
14.一种集成电路微控制器，其包含中央处理单元(CPU)；时钟振荡器，其耦合到所述CPU；和脉冲频率调制器，其耦合到所述CPU和时钟振荡器，所述脉冲频率调制器包含计时器/计数器，其具有时钟输入和高阶位输出，增量寄存器，和全加器，其具有第一输入、第二输入、输出和进位输出，所述第一输入耦合到所述增量寄存器，所述第二输入耦合到所述计时器/计数器，且所述输出耦合到所述计时器/计数器，其中每次在所述计时器/计数器的所述时钟输入处接收到时钟信号时，均将存储在所述增量寄存器中的N值相加到存储在所述计时器/计数器中的计数值；其中所述脉冲频率调制器的所述进位输出具有固定的脉冲周期，且与存储在所述增量寄存器中的所述N值成比例。
15.根据权利要求14所述的集成电路微控制器，其中所述固定的脉冲周期大致上是所述时钟输入的脉冲周期。
16.一种用具有计时器/计数器和增量寄存器的集成电路微控制器进行数字到频率转换和脉冲频率调制的方法，所述方法包含以下步骤提供所述计时器/计数器中的计数值；提供所述增量寄存器中的N值；相加所述计数值与所述N值，接着在每一时钟脉冲时将结果存储在所述计时器/计数器中；选择所述计时器/计数器的高阶位以进行数字到频率转换；和选择从所述相加步骤获得的进位以进行脉冲频率调制。
17.根据权利要求16所述的方法，其进一步包含以下步骤将所述N值存储在从属寄存器中。
18.根据权利要求16所述的方法，其进一步包含以下步骤反转所述数字到频率转换和所述脉冲频率调制。
19.根据权利要求18所述的方法，其进一步包含以下步骤在所述数字到频率转换与所述经反转的数字到频率转换之间产生死区。
20.根据权利要求18所述的方法，其进一步包含以下步骤在所述脉冲频率调制与所述经反转的脉冲频率调制之间产生死区。
21.根据权利要求16所述的方法，其进一步包含以下步骤使所述时钟脉冲与事件同步。
22.根据权利要求16所述的方法，其进一步包含以下步骤对所述时钟脉冲的频率进行预定标。
23.根据权利要求16所述的方法，其进一步包含以下步骤用所述微控制器的中央处理单元对所述增量寄存器进行写入。
24.一种用具有计时器/计数器和增量寄存器的集成电路微控制器进行数字到频率转换的方法，所述方法包含以下步骤提供所述计时器/计数器中的计数值；提供所述增量寄存器中的N值；相加所述计数值与所述N值，接着在每一时钟脉冲时将结果存储在所述计时器/计数器中；和选择所述计时器/计数器的高阶位以进行数字到频率转换。
25.一种用具有计时器/计数器和增量寄存器的集成电路微控制器进行脉冲频率调制的方法，所述方法包含以下步骤提供所述计时器/计数器中的计数值；提供所述增量寄存器中的N值；相加所述计数值与所述N值，接着在每一时钟脉冲时将结果存储在所述计时器/计数器中；和选择从所述相加步骤获得的进位以进行脉冲频率调制。
全文摘要
本发明提供一种微控制器，其具有数字到频率转换器和脉冲频率调制器能力。所述数字到频率转换器(DFC)产生频率可变的百分之五十工作周期方波信号，其中所述百分之五十工作周期方波信号与输入到增量寄存器中的计数值成正比例且成线性关系。所述脉冲到频率调制器(PFM)针对计数器的每次翻转产生多个具有输入时钟的脉冲宽度的脉冲。这些脉冲的频率与输入到所述增量寄存器中的计数值成正比例且成线性关系。
文档编号H03K7/06GK101084625SQ200580041272
公开日2007年12月5日 申请日期2005年11月16日 优先权日2004年12月1日
发明者斯科特·雷蒙德·芬克, 约翰尼斯·艾伯塔斯·范尼凯克, 约瑟夫·哈里·朱利谢 申请人:密克罗奇普技术公司