专利名称：具有缩放参考电压的开关电容器电路的制作方法
技术领域：
本发明属于电子电路领域，且更具体地说，针对于例如可用于数据转换器电路的开 关电容器电路。
技术背景尽管近些年来存在朝着电子电路和系统数字化的持续趋势，但现代电子系统仍然必 须时常在模拟领域中处理和产生电子信号。举例来说，在许多现代通信技术中发射和接 收模拟信号，且在仪器应用和控制系统中使用模拟信号。因此，需要数据转换器电路以 在数字与模拟领域之间提供接口，特别是在应用数字信号处理的那些系统中。按照此项技术中的基本原理，模拟到数字转换器(ADC)将模拟度量或信号转换成数字数据，对 数字数据施加数字信号处理。相反，数字到模拟转换器(DAC)将数字数据转换成模拟 信号，以便进行发射或激活物理装置。现代数据转换器电路方面的进步已经带来极度精确且高速的数据转换功能。举例来 说，现在可从Texas Instruments Incorporated购买到具有16到22位分辩率并且具有每秒 数千个样本的采样速率的ADC。这种级别的性能不仅要求非常迅速的开关速度，而且要 求极高的精确度。因此，在现代数据转换器电路的设计中涉及到困难的折衷。一种众所周知的模拟到数字转换器是所谓的管线ADC，如现在将相对于图l进行描 述。在此实例中，管线ADC具有三个级100到102，其中每个级均将产生对应于模拟输 入信号的振幅的一个或一个以上数字位。首先，或者最为重要的是，管线级IOq在端子 ANALOG—IN处接收输入模拟信号，在输出DO上产生一个或一个以上数字位，并且还产 生将提供给下一管线级l(h的模拟残余。管线级l(h类似地根据来自级l(h的这个残余在 输出Dl上产生一个或一个以上数字位，并产生将转发给下一管线级102的模拟残余。级 102在输出D2上产生对应于来自级l(h的残余的一个或一个以上数字位，并向下一级(未 图示)(如果存在的话)转发残余。数字输出D0到D2连接到数字校正功能11，其将来 自ADC 3的数字位组合成线DIGITAL_OUT上的最终数字输出。管线级lOo到102的构造彼此相似。在此常规构造中，例如参看级10Q，将所述级的 输入连接到采样与保持电路2的输入，所述采样与保持电路2经计时以接收和存储对应 于该输入处的电压的模拟电压。将采样与保持2的输出施加于模拟到数字转换器(ADC)3的输入，并且还施加于模拟加法器4的输入。ADC3在输出线DO上产生由一个或一个 以上位组成的数字输出；也将这个数字输出施加于数字到模拟转换器(DAC) 5的输入。 在许多普遍情况下，管线ADC的每个级10产生"1.5"位，指的是每个ADC3产生两位 输出，但有些位由数字校正功能11以数字形式组合以实现数字误差校正，如此项技术中 已知的。DAC 5也接收这个数字值，并产生对应于这个数字值与一个或一个以上参考电 压(此实例中由带隙参考电路6产生)的比较的模拟信号。通过加法器4从模拟输入信 号减去这个模拟信号以产生残余信号，所述残余信号将被转发给下一级10i并由其数字 化。这个残余等于输入模拟信号本身与对应于接近输入模拟信号的振幅的数字"整数" 的模拟信号之间的差；因此，下一级l(h将这个残余值数字化，以产生第二最高有效数 字位。增益级7将来自加法器4的残余"增益提升"，使得残余模拟信号将在下一级10j 的整个输入动态范围中变化，以避免在级与级之间损失敏感性。如此项技术中众所周知的，通过数字校正功能11将在数字输出DO到D2处提供的 数字数据组合成接近模拟输入信号的振幅的数字输出字。此组合可解决每个级IOq到102 的数字化中的某种误差，且由此每个级10o到102中的ADC 3的必要精确性可相对较宽 松。然而，DAC5必须相当精确，因为DAC5的输出导出残余信号，所述残余信号被传 递到下一级且由增益级7放大。因此，在输出数字信号中直接出现由给定DAC5产生的 任何误差。因此，DAC5的精确性是管线ADC的准确性和性能方面的限制因素。图2说明常规开关电容器电路8的实例，所述电路实现图1的常规管线ADC中的一 个级10中的DAC5、加法器4和增益级7的功能。当然，已知电路8的构造中的许多变 化。这种开关电容器电路通常在此项技术中被称为"乘法DAC"或"MDAC"，因为所 述电路产生模拟残余信号，所述模拟残余信号对应于关于数字输入的输入模拟电平并与 增益值相乘。在此实例中，假设每个管线级IO每级产生1位或1.5位(每级1.5位的情 况指的是DIGITAL—OUT处的输出位的数目是级IO的数目的1.5倍)，希望输出电压V。 ,是来自采样与保持电路2的输入电压V,n与选定参考电压Vmw或^e^v的差的两倍，其中参考电压Vm^和T^^界定相邻数字电平之间的最大定标电压，且对应于运算放大器9 的输出电压摆动。如果输入电压V,n数字化成"1"位，则选择参考电压^￡ ，而如果输 入电压^数字化成"0"位，则选择参考电压VW 。图2的开关电容器电路8包含一对 电容器CA、 CB，其对应于ADC 3提供一个位(或者1.5位，在此情况下只将MSB转发 给DAC5)的数字分辨率的情况。如此项技术中已知的，如果ADC3提供多位输出(在 一些现代管线ADC中多达五个位)，则将在电路8中提供以与电容器CA、 Cb相同的方 式配置和操作的额外电容器对，其中接入电路中的电容器对的数目对应于ADC3的数字 输出。从图1中可明显看出，输入电压V&是从DAC5所驻存的同一级IO内的采样与保持 2输出的电压。回头参看图2，通路开关S1、 S2每一者均连接在此输入电压Rn与各个电容器Ca、 CB的第一板之间。在此实例中，电容器CA、 CB具有相同的电容。电容器CA、Cb的其它板連接在一起，并连接到运算放大器("op amp") 9的反转输入；这些电容器 板还经由通路开关S6连接到接地。电容器CA的第一板经由MDAC开关块ll连接，以 响应于来自ADC3的数字值而分别经由开关SP、 SN、 SG中的相应一者来接收参考电压 Kwp或W^v中的一者或者接地。电容器CB的第一板经由通路开关S4连接到运算放大器 9的输出。通路开关S1、 S2和S6经计时以在时钟相位Oi期间闭合，而通路开关S4和 MDAC开关块11中的适当开关SP、 SN、 SG在时钟相位0>2期间闭合。时钟相位<Ih、 $2 是非重叠时钟相位；实际上，时钟相位①2可简单地是逻辑上反转的时钟相位&。在"采样"时钟相位O!期间的操作中，通路开关Sl、 S2和S6闭合，通路开关S4 断开，且所有MDAC开关SP、 SN、 SG也断开。通路开关Sl、 S2将输入电压Vin连接到电容器CA、 CB;电容器CA、 CB的相对板由开关S6的闭合状态连接到接地。因此，电 容器Ca、 CB均在这个时钟相位期间充电到输入电压K 。在"放大"时钟相位<&2中，通路开关S1、 S2和S6断开，且通路开关S4和参考电压开关SP、 SN、 SG中的选定一者 闭合。在这个时钟相位期间，电容器CB成为反馈电容器，且电容器Ca接收逸定的参考 电压Vmw或VMra，视具体情况而定。如果选定参考电压不同于输入电压Vin，则电容器 CA与CB之间会发生电荷共用。可以通过使时钟相位&期间电容器CA与CB上的电荷总 和与下一时钟相位0)2期间这些电容器上的电荷总和相等来分析电路。换句话说其中参考电压R^柳ww是选定的参考电压Kw或^￡ ，且其中电容器CA、 Cb上的电荷的正极性符号指向运算放大器9的反转输入，具有假接地。求解输出电压V。",并假 设电容器CA和CB具有相同电容C，则开关电容器电路8的操作相当于<formula>formula see original document page 7</formula>
以此方式，图2的电路会产生输出电压V。w，其对应于输入电压V,n与位于参考电压 V/^p与V^fJ司的中点处的参考电压Kw之间的差。图3中参看开关电容器电路8'说明MDAC的另一已知构造(在此情况下使用差分输 入)，所述电路8'包含具有正和负极性输入和输出的差分运算放大器9'。此常规布置的开 关电容器电路8'接收输入Vi +、 Vi -，所述输入以其差对应于来自采样与保持2 (图1) 的经采样的输入信号。同样，开关电容器电路8'接收参考电压VS￡ 、 VMnv，所述参考电 压对应于运算放大器9'的最大输出摆动，且经由通过ADC 3的输出控制的MDAC开关块 37施加于电路8'。在此差分情况下，MDAC开关块37包含开关S31P和S35N用于跨越 电容器C2、 C3的采样板施加正差分参考电压(VMfP-^￡FW)，包含开关S31N和S35P以 跨越电容器C2、 C3的采样板施加负差分参考电压(K柳-Vmw)，且还包含开关S33， 其将电容器C2和C3 —起短路(零差分参考电压)。施加于电容器C2、 C3的差分参考电 压由来自相关联的ADC级的结果确定，与之前一样。现代常规管线ADC中的参考电压 Vmw、 V^^的典型值分别是2.0伏特和1.0伏特，对应于运算放大器9'的正和负极性输出 处的最大和最小电压，其分别是2.0伏特和1.0伏特。参考电压VM 、 V^^v与运算放大 器9'的输出电压之间的这种对应经选择以便在开关电容器电路8'的采样与反馈环路中使 用相同大小的电容器C1、 C2、 C3、 C4。同样，运算放大器9'的差分输出V。w有效地对应 于输入电压V,n+、 V,"-与参考电压V ￡FP、 WfJ司的中点参考电压Kw之间的差，其由下 式界定<formula>formula see original document page 8</formula>(3)由时钟相位A控制的开关sio将输入电压V^+连接到电容器Cl，电容器CI的另一侧连接到运算放大器9'的负极性输入。也由时钟相位A控制的开关sn将输入电压v,- +连接到电容器C2，电容器C2的另一侧连接到运算放大器9'的负极性输入。如上所述， MDAC开关块37中的开关S31P、 S31N和S33中的一者在非重叠时钟相位$2期间闭合， 以将电容器C2连接到参考电压^￡ >或K，或者连接到电容器C3，这取决于来自ADC 3 的结果而定。电容器Cl作为反馈电容器通过开关S13连接到运算放大器9'的正极性输出， 所述开关S13由时钟相位①2计时。提供MDAC开关块37内的开关S33以在下一采样之 前对电容器C2、 C3处的电荷放电或至少使其均等。类似地，DAC 5'的开关S20由时钟相位<^控制，并将输入电压^ -连接到电容器C3， 电容器C3的另一侧连接到运算放大器9'的正极性输入。开关S21也由时钟相位控制， 并将输入电压V,、-连接到电容器C4，电容器C4的另一侧也连接到运算放大器9'的正极 性输入。并且，MDAC开关块37中的开关S35P、 S35N和S33中的一者在非重叠时钟相 位02期间闭合，以将电容器C3连接到参考电压Vm^或^s或者连接到电容器C2，这 取决于来自ADC 3的结果而定。电容器C4作为反馈电容器通过开关S23连接到运算放 大器9'的负极性输出，所述开关S23由时钟相位02计时。此外，开关SI5响应于时钟相位将运算放大器9'的正输入和负输入连接在一起。 并且，在此常规构造中，电容器C1、 C2、 C3、 C4全部具有与彼此相同的电容。同样，在此实例中，开关电容器电路8'以对应于管线ADC的每个级IO产生一个位 或1.5个位的方式来构造。如果每个级IO产生多个数字位，那么将提供用于运算放大器 9'的每个输入的额外电容器对，连同依据来自ADC 3的数字输出而包含(或隔离)那些 额外电容器的开关。然而，在任何情况下，此常规管线ADC中的参考电压VREFP、 VR￡FW 保持在运算放大器输出电平处，而不管每个级的位数目如何。在操作中，时钟相位A是采样时钟相位，在此时间期间，将输入电压V, +、 Rn-分 别经由开关SIO、 Sll、 S21、 S20施加于电容器C1、 C2、 C3、 C4，且同时开关S15还将 运算放大器9'的正和负极性输入一起短路。开关S12、 S13、 S22、 S23全部在此采样相位 期间断开。因此，在此采样相位中，跨越电容器C1、 C2、 C3、 C4建立输入电压V,. +、在放大时钟相位①2期间，将选定差分参考电压施加于电容器C2、 C3，且同时将电 容器C1、 C4连接到运算放大器9'的反馈环路中。因此，在此时钟相位期间电容器C1、 C2、 C3、 C4之间的电荷共享在运算放大器9'的负极性输入处产生电压，所述电压对应于输入电压Vin+与选定差分参考电压士 IVS￡ - ^wwl或零伏特之间的差，且同时在正极性输入处产生电压，所述电压对应于输入电压K"-与选定差分参考电压之间的差。因此，运算 放大器9'的输入处的这两个电压之间的差驱动差分输出电压V。u,,其通过以上关于图2 论述的电荷共享而对应于电压V, +、 V,、与由以上等式(3)界定的中间参考电压 之间的差分输入电压。如上所述，DAC5、 5'在管线ADC操作中操作的精确性在最终结果的精确性中至关 重要。结合本发明己经观察到，参考电压VM >、 V,ww中的误差视情况而在从一个级10 传递到管线ADC中的下一级的残余中直接注入误差。具体地说，如此项技术中已知的， 来自管线ADC的给定级10的每个数字输出位可界定为9<formula>formula see original document page 10</formula>(4)其中K力是到级IO的输入残余电压(在前一级10中由增益级7增益提升到全标度)， 且其中《是由给定级IO产生的位位置。从这个等式(4)中可明显看出，参考电压VM 、 V^^v中的误差直接转变成来自管线ADC的数字输出中的误差。根据本发明，还已经观察到，在施加于管线ADC的参考电压中存在许多重大误差的 来源。此种误差的最重要起因是噪声，所述噪声从电路中的晶体管的快速开关耦合到参 考电压。如与本申请案共同转让且以引用的方式并入本文中的第6,249,240 Bl号美国专利 中描述，施加于管线ADC中的MDAC的参考电压中的不稳定性的另一来源是MDAC自 身的负载，所述负载可依赖于数据，因为所述负载随着输入电压V^+、 V,vr而变化。虽然 可在级IO操作之前等待这个引发的噪声稳定下来，但这种方法当然不符合现代管线ADC 中对极高采样速率操作的需要。 发明内容因此，本发明的目的是提供一种具有改进的精确性和稳定性的管线模拟到数字转换 器(ADC)电路。本发明的另一目的是提供一种其中可获得改进的稳定性而无需添加复杂的电路系统或提高制造过程的复杂性的电路。本发明的另一 目的是提供一种可与现有管线ADC结构兼容的电路。 所属领域的技术人员在参看以下说明书及其附图后将容易了解本发明的其它目的和优点。本发明可通过相对于DAC中的运算放大器的电压电平提供增加的参考电压而实施 成开关电容器乘法数字到模拟转换器(MDAC或DAC)。通过在放大或反馈时钟相位中 减小耦合到参考电压的电容器的大小来补偿参考电压的增加。包含也具有减小的大小的 额外电容器以维持恒定的增益。这减少了因噪声耦合和其它瞬态效应而引起的参考电压 电平的变化对开关电容器电路的残余输出造成的影响。
图l (现有技术)是常规管线ADC的方框形式的电气图。图2 (现有技术)是常规单端乘法DAC的示意图形式的电气图。 图3 (现有技术)是常规差分乘法DAC的示意图形式的电气图。图4是根据本发明优选实施例构造的管线ADC的方框形式的电气图。图5是说明根据本发明优选实施例的施加于乘法DAC的参考电压的电压电平曲线图。图6是图4的管线ADC中的且根据本发明第一优选实施例构造的差分乘法DAC的 方框形式的电气图。图7是图4的管线ADC中的且根据本发明第二优选实施例构造的乘法DAC的实例 的示意图形式的电气图。
具体实施方式
将结合本发明的优选实施例描述本发明，即将本发明实施成管线模拟到数字转换器 (ADC)。然而，期望本发明也可用于其它应用，特别是可使用乘法数字到模拟转换器 (DAC)的那些应用。因此，应了解，以下描述内容只是以实例形式提供，而并不意图 限制所主张的本发明的真实范围。图4说明根据本发明优选实施例构造的管线ADC30。如图4所示，管线ADC30具 有(至少)三个级20o到202，所述级在各自输出DO到D2上产生数字数据。数字输出 DO到D2每一者均可为一个或一个以上数字位宽，其共同形成具有对应于端子 ANALOG—IN处的模拟输入信号的值的数字字。 一般来说，第一管线级20o在端子 ANALOG—IN处接收输入模拟信号，在输出DO处产生一个或一个以上数字位，所述数字 位是来自管线ADC 30的数字输出字的最高有效位。第一级20o还产生模拟残余RES(m， 所述模拟残余RES(m被转发给下一管线级lOi以数字化成数字输出Dl处的第二最高有效 数字输出位。管线级lOi也产生转发给下一管线级102的模拟残余RESw。级102在输出 D2上产生第二最高有效输出数字位，并将残余RES2.3转发给下一级(未图示)。将数字输出DO到D2转发给数字校正功能21，所述数字校正功能21将这些输出组 合成线DIGITAL一OUT上的输出信号字。如此项技术中已知的，考虑到级100将始终对端 子ANALOG一IN处的模拟信号的最近样本进行操作，且同时级2(h将对所述最近样本的 前一样本进行操作，级202将对其之前的样本进行操作等等，数字校正功能21包含用于 实现数字误差校正以及数字输出的时间对准的电路系统。管线级20o到202中的每一者均彼此类似地构造。例如参看级200，其输入(在端子 ANALOG—IN处)连接到采样与保持电路22的输入，所述采样与保持电路22是接收和 存储对应于所述输入的模拟电压的定时电路。采样与保持22的输出施加于模拟到数字转 换器(ADC) 23的输入，且也施加于模拟加法器24的输入。ADC23将来自采样与保持 22的经采样的模拟电压数字化成一个或一个以上数字位，所述数字位在数字输出D0处 呈现，且也转发给乘法数字到模拟转换器(DAC) 25。 DAC 25还从带隙参考电路26接 收一个或一个以上参考电压K￡Fra、 根据本发明的此实施例，参考电压V^fM、V^/wx处于与其常规电平不同的电平，以减少参考电压噪声对管线ADC 30的准确性的影 响。根据本发明的此优选实施例，DAC 25产生对应于ADC 23的数字输出相对于参考电 压K￡W>X、 W^wx的比较的模拟信号。将DAC 25的模拟输出作为减数施加于加法器24， 使得加法器24产生对应于来自采样与保持电路22的经采样的输入模拟电平与DAC 25 的模拟输出之间的差的模拟信号。将此模拟差信号施加于增益级27，所述增益级27用 对应于输出DO处的数字位数目的增益(即，对于输出DO处的一个位为增益二，对于输 出DO处的两个位为增益四，等)将所述信号放大。将增益级27的输出(在级20o的情 况下为残余RES(M)转发给下一级20p以用于下一级数字化。如上所述，管线ADC 30是在来自模拟输入ANALOG—IN的每个经采样的值在管线 ADC30中沿着级20o、 2Ch、 202等依次处理的意义上管线化的。换句话说，级20Q、 20" 202中的采样与保持电路22存储源自输入ANALOGJN处的模拟电压的连续样本的模拟 电压(级20o当然对最新值进行操作)。如上所述，管线ADC的准确性一般在很大程度上依赖于每个级中的乘法DAC电路 中所使用的参考电压的稳定性和准确性。但是由于管线ADC的操作方式的缘故，噪声从 电路中的开关装置耦合到这些参考电压，尤其是以高开关或采样速率。然而，结合本发 明已经观察到，耦合到参考电压的噪声的振幅并不依赖于参考电压本身的电平。并且， 同样结合本发明还已经观察到，乘法DAC的输出中的百分比误差对应于参考电压中的百 分比误差。因此，由于认识到噪声电平不依赖于参考电压电平，因而结合本发明已经发 现，可通过增加参考电压的电平来减少乘法DAC输出误差。通过增加参考电压电平，相 同振幅电平的噪声会导致参考电压中出现较小的百分比误差，且因此导致乘法DAC输出 中出现较小的百分比误差。图5参看根据本发明的此优选实施例的参考电压Vmwx、 W^虹的实例与常规参考 电压V^w、 VM^的比较来说明本发明的此概念。如上所述，在常规管线ADC和MDAC 中，常规参考电压&MP、 K^w对应于MDAC中的运算放大器的输出电平V。+、 W。在 正功率供应电压Vdd为3.3伏特的情况下，这些常规参考电压Vm^、 ^Mw的示范性电 平分别为2.0伏特和l.O伏特。同样如上所述，在操作中，中点参考电压是差分常 规参考电压K￡Fp、 W^w之间的中点，且在此实例中为1.5伏特。根据本发明的优选实施 例，相对于中点参考电压Wf将参考电压VR￡Fra、 VWMA^设置成较高的电压电平，虽然 运算放大器输出电平V。+、 W将保持不变(例如，在此实例中分别为2.0伏特和1.0伏特)。 在图5的实例中，参考电压Wwra、 Vmctx翻倍(相对于中点参考电压VMf)，且因此分 别处于2.5伏特和0.5伏特。中点参考电压V^f保持不变，处于1.5伏特，且由此MDAC 模拟输出信号将不会与常规MDAC操作有所不同。然而，根据本发明优选实施例的此示 范性实施方式，如果噪声耦合到参考电压^￡Fra、 VMFra，则所述噪声的影响将减半。现在将相对于开关电容器电路28描述施加这些增强的参考电压^^m、 Ker^以及 数字到模拟精确性中的所得改进精确性的实例，所述电路28根据本发明第一优选实施例 构造且在图6中说明。开关电容器电路28是全差分信号实施方案中的一位乘法DAC， 且对应于根据本发明优选实施例的管线ADC 30的级20中的DAC 25、加法器24和增益 级27。所属领域的技术人员在参看本说明书且阅读以下描述后将容易发现，本发明在需 要时也可结合多位乘法DAC来实施且也用单端输入方式实施。开关电容器电路28包含差分运算放大器("opamp") 39，其因此具有正和负极性输 入和输出。在线Vin+、 V,n-上从采样与保持22接收差分输入电压。线^ +分别通过开关 S40、 S41、 S42耦合到每个电容器CIO、 C12!和C122的一个板。电容器CIO、 C12i和 C122的相对板连接到运算放大器39的负极性输入，且每个开关S40、 S41、 S42由时钟 相位A计时。类似地，线^ -分别通过开关S50、 S51、 S52耦合到每个电容器C20、 C22! 和C222的一个板。电容器C20、 C22,和C222的另一板连接到运算放大器39的正极性输 入，且开关S50、 S51、 S52也由时钟相位A计时。运算放大器39的输入通过开关S45 彼此连接，所述开关S45也由时钟相位A计时。并且，电容器C12i和C22i的输入板经 由开关S47耦合在一起，所述开关S47由时钟相位$2计时，所述时钟相位02相对于时 钟相位①i来说是非重叠时钟相位，且如果需要的话实际上可以是时钟相位A的逻辑补 数。开关S40、 S41、 S42、 S45、 S47、 S50、 S51、 S52以及开关电容器电路28中的其它 开关优选地使用制造技术(MOS、双极、CMOS等)借助于常规通路门来实施。电容器CIO、 C20每一者也分别通过开关S43、 S53耦合到运算放大器39的正和负 极性输出。开关S43、 S53由时钟相位02计时。以此方式，如对于乘法DAC电路为常规 的，电容器CIO、 C20在时钟相位Ch期间是输入采样电容器，且在时钟相位$2期间是
运算放大器39的反馈电容器。电容器C12,、 C22i每一者也经由MDAC开关块47耦合到参考电压K￡Fra、 中的选定一者，所述参考电压由图4的实例中的带隙参考电路26产生。在图4的实例中， MDAC开关块47如上文相对于MDAC开关块37描述的那样构造，且由此根据来自ADC 23的结果向电容器C12,和C22i施加差分参考电压。此ADC结果是基于由采样与保持电 路22在线1/, +、 V^-上呈现的输入差分电压的数字化。在此实例中，此差分参考电压的 可能值包含正极性差分参考电压^E^x - V^ctx、负极性差分参考电压^￡fWX - V础fM以 及零差分电压参考(电容器C12,与C22i—起短路)。MDAC开关块47内的将建立此差 分参考电压的开关由时钟相位02计时。然而，根据本发明的这个优选实施例，如上文相对于图5描述，带隙参考电路26输 出参考电压VX￡FP;f、 V^ctx,所述参考电压相对于常规乘法DAC且相对于来自运算放大 器39的输出干线电压具有增强的电平。在图5和6的此实例中，参考电压Kmm、 的电平相对于来自运算放大器39的输出电平Vo+、 V。-的参考电压的中点电压h^翻倍。 在开关电容器电路38中，由电容器C12n C22i相对于电容器C10、 C20的相对大小来补 偿参考电压VS￡Fra、 V^CTx的这种增强。如此项技术中已知的，且如上所述，乘法DAC 操作分别在采样与放大时钟相位Oi、 02之间依赖于电容器间的电荷共享。为了恰当地实 施电路38的增益，根据本发明的此实施例，通过调整电容器C12卜C22i的大小以考虑 到相对于运算放大器39的输出电平VQ+、 Vo—的增大的参考电压Vmwx、 V貼f虹，将在放 大时钟相位①2中施加于电容器C12卜C22i的来自参考电压VKEFPX、 K，x的电荷维持为 均等的。在此实例中，对于参考电压Kwpy、 K^股相对于中点参考电压Kw的翻倍， 电容器C12卜C22i每一者是电容器CIO、 C20的大小的二分之一。提供电容器C122和C222以补偿电路增益中的变化，所述变化原本会因相对于电容 器CIO、 C20减小电容器C12,和C22i的大小而发生。如此项技术中已知的，例如开关电 容器电路的电路的增益与反馈电容相对于采样电容的比率成比例。根据本发明的此实施 例(其中所需电路增益为二)，电容器C12!和C122经大小设定以使得其并联阻抗与反馈 电容器C10的阻抗匹配；当然，类似地设定电容器C22i和C222的大小。在参考电压VR￡fPX、 Vw^wf的电平翻倍且因此电容器C12卜C22t具有电容器C10、 C20的一半电容的实例中， 电容器C122和C222也具有电容器C10、 C20的一半电容。电容器C12i的电容相对于电容器C122的电容(以及当然C22i相对于C222的电容) 无需相等，只要两个电容的总和等于电容器C10 (或C20)的电容即可。举例来说，电
容器C12!可具有电容器CI22的电容的两倍；在此情况下，电容器将具有电容器CIO 的电容的三分之二，且电容器C122将具有电容器C10的电容的三分之一。在此情况下， 参考电压h^ra、 V ￡fiv;f的电平将相对于中点电压Kw从运算放大器39的输出电平^+、 W的参考电压增至三倍。进一步在替代方案中，电容器C12,和C122的电容的总和无需等于电容器IO的电容。 然而，在此情况下，电路的增益将根据电容比率而不同于二。在开关电容器电路38的操作中，响应于采样时钟相位中的时钟相位&的有效电平， 将输入电压V, +、 V,n-分别经由开关S40、 S41、 S42、 S50、 S51和S52施加于电容器CIO、 C12i、 C122、 C20、 C22!和C222。同样在采样时钟相位期间，开关S45还将运算放大器 39的正和负极性输入一起短路，从而允许对输入差分电压进行采样并跨越电容器CIO、 C12卜C122、 C20、 C22i和C222存储。开关S42、 S43、 S52、 S53在此采样相位期间全 部断开。在采样时钟相位A之后的"放大"时钟相位02中，开关S40、 S41、 S42、 S50、 S51、 S52和S45全部断开，且开关S42、 S43、 S52、 S53全部闭合。在此放大时钟相位中，电 容器C10、C20每一者成为反馈电容器，且同时将由MDAC开关块47响应于ADC 23(图 4)的输出而选择的差分参考电压分别通过开关S42、 S43施加于电容器C122、 C222。开 关47也在此相位期间闭合，从而将电容器C12h C22!的板彼此短路；或者，如果以单 端(非差分)形式实施，则电容器C12,将改为接地。因此，在此放大时钟相位①2中， 电容器CIO、 C12h C122、 C20、 C22,和C222之间的电荷共享会在运算放大器39的负极 性输入处产生对应于差分输入电压V^+与选定差分参考电压之间的差的电压，且在运算 放大器39的正极性输入处产生对应于输入电压V,n-与选定差分参考电压之间的差的电 压。这个跨越运算放大器39的输入的差分电压致使运算放大器39产生差分输出电压V。w。 考虑到ADC23的数字化结果(在选择差分参考电压中)，相对于中点参考电压VR￡F，此 输出电压V。",对应于来自采样与保持22的线V, +、 V'"-上的差分输入电压之间的残余模 拟信号。因此，从线^ +、 V,Y上的输入差分电压和输出电压V。",的角度来看，根据本发明此 优选实施例的开关电容器电路38的操作大体上与常规乘法DAC的操作相同。然而，根 据本发明的优选实施例，参考电压(尤其是增强的参考电压VMFra、 上出现的任 何噪声对输出电压V。 ,的影响均将减小。这种减小的影响与参考电压电平相对于中点参 考电平从常规电平的增加(即，由运算放大器的全输出范围测量的)成线性关系，因为
相信耦合到参考电压的噪声不依赖于参考电压本身的电平。、通过此描述内容容易看出，根据本发明优选实施例由开关电容器电路实施的乘法 DAC的输出处的噪声影响的这种减小是以电路或制造过程复杂性的非常小代价实现的。 当然，增强的参考电压必须由带隙参考电路或其它经调节的电压源来产生，但预期使用 常规技术产生这些电压将并不困难。并且，也预期管线ADC的开关电容器电路的每个实 例内的补偿不会在芯片面积或者制造或电路复杂性方面添加任何代价；而是，只需要对 参考电容器的大小进行縮放调整。考虑到参考误差和噪声通常是管线ADC的精确性和准 确性方面的限制因素，本发明的此优选实施例所提供的改进的精确性不但在现代高精确 性、高采样速率的ADC中极为重要，而且以最小成本获得。图7说明一种实施方案的开关电容器电路28'，在所述实施方案中，其基于ADC 23 (图4)的多位数字化产生残余信号。在此实例中，来自ADC23的两个位确定在电路的 放大时钟相位期间将在电路中包含的电容器的数目，且以此方式确定相对于其得出残余 信号的特定电压电平，且还确定将施加于模拟残余的增益。乘法DAC电路的此特定操作 在此项技术中是众所周知的。如图7所示，电路28'同样包含电容器CIO，其在采样时钟相位Ch中通过开关S40 连接以接收输入电压线Vin+，并在放大时钟相位0)2中通过开关S43作为反馈电容器而连 接。与之前一样，将电容器C10的相对板耦合到差分运算放大器39的负极性输入。电路 28'包含第一对电容器C122,o、 C12w，其中每一者的一个板分别通过开关S412,。、 S41" 连接以接收线V,"+上的输入电压；电容器C122,Q、 C12w的另一板连接到运算放大器39 的负极性输入。在此差分实施方案中，将相应对电容器连接到包含在开关电容器块50内 的运算放大器39的正极性输入。此第一对电容器C122,q、 C12w与来自ADC 23的多位 结果中的一个位相关联，且额外对电容器与其它结果位中的每一者相关联，使得电容器 对的数目(对于运算放大器39的每个输入)对应于将在此乘法DAC功能的操作中使用 的数字位的数目。在此实例中，由ADC23输出两个位，且由此将第二对电容器C12i,0、 C12u连接到电路28'中的运算放大器39的负极性输入。将电容器C12u)、 C12u连接到 各自开关S42i,0、 S42u以同样在采样时钟相位0,中接收线Vin+上的输入电压。如上所述，电容器C12w、 C12u、 C122，Q、 C122,!全部连接到运算放大器39的负极 性输入。此实例中的开关电容器块50对应于类似构造和布置的电容器，其与电容器 C12w、 C12u、 C122,Q、 C12w匹配，且连接到运算放大器39的正极性输入。开关S45 连接在运算放大器39的两个输入之间，且在采样时钟相位Oi期间闭合，与之前一样。
MDAC开关块47'与上文相对于图6所述的MDAC开关块47在构造上类似，但在本 发明的此实施例中还包含额外开关以用于独立地开关和控制施加于额外电容器的参考电 压。在此实例中，MDAC开关块47'连接到每一对电容器中的一个电容器，即与运算放大 器39的负极性输入相关联的电容器C122,0、 C12w，且还连接到开关电容器块50中的相 应电容器。MDAC开关块47'由ADC 23控制，以施加适当的增强参考电压V/^fra、 ， 或闭合短路开关，以便响应于输入差分电压的数字化值将适当的增强差分参考电压(包 含零差分电压)施加于这些电容器。并且，在此实例中由于多位数字化的缘故，开关电 容器块50中的不同电容器C122,Q、 C122j及其匹配的电容器独立地接收其差分参考电压 (即，施加于电容器C122,o的参考电压可不同于施加于电容器C12w的参考电压)，当然 这取决于ADC结果。与之前一样，通过选择电容器C12的大小而预期增强的参考电压V^^x、 K^虹。 对于相对于运算放大器39的全标度输出电压^+、 W翻倍的参考电压^￡Fra、 VWf^的 实例，电容器C122,0、 C12w每一者将为电容器C10的大小的一半。此外，如果为了给经 数字化的输入电压的各种值以及将施加于模拟残余的增益得出适当的参考电荷而需要电 容器C12的电容有二进位变化，则此种二进位变化将也存在于这些电容器C12之间。然 而，在任何情况下，电容器C12的大小均将根据运算放大器39的全标度输出电平与增强 的参考电压&￡^7、 之间的关系来縮放。并且，与在本发明的前述实施例中一样，通过提供电容器C12w、 C12u及其在开关 电容器块50中的相应电容器而将电路28'的增益维持为恒定。在此实例中，电容器C12w、 C12u并不在放大时钟相位中从MDAC开关块47'接收参考电压，但是改为分别借助于开 关S50c、 S50!短路到其在开关电容器块50中的相应电容器。这些电容器C12w、 C12u 的大小对应于其相应电容器C122,0、 C12w的大小，且对应于这些电容器对的总和与电容 器C10的关系。在其中参考电压V ￡FPX、 V^f股相对于运算放大器39的全标度输出电压 V0+、 V。-翻倍且电容器C122,q、 C12^每一者的大小均为电容器C10的大小的一半的此实 例中，额外电容器C12u)、 C12w每一者的大小也为电容器C10的大小的一半。然而，如 上所述，电容器C12的大小可变化，这依赖于此电压和电路28'的最终增益。在图7所示的开关电容器电路28'中，与图6的电路28的情况一样，因在参考电压 W￡fP;f、 V^CTx处出现的开关噪声或依赖于负载的因素而引起的任何误差对输出电压V。 , 的影响均将减小，因为参考电压hwra、 V^f^的电平相对于运算放大器39的输出电平 W+、 V。-增加。电路中提供的额外电容器为电路维持恒定的增益，而不会影响其准确性。
同样，本发明的此实施例所实现的对乘法DAC精确性的此改进以及因此对并入有此种电 路系统的管线ADC功能的性能精确性的改进是以芯片面积、电路复杂性或制造过程复杂 性的较小代价(如果存在的话)来获得的。从上文描述的本发明的每一实施例容易看出，本发明提供以下重要优点改进了在 管线ADC中在级与级之间转发的模拟残余电平的精确性，而不会在实施所述功能时增加 复杂性或成本。举例来说，己观察到信噪比有多达6dB的改进。此改进的精确性不但对 其自身是重要的，而且还能在电子系统中实现其它益处。举例来说，可使用由本发明提 供的性能裕度来进一步提高管线ADC的晶体管开关速率，且因此提高管线ADC的采样 速率。此外，这种裕度能实现其它改进，例如降低开关装置中的栅极到漏极电压，而这 又可实现较小晶体管且因此实现芯片面积减小。尽管已根据本发明的优选实施例描述了本发明，但当然预期所属领域的技术人员在 参考本说明书及其附图后将容易了解对这些实施例的修改和替代，此类修改和替代可实 现本发明的优点和益处。预期此类修改和替代在所界定的本发明范围内。
权利要求
1.一种乘法数字到模拟转换器(DAC)，其包括运算放大器，其具有第一和第二输入且具有输出，所述输出响应于在所述第一和第二输入处接收的信号而在第一与第二输出电平电压之间的输出范围上驱动信号；第一采样电容器电路，其包括第一采样电容器，用于在第一时钟相位中接收输入电压并在所述第一采样电容器处存储所述输入电压，所述第一采样电容器电路具有耦合到所述运算放大器的第一输入的输出；第一反馈开关，其连接在所述运算放大器的所述输出与所述第一采样电容器之间，用于在第二时钟相位中在反馈环路中连接所述第一采样电容器；以及第一参考电容器电路，其包括第一参考电容器，其耦合到所述运算放大器的所述第一输入；第一并联电容器，其耦合到所述运算放大器的所述第一输入；计时开关，其用于在所述第一时钟相位中将所述输入电压耦合到所述第一参考电容器和所述第一并联电容器；以及开关电路系统，其用于接收超出所述第一输出电平电压一系数的参考电压，且用于在所述第二时钟相位中用所述参考电压对所述第一参考电容器进行充电，所述第一参考电容器具有比所述第一采样电容器的电容小所述系数的电容。
2. 根据权利要求1所述的乘法DAC，其中所述运算放大器是差分运算放大器，且所述 运算放大器的所述输出包括第一和第二输出；其中所述第一反馈开关连接在所述运算放大器的所述第一输出与所述第一采样 电容器之间；其中所述输入电压是跨越第一和第二输入线的差分电压，所述第一采样电容器电 路接收所述第一输入线处的所述输入电压； 且进一步包括第二采样电容器电路，其包括第二采样电容器，用于在所述第一时钟相位中接收 所述第二输入线处的输入电压并在所述第二采样电容器处存储所述输入电压，所述 第二采样电容器电路具有耦合到所述运算放大器的所述第二输入的输出；第二反馈开关，其连接在所述运算放大器的所述第二输出与所述第二采样电容器 之间，用于在所述第二时钟相位中在反馈环路中连接所述第二采样电容器；以及第二参考电容器电路，其包括 第二参考电容器，其耦合到所述运算放大器的所述第二输入；第二并联电容器，其耦合到所述运算放大器的所述第二输入；以及计时开关，其用于在所述第一时钟相位中将所述第二输入线处的所述输入电压耦合到所述第二参考电容器和所述第二并联电容器；并且，其中所述开关电路系统还用于接收超出所述第二输出电平电压一系数的参考电压，且用于在所述第二时钟相位中用所述参考电压对所述第二参考电容器进行充电，所述第二参考电容器具有比所述第二采样电容器的电容小所述系数的电容。
3. —种管线模拟到数字转换器，其包括多个串联连接的管线级，所述管线级中的第一者连接到模拟输入，所述管线级中的每一者具有数字输出且具有依次耦合到所述串联中的下一管线级的残余输出；数字校正电路，其耦合到所述多个管线级中的每一者的所述数字输出，用于产生 对应于所述模拟输入的数字数据；以及 参考电压产生器，其用于产生参考电压； 其中所述多个管线级中的每一者包括 采样与保持电路，其连接到所述管线级的所述输入；模拟到数字转换器，其用于在所述采样与保持电路的输出处将电压数字化，并在 所述管线级的数字输出处提供数字值；以及 乘法数字到模拟转换器(DAC)，其包括运算放大器，其具有第一和第二输入，且具有输出以用于响应于在所述第一和第 二输入处接收的信号而在第一与第二输出电平电压之间的输出范围上提供所述管 线级的所述残余信号；第一采样电容器电路，其包括第一采样电容器，用于在第一时钟相位中接收对应于所述采样与保持电路的输出的输入电压并在所述第一采样电容器处存储所述输 入电压，所述第一采样电容器电路具有耦合到所述运算放大器的第一输入的输出；第一反馈开关，其连接在所述运算放大器的所述输出与所述第一采样电容器之 间，用于在第二时钟相位中在反馈环路中连接所述第一采样电容器；以及第一参考电容器电路，其包括第一参考电容器，其耦合到所述运算放大器的所述第一输入； 第一并联电容器，其耦合到所述运算放大器的所述第一输入； 计时开关，其用于在所述第一时钟相位中将所述输入电压耦合到所述第一参考电 容器和所述第一并联电容器；以及开关电路系统，其用于在所述第二时钟相位中用所述参考电压对所述第一参考电 容器进行充电；其中所述参考电压超出所述第一输出电平电压一系数；且其中所述第一参考电容器具有比所述第一采样电容器的电容小所述系数的电 容。
4. 根据权利要求3所述的管线ADC，其中所述第一参考电容器具有第一板，且具有连 接到所述运算放大器的所述第一输入的第二板；且其中所述开关电路系统包括第一参考开关，其连接在所述参考电压与所述第一参考电容器的所述第一板之 间，用于在所述第二时钟相位中将所述第一参考电容器的所述第一板连接到所述参 考电压。
5. 根据权利要求4所述的管线ADC，其中开关电路系统用于响应于来自所述管线级中 的所述模拟到数字转换器的所述数字值，将所述第一参考电容器的所述第一板连接 到第一参考电压或第二电压；其中由所述参考电压产生器产生所述第一和第二参考电压，使得所述第一参考电 压超出所述第一输出电平电压所述系数，且使得所述第二参考电压超出所述第二输 出电平电压所述系数。
全文摘要
本发明揭示一种精确性经改进的管线模拟到数字转换器(ADC)(30)。所述管线ADC(30)包含一序列的级(20)，其中每一级包含采样与保持电路(22)、模拟到数字转换器(23)以及数字到模拟转换器(DAC)(25)、加法器(24)和增益级(27)的功能，在所述功能处产生残余信号(RES)以供施加于所述序列中的下一级(20)。乘法DAC执行所述级(20)中的所述DAC(25)、加法器(24)和增益级(27)的所述功能，且基于运算放大器。采样电容器和参考电容器在采样阶段中从所述采样与保持电路(22)接收模拟输入；并联电容器经提供以维持恒定的电路增益。响应于所述模拟到数字转换器(23)在其级(20)中的数字输出，将电平超出所述运算放大器的输出范围的扩展参考电压(V<sub>REFNX</sub> V<sub>REFNX</sub>)施加于所述参考电容器。根据所述扩展参考电压(V<sub>REFNX</sub> V<sub>REFNX</sub>)超出所述运算放大器输出电平的程度来缩放所述参考电容器。因此，大大减少了所述参考电压(V<sub>REFNX</sub> V<sub>REFNX</sub>)上的噪声对所述残余信号(RES)的影响。
文档编号H03M1/38GK101133556SQ200580048878
公开日2008年2月27日 申请日期2005年12月30日 优先权日2004年12月30日
发明者马尔科·科西 申请人:德州仪器公司