专利名称：滤波器和双工器的制作方法
技术领域：
本发明总体上涉及滤波器和双工器，更具体地，涉及安装在层叠封装或层叠基板上的滤波器和双工器。
背景技术：
近年来，随着移动通信系统的发展，移动终端装置和个人数字助理已被广泛使用。移动终端装置使用800MHz到2.0GHz的高频范围。因此，已提出配备给在移动通信中使用的装置的高频滤波器和具有该高频滤波器的天线双工器。
例如，使用弹性波滤波器作为高频滤波器。弹性波滤波器包括表面声波(SAW)滤波器，其尺寸小、重量轻，并且形状系数优异；薄膜腔声谐振器(FBAR)滤波器，其高频特性非常好，并且可以小型化。存在对更高性能、小型化并且成本更低的高频滤波器和双工器的需求。因此，已提出其中将滤波器芯片安装在具有层叠部分的层叠封装或层叠基板上的滤波器和包括该滤波器的双工器。
日本特许2004-336181号公报(以下称为文献4)公开了具有安装在层叠封装或层叠基板(具有层叠有陶瓷基板等的层叠部分)上的滤波器芯片的滤波器和双工器。存在其他减小了滤波器和双工器的尺寸的常规技术。如在日本特开平8-18393号公报(以下称为文献1)中所公开的，在两个层中设置有用于相位匹配的线路图案。如在日本特开平10-75153号公报(以下称为文献2)中所公开的，设置有用于相位匹配的多个线路图案。如日本特开2001-339273号公报(以下称为文献3)所公开的，还在芯片的周围设置有多个用于相位匹配的线路图案。如文献4所公开的，在多个层中设置有用于相位匹配的线路图案。
文献1描述了在两个层中设置有用于相位匹配的线路图案。然而，只在天线端子侧设置有用于相位匹配的线路图案，而没有对设置在发送端子或接收端子上的用于相位匹配的线路进行描述。这是因为文献1所公开的技术被应用于800MH-z频带的双工器，其对封装的寄生阻抗的影响比2GHz频带的双工器的要小。因此，如果在2GHz频带的高频双工器中滤波器匹配不成功，则存在不能解决的问题。
文献2描述了设置有用于相位匹配的多个线路图案。然而，未将设置在发送端子侧或接收端子侧的用于相位匹配的线路设置在两个层中。这在尤其是2GHz频带的高频双工器中滤波器不匹配的情况下也会导致不能解决的问题。
文献3描述了在芯片的周围设置有用于相位匹配的多个线路图案。因此，封装尺寸变大并且不能减小。
文献4描述了在多个层中设置有用于相位匹配的线路图案。然而，未描述有关在用于相位匹配的线路图案中流动的电流的方向。因此，存在如下问题在小空间中不能产生大的自感，并且不能通过信号线与接地之间的电容来改进阻抗匹配。
发明内容
鉴于上述情况提出了本发明，本发明提供了一种滤波器和一种双工器，可以容易地将电感器或电容器应用于该滤波器和双工器，并可以减小它们的尺寸。
根据本发明的一个方面，优选地，提供了一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的输入/输出端子；设置在第一层上并耦合到所述滤波器芯片的第一U形线路图案，该第一层被包括在位于所述滤波器芯片与所述输入/输出端子之间的层叠部分中；以及第二U形线路图案，其设置在第二层上以与第一U形线路图案大致重叠，并耦合到第一U形线路图案和所述输入/输出端子，该第二层被包括在位于第一层与所述输入/输出端子之间的层叠部分中。根据本发明，将两个U形线路图案形成为大致彼此重叠。这增大了这些线路图案的自感。因此可以提供可以向其应用电感器的滤波器，并可以减小该滤波器的尺寸。还可以提供难以向其施加电容性分量并具有小插入损耗的滤波器。
根据本发明的另一方面，优选地，提供了一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的接地端子；设置在第一层上并耦合到所述滤波器芯片的第一U形接地图案，该第一层被包括在位于所述滤波器芯片与所述接地端子之间的层叠部分中；以及第二U形接地图案，其设置在第二层上以与第一U形接地图案大致重叠，并耦合到第一U形接地图案和所述接地端子，该第二层被包括在位于第一层与所述接地端子之间的层叠部分中。根据本发明，将两个U形线路图案形成为大致彼此重叠。这增大了这些线路图案的自感。因此可以提供可以向其应用电感器的滤波器，并可以减小该滤波器的尺寸。
根据本发明的还一方面，优选地，提供了一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的接地端子；设置在第一层上并耦合到所述滤波器芯片的第一接地图案，该第一层被包括在位于所述滤波器芯片与所述接地端子之间的层叠部分中；第二接地图案，其设置在第三层上以与第一接地图案大致重叠，并耦合到第一接地图案和所述接地端子，该第三层被包括在位于第一层与所述接地端子之间的层叠部分中；以及输入/输出图案，其设置在第二层上以与第一接地图案和第二接地图案大致重叠并耦合到所述滤波器芯片和输入/输出端子，该第二层被包括在位于第一层与第三层之间的层叠部分中。根据本发明，可以在小空间中耦合具有大电容的电容器。因此，可以提供一种可以容易地向其应用电容器的滤波器，并可以减小该滤波器的尺寸。
根据本发明的再一方面，优选地，提供了一种双工器，其包括耦合到发送端子的发送滤波器；耦合到接收端子的接收滤波器；相位匹配电路，与公共端子、所述发送端子以及所述接收端子相耦合以使所述发送滤波器与所述接收滤波器的相位相匹配；以及层叠部分，其上安装有所述相位匹配电路。所述发送滤波器和所述接收滤波器可以分别包括上述滤波器中的任何一个。根据本发明，可以提供具有小插入损耗的双工器。
下面参照附图对本发明的多个优选实施例进行详细描述，在附图中图1是根据本发明第一实施例的双工器的框图；图2示出了相对于发送滤波器和接收滤波器的频率(越靠右越高)的通过强度(越靠上越高)；图3是根据本发明第一实施例的双工器的剖面图；图4是根据本发明第一实施例的双工器(去除了盖)的俯视图；图5A到图5G分别示出了在根据本发明第一实施例的双工器的层叠封装中的多个层；图6A和图6B示出了在根据本发明第一实施例的双工器中的U形线路图案的电流方向；图7A到图7D分别示出了在比较示例1的双工器的层叠封装中的多个层；图8A到图8C是示出在第一实施例和比较示例1中使用的发送滤波器的特性的曲线图；图9A到图9D示出了U形线路图案的变型示例；图10A和图10B示出了U形线路图案的其他变型示例；图11A到图11D分别示出了在根据本发明第二实施例的双工器的层叠封装中的多个层；图12A到图12D分别示出了在根据本发明第三实施例的双工器的层叠封装中的多个层；图13A到图13D分别示出了在根据本发明第四实施例的双工器的层叠封装中的多个层；图14A到图14D分别示出了在比较示例2的层叠封装中的多个层；图15A到图15C是示出在第四实施例和比较示例2中使用的接收滤波器的特性的曲线图；图16A到图16D分别示出了在根据本发明第五实施例的双工器的层叠封装中的多个层；图17A到图17D分别示出了在根据本发明第六实施例的双工器的层叠封装中的多个层；以及图18是根据本发明第七实施例的电子装置的框图。
具体实施例方式
下面参照附图对本发明的多个实施例进行描述。实施例1到6示例性地描述了滤波器和具有该滤波器的双工器的多个示例。该双工器的接收端子和发送端子分别对应于滤波器的输出端子和输入端子。输入/输出端子表示充当输入端子或输出端子的端子。
本发明的第一实施例使用安装在层叠封装上的滤波器和具有上述滤波器的双工器。将电感器与滤波器芯片的接收端子(输出端子)和发送端子(输入端子)以及输入/输出焊盘(未示出)串联连接。图1是该双工器的框图。图2示出了相对于发送滤波器和接收滤波器的频率(越靠右越高)的通过强度(越靠上越高)。图3是根据第一实施例的双工器的剖面图。图4是去除了盖129的双工器的俯视图。
下面参照图1，从发送端子62输入发送信号。具有期望频率的信号通过发送滤波器112和匹配电路132，并从公共端子68输出。从公共端子68输入接收信号，该接收信号通过匹配电路132。具有期望频率的信号通过接收滤波器113，并从接收端子61输出。设置公共端子68，以连接通过天线发送和接收电波的外部电路。设置用于连接外部发送电路的发送端子(输入端子)62，以输入具有期望的中心频率的信号。设置用于连接外部接收电路的接收端子(输出端子)61，以输出具有期望的中心频率的信号。
参照图2，发送滤波器112和接收滤波器113分别具有不同通带的中心频率F1和F2。其中，F2大于F1。例如，在1.9GHz范围的双工器上F1与F2的频率差大约为100MHz。
参照图3，双工器100包括层叠封装120、滤波器芯片110以及相位匹配电路芯片132。滤波器芯片110包括发送滤波器112和接收滤波器113。
参照图4，滤波器芯片110包括发送滤波器112和接收滤波器113。发送滤波器112例如是其中以阶梯方式连接有多个单端口SAW谐振器的梯型SAW滤波器。接收滤波器113例如是双模SAW滤波器。
例如以如下方式制造滤波器芯片110。将诸如LiTaO3的压电晶体(例如，42度，Y切割，X传播)用作基板。通过溅射形成以铝为主要成分的金属合金(如Al-Cu或Al-Mg)和包括铝的多层膜(如Al-Cu/Cu/Al-Cu、Al/Cu/Al、Al/Mg/Al或Al-Mg/Mg/Al-Mg)。通过通用曝光处理和刻蚀处理形成给定图案。按此方式，完成了滤波器芯片110。
相位匹配电路芯片132是其上设置有相位匹配电路的芯片。设置相位匹配电路，使得发送滤波器112和接收滤波器113不会劣化彼此的滤波器特性。特征阻抗Z1是当从公共端子68观察发送滤波器112时的特征阻抗。特征阻抗z2是当从公共端子68观察接收滤波器113时的特征阻抗。如果通过匹配电路132的动作使从公共端子68输入的信号的频率与F1相匹配，则发送滤波器112的特征阻抗Z1与公共端子68的特征阻抗一致，接收滤波器113的特征阻抗是无穷大，并且其反射系数是1。如果从公共端子68输入的信号的频率与F2相匹配，则发送滤波器112的特征阻抗是无穷大，并且其反射系数是1，而接收滤波器113的特征阻抗Z2与公共端子68的特征阻抗一致。
参照图3，层叠封装120包括6个层叠层121到126，它们包括盖安装层121、腔层122、芯片安装层123、第一线路图案层124、第二线路图案层125以及线路图案/脚焊盘层126。盖安装层121和腔层122形成腔形成层127。芯片安装层123、第一线路图案层124、第二线路图案层125以及线路图案/脚焊盘层126形成基层(层叠部分)128。上述多个层121到126是由具有约8到9.5的相对介电常数的氧化铝陶瓷或玻璃陶瓷制成的。
将盖129安装在盖安装层121上，以密封腔形成层127中的腔。利用凸块130将滤波器芯片110和相位匹配电路芯片132面朝下地接合在芯片安装层123上。在线路图案/脚焊盘层126的底面上设置有脚焊盘131。脚焊盘131具有作为输入/输出端子、连接端子或接地端子与外部相连接的功能。在各层121到126的角处设置有连接通道(侧沟，即，槽)133。通过连接通道133将盖安装层121的密封环形接地连接到设置在线路图案/脚焊盘层126的底面上的脚焊盘131(其充当接地端子)。层叠封装120的外部尺寸例如是3mm×3.1mm。
图5A到图5G示出了根据本发明第一实施例的层叠封装120的各个层。图5A是盖安装层121的俯视图。图5B是腔层122的俯视图。图5C是芯片安装层123的俯视图。图5D是第一线路图案层124的俯视图。图5E是第二线路图案层125的俯视图。图5F是线路图案/脚焊盘层126的上表面的俯视图。图5G是线路图案/脚焊盘层126的下表面的俯视图。其中，上述图所示的通孔表示在所述多个层中的洞、孔或其接收连接盘。
再次参照图5A，将盖129安装在盖安装层121的上表面上。除周缘以外，盖安装层121是开口的并且形成腔。参照图5B，除周缘以外，腔层122是开口的并且形成腔。
下面参照图5C，芯片安装层123具有连接到线路图案/脚焊盘层126的通孔23、24、25、26、27、28以及29，还具有连接到第一线路图案层124的通孔21a、22a以及28a。通孔21a、22a、23、24、25、26、27、28、28a以及29分别连接到接收用线路图案31、发送用线路图案32、用于接收滤波器的接地图案33、用于接收滤波器的接地图案34、用于发送滤波器的接地图案35、用于发送滤波器的接地图案36、用于相位匹配电路的接地图案37、用于公共端子的线路图案38、用于连接发送滤波器与公共端子的线路图案41以及用于相位匹配电路的接地图案39。此外，设置用于连接接收滤波器与相位匹配电路的图案40。在上述多个图案中的每一个中，方形部分充当用于形成凸块130(其连接滤波器芯片110或相位匹配电路芯片132)的焊盘。
参照图5D，第一线路图案层124也具有通孔23、24、25、26、27、28以及29，它们连接芯片安装层123至线路图案/脚焊盘层126。在连接芯片安装层123的通孔21a与连接第二线路图案层125的通孔21b之间设置有用于进行接收的第一U形线路图案51a。在连接芯片安装层123的通孔22a与连接第二线路图案层125的通孔22b之间设置有用于进行发送的第一U形线路图案52a。在连接芯片安装层123的通孔28a与通孔28之间设置有用于连接发送滤波器与公共端子的线路图案58。
参照图5E，第二线路图案层125也具有通孔23、24、25、26、27、28以及29，它们连接芯片安装层123至线路图案/脚焊盘层126。在连接第一线路图案层124的通孔21b与连接线路图案/脚焊盘层126的通孔21c之间设置有用于进行接收的第二U形线路图案51b。在连接第一线路图案层124的通孔22b与连接线路图案/脚焊盘层126的通孔22c之间设置有用于进行发送的第二U形线路图案52b。
参照图5F，线路图案/脚焊盘层126的上表面也具有通孔23、24、25、26、27、28以及29，它们连接芯片安装层123至线路图案/脚焊盘层126，还具有通孔21c和22c，它们连接第二线路图案层125。
参照图5G，线路图案/脚焊盘层126的下表面具有脚焊盘61到69。脚焊盘61充当连接到通孔21c的接收端子(输出端子)61。脚焊盘62充当连接到通孔22c的发送端子(输入端子)62。脚焊盘63、64、65、67以及69各自充当分别连接到通孔23、24、25、26、27以及29的接地端子63、64、65、67以及69。脚焊盘68充当连接到通孔28的公共端子68。
在第一实施例中使用的滤波器和双工器100包括滤波器芯片110和其上安装有滤波器芯片110的基层(层叠部分)128。滤波器芯片110包括具有不同频率范围的发送滤波器112和接收滤波器113。此外，在第一实施例中使用的滤波器和双工器100包括设置在基层(层叠部分)128上的接收端子(输出端子)61和发送端子(输入端子)62，还包括第一U形线路图案51a和52a，第一U形线路图案51a和52a分别耦合到滤波器芯片110，并形成在布置在滤波器芯片110与接收端子(输出端子)61和发送端子(输入端子)62之间(优选地，在第一线路图案层(第一层)124与接收端子(输出端子)61和发送端子(输入端子)62之间)的基层(层叠部分)128的第一线路图案层(第一层)124上。滤波器和双工器100还包括第二U形线路图案51b和52b，第二U形线路图案51b和52b按如下方式形成在设置在第一线路图案层(第一层)124与接收端子(输出端子)61和发送端子(输入端子)62之间的基层(层叠部分)128的第二线路图案层(第二层)125上使第二U形线路图案51b和52b分别与第一U形线路图案51a和52a大致重叠。分别地，第二U形线路图案51b耦合到第一U形线路图案51a和接收端子(输出端子)61，第二U形线路图案52b耦合到第一U形线路图案52a和发送端子(输入端子)62。
根据第一实施例的双工器100还包括耦合到发送端子62的发送滤波器112、耦合到接收端子61的接收滤波器113、公共端子68、耦合到发送滤波器112和接收滤波器113的相位匹配电路132(以使发送滤波器112与接收滤波器113的相位相匹配)、以及其上安装有相位匹配电路132的层叠部分128。
相位匹配电路132安装在基层(层叠部分)128(其安装有发送滤波器112与接收滤波器113)上。也就是说，将其上安装有相位匹配电路132的基层(层叠部分)128共同地提供给发送滤波器112和接收滤波器113，作为基层(层叠部分)128。
在如上所述的第一实施例中使用的滤波器和双工器中，将由第一U形线路图案51a和第二U形线路图案51b形成的电感器与接收端子(输出端子)61和滤波器芯片110的输出焊盘串联连接。此外，将由第一U形线路图案52a和第二U形线路图案52b形成的电感器与发送端子(输入端子)62和滤波器芯片110的输入焊盘串联连接。将第一U形线路图案51a和52a形成为分别与第二U形线路图案51b和52b大致重叠。
使U形线路图案大致重叠是指将设置在基层(层叠部分)128的不同层上(例如，在第一线路图案层124上和在第二线路图案层125上)的多个线路图案布置在几乎相同的位置上。与不重叠的线路图案相比，这会产生更大的电感。因此，即使在极小的空间中，在与接收端子(输出端子)61、发送端子(输入端子)62串联连接的电感器中也可以获得高达1nH到4nH的大电感。按此方式，可以容易地使用该电感器来进行阻抗匹配并减小层叠封装120的尺寸，由此使得可以减小滤波器和双工器的尺寸。
图6A示出了在第一实施例中使用的第一线路图案层124。图6B示出了在第一实施例中使用的第二线路图案层125。在图6A和图6B中所示的标号与在图5D和图5E中所示的标号相同。虚线的方向表示电流的方向。流过第一U形线路图案51a和52a的电流具有与流过第二U形线路图案51b和52b的电流大致相同的方向。按此方式，例如通过使电流具有大致相同的方向，显著地增大了线路图案的自感。由此，可以在小空间中获得大电感，还减小了滤波器和双工器的尺寸。
接下来，为了与第一实施例进行比较，对比较示例1进行描述。图7A到图7D示出了比较示例1的层叠封装120的各个层。在图7A到图7D中未示出的层具有与在图5A到图5G中示出的层相同的结构。在图7A所示的芯片安装层中，通孔21对应于图5C所示的通孔21a，通孔22对应于图5C所示的通孔22a。图7A所示的其他组成部分和结构具有与图5C所示的相同的标号。
参照图7B，在第一线路图案层124上，设置有通孔21和通孔22。通孔21连接芯片安装层123至线路图案/脚焊盘层126。通孔22连接芯片安装层123至线路图案/脚焊盘层126。还设置有用于连接发送滤波器与公共端子的线路图案58。
参照图7C，在第二线路图案层125上，设置有通孔29a，其连接到线路图案/脚焊盘层126，在通孔29a与通孔22之间还设置有发送用线性布置线路图案59a。其中，在第二线路图案层125上，图7C所示的通孔22是接收连接盘，而不是洞或孔。
下面参照图7D，在线路图案/脚焊盘层126的上表面上，在通孔29a与通孔22之间设置有发送用线性布置线路图案59b。其中，在线路图案/脚焊盘层126上，图7D所示的通孔29a是接收连接盘，而不是洞或孔。如箭头所示，电流分别流过发送用线路图案59a和59b。
如上所述，根据比较示例1，形成线性布置线路图案59a和59b(而不是U形线路图案52a和52b)来充当电感器。已对发送滤波器112执行了下述评价。只为发送端子62提供了在比较示例1中使用的电感器。在比较示例1中，将线路图案形成得更长，以获得与第一实施例相同的电感。这增大了与接地之间的电容性分量。
图8A到图8C示出了评价结果。图8A到图8C是示出在第一实施例中和在比较示例1中使用的发送滤波器112的特性的曲线图。图8A所示的反射特性显示比较示例1中的通带偏离了中心，并且在比较示例1的箭头的尖端附近存在电容特性。也就是说，存在与接地之间的大电容性分量。与之对照的是，第一实施例的通带在第一实施例的箭头的尖端附近更靠近中心。也就是说，存在与接地之间的小电容性分量。图8B示出了频率和插入损耗。图8C是通带附近的放大图。在第一实施例中使用的发送滤波器112具有比在比较示例1中使用的发送滤波器更小的插入损耗。此外，图8B显示与在比较示例1中使用的发送滤波器112不同，除在第一实施例中使用的发送滤波器112的通带以外，频率范围的抑制没有劣化。按此方式，根据第一实施例，可以将具有小电容性分量的电感施加于发送端子(输入端子)或接收端子(输出端子)，从而使得可以提供插入损耗很小的滤波器。
将U形线路图案51a、52a、51b以及52b形成为具有半环形，分别为进行发送和接收提供的第一U形线路图案和第二U形线路图案可以大致重叠。图9A到图10B示出了U形线路图案的形状的其他示例。在图9A到图10B中，通孔90连接芯片安装层123和第一线路图案层124。通孔91和92连接第一线路图案层124和第二线路图案层125。通孔93连接第二线路图案层125和线路图案/脚焊盘层126。在通孔90与通孔91之间形成有第一线路图案95。在通孔92与通孔93之间形成有第二线路图案96。通孔92和通孔93是相连接的通孔。在各图中由箭头表示了电流方向。
图9A示出了方形的半环形的示例，其中角是圆的。图9B示出了多角形的半环形的示例。图9C示出了圆形的半环形的示例。图9D示出了三角形的半环形的示例。图10A示出了具有小于180度的内角和大于180度的外角的多角形的半环形的示例。图10B示出了椭圆形的半环形的示例。如上所述，U形线路图案只须呈半环形。
如上所述，根据第一实施例，将第一U形线路图案51a和第二U形线路图案51b设置成使得它们彼此大致重叠并具有相同方向的电流，并将第一U形线路图案52a和第二U形线路图案52b设置成使得它们彼此大致重叠并具有相同方向的电流。这使得线路图案的自感变大，由此减小了层叠部分的尺寸，并得到了小型化的滤波器和双工器。还可以提供具有小插入损耗的滤波器和双工器，很难向其施加电容性分量。
本发明的第二实施例使用设置在三个或更多个层中的U形线路图案，并将电感器与接收端子(输出端子)和发送端子(输入端子)以及滤波器芯片110的输入/输出焊盘(未示出)串联连接。图11A到图11D示出了在第二实施例中使用的层叠封装120的各个层。在图11A到图11D中未示出的层具有与图5A到图5G所示的相应层相同的结构。图11A所示的芯片安装层123、图11B所示的第一线路图案层124以及图11C所示的第二线路图案层125与在第一实施例中使用的图5A到图5G所示的那些层相同。在线路图案/脚焊盘层126的上表面上设置有通孔21d和22d。通孔21d和22d连接到线路图案/脚焊盘层126的下表面。在通孔21c与通孔21d之间和在通孔22c与通孔22d之间分别形成有第三U形线路图案51c和52c。
根据第二实施例，设置有第三U形线路图案51c和52c，它们形成在位于第二线路图案层(第二层)125与接收端子(输出端子)61和发送端子(输入端子)62之间的基层(层叠部分)128的一个或更多个层中，使得流过第三U形线路图案51c的电流具有与流过第一U形线路图案51a和第二U形线路图案51b的电流大致相同的方向，并且流过第三U形线路图案52c的电流具有与流过第一U形线路图案52a和第二U形线路图案52b的电流大致相同的方向。按此方式，被设置成与多个U形线路图案重叠的另一U形线路图案增大了与接收端子(输出端子)61和发送端子(输入端子)62以及滤波器芯片110的输入/输出焊盘(未示出)串联连接的电感器的电感。因此，与第一实施例相同，即使需要大阻抗用于进行阻抗匹配，也可以使层叠部分的尺寸变小，由此使滤波器和双工器的尺寸变小。还可以提供很难向其施加电容性分量并具有小插入损耗的滤波器和双工器。此外，通过层叠具有U形线路图案的多个层，可以形成具有更大电感的电感器。
在第一和第二实施例中，可以以与接收端子(输出端子)61或发送端子(输入端子)62大致重叠的方式，分别形成第一U形线路图案51a和52a、第二U形线路图案51b和52b或第三U形线路图案51c和52c。这可以减小待施加在U形线路图案与接地之间的电容，从而降低了插入损耗。
此外，可以以不与基层(层叠部分)128中的接地端子重叠的方式，分别形成第一U形线路图案51a和52a、第二U形线路图案51b和52b或第三U形线路图案51c和52c。这可以减小待施加在U形线路图案与接地之间的电容，从而降低了插入损耗。
此外，可以将第一U形线路图案51a和52a、第二U形线路图案51b和52b或第三U形线路图案51c和52c形成为各自具有大于线路宽度的线路间距离。其中，线路间距离表示U形线路图案的多条线路之间的距离，线路宽度表示线路的宽度。如果线路间距离小于线路宽度，则沿相反方向流过相对的角的电流会相互抵消，因而不能增大电感。因此，通过使线路间距离大于线路宽度，可以增大U形线路图案的电感，从而减小滤波器和双工器的尺寸。
在第一和第二实施例中，将电感施加于接收端子(输出端子)和发送端子(输入端子)。根据施加电感和使阻抗相匹配的需要，可以将电感施加于接收端子(输出端子)或发送端子(输入端子)中的任一个。
本发明的第三实施例示例性地使用与接地端子和滤波器芯片110的接地焊盘(未示出)串联连接的电感器。在图12A到图12D中未示出的多个层具有与在第一实施例中使用的图5A到图5G所示的那些层相同的结构。通孔21对应于图5C所示的通孔21a，通孔22对应于图5C所示的通孔22a，通孔23a对应于图5C所示的通孔23。图12A所示的其他组成部分和结构具有与图5C所示的相同的标号。
参照图12B，在第一线路图案层124上，设置有形成在连接到芯片安装层123的通孔23a与连接到第二线路图案层125的通孔23b之间的第一U形接地图案53a。
参照图12C，在第二线路图案层125上，设置有位于连接到第一线路图案层124的通孔23b与连接到线路图案/脚焊盘层126的上表面的通孔23c之间的第二U形接地图案53b。参照图12D，在线路图案/脚焊盘层126的上表面上，在连接到第二线路图案层125的通孔23c与连接到线路图案/脚焊盘层126的下表面的通孔23d之间设置有用于接收滤波器的接地图案53c。
在本发明第三实施例中使用的滤波器和双工器100包括滤波器芯片110、其上安装有滤波器芯片110的基层(层叠部分)128、以及设置在基层(层叠部分)128上的接地端子63。在本发明第三实施例中使用的滤波器和双工器100还包括第一U形接地图案53a，该第一U形接地图案53a设置在位于滤波器芯片110与接地端子63之间的基层(层叠部分)128中的第一线路图案层(第一层)124上，并耦合到滤波器芯片110。此外，在本发明第三实施例中使用的滤波器和双工器100还包括第二U形接地图案53b，该第二U形接地图案53b设置在位于第一线路图案层(第一层)124与接地端子63之间的基层(层叠部分)128中的第二线路图案层(第二层)125上以与第一U形接地图案53a大致重叠，并耦合到第一U形接地图案53a和接地端子63。此外，在本发明第三实施例中使用的滤波器和双工器100还包括线性布置接地图案53c，将该线性布置接地图案53c设置成在位于第一线路图案层(第一层)124与接地端子63之间的基层(层叠部分)128中的线路图案/脚焊盘层126的上表面上与第一U形接地图案53a的一部分和第二U形接地图案53b的一部分大致重叠。
在本发明第三实施例中使用的滤波器和双工器具有上述结构，并被构造成由第一U形接地图案53a、第二U形接地图案53b以及线性布置接地图案53c组成的电感器与接地端子63和滤波器芯片110的接地焊盘串联连接，并且第一U形接地图案53a、第二U形接地图案53b以及线性布置接地图案53c大致重叠。因此，即使在非常小的空间中也可以在与接地端子63和滤波器芯片110串联连接的电感器中获得大电感。这使得可以减小层叠封装120的尺寸。特别地，在其中发送范围与接收范围不同的移动电话系统(如W-CDMA)中，优选地是在接地上设置大自感以减小通带的较低频率范围中的抑制。因此，通过针对上述系统使用在第三实施例中使用的滤波器和双工器，可以减小滤波器和双工器的尺寸。
如在第一实施例中所述的，可以使流过第一U形接地图案53a的电流、流过第二U形接地图案53b的电流以及流过线性布置接地图案53c的电流具有大致相同的方向。这可以增大自感，从而进一步减小滤波器和双工器的尺寸。
如在第二实施例中所述的，可以在位于第二线路图案层(第二层)125与接地端子63之间的基层(层叠部分)128中的一个或更多个层上(例如，在线路图案/脚焊盘层126的上表面上)设置第三U形接地图案。将第三U形接地图案耦合到第二U形接地图案53b和接地端子63，以具有与流过第二U形接地图案53b的电流大致相同的电流方向。这使得可以进一步减小滤波器和双工器的尺寸。还可以通过层叠具有U形接地图案的层来形成具有大电感的电感器。
此外，还可以以不与基层(层叠部分)128中的电感图案重叠的方式，设置第一U形接地图案53a、第二U形接地图案53b或第三U形接地图案。电感图案例如表示连接到接收端子(输出端子)61、发送端子(输入端子)62或公共端子68的图案。具体来说是第一U形线路图案、第二U形线路图案、第三U形线路图案。在第五和第六实施例中，输入/输出图案50和51g也是电感图案。按此方式，可以减小施加在接收端子(输出端子)61或发送端子(输入端子)62与接地之间的电容，从而降低插入损耗。
在第三实施例中，将电感器耦合到接收端子(输出端子)的接地端子，然而，根据应当施加电感的需要，可以将其耦合到发送端子(输入端子)的接地端子。也可以将电感器耦合到接收端子(输出端子)和发送端子(输入端子)的接地端子。
本发明的第四实施例使用连接在接地端子63与接收端子(输出端子)61之间的电容器。图13A到图13D示出了根据本发明第四实施例的层叠封装120的各个层。在图13A到图13D中未示出的多个层具有与图5A到图5G所示的那些层相同的结构。在图13A所示的芯片安装层中，通孔21对应于图5C所示的通孔21a，通孔22对应于图5C所示的通孔22a。图13A所示的其他组成部分和结构具有与在第一实施例中描述的图5C所示的组成部分和结构相同的标号。
参照图13B，在第一线路图案层124上，设置有与通孔23相连接的第一接地图案53d，该通孔23耦合到接地端子63。参照图13C，设置有与通孔21相连接的输入/输出图案51e，该通孔21耦合到接收端子(输出端子)61。参照图13D，设置有与通孔23相连接的第二接地图案53e，该通孔23耦合到接地端子63。
在第四实施例中使用的滤波器和双工器100包括滤波器芯片110、其上安装有滤波器芯片110的基层(层叠部分)128、以及设置在基层(层叠部分)128上的接地端子63。在第四实施例中使用的滤波器和双工器100还包括第一接地图案53d，其耦合到滤波器芯片110并设置在位于滤波器芯片110与接地端子63之间的基层(层叠部分)128的第一线路图案层(第一层)124上。在第四实施例中使用的滤波器和双工器100还包括第二接地图案53e和输入/输出图案51e。将第二接地图案53e以与第一接地图案53d重叠的方式，设置在位于第一线路图案层(第一层)124与接地端子63之间的基层(层叠部分)128中的第三层上。将输入/输出图案51e以与第二接地图案53e重叠的方式，设置在位于层叠部分128中的第一层124与第三层126之间的第二层125上，并将其耦合到滤波器芯片110和接收端子(输出端子)61。
与接地图案或输入/输出图案重叠是指设置在基层(层叠部分)128的不同层上(例如，在第一线路图案层124和第二线路图案层125上)的多个图案位于几乎相同的位置上。这会在第一接地图案53d以及输入/输出图案51e之间和在输入/输出图案51e与第二接地图案53e之间形成电容器。换句话说，在接地端子与接收端子(输出端子)61之间耦合有电容器。因此，在根据本发明第四实施例的滤波器和双工器的小空间中可以连接大电容器。这使得可以减小层叠部分的尺寸，从而减小滤波器和双工器的尺寸。
下面对比较示例2进行描述，以与在第四实施例中使用的双工器进行比较。比较示例2的双工器在接地端子与接收端子(输出端子)61之间不包括电容器。图14A到图14D示出了比较示例2的层叠封装120的各个层。在图14A到图14D中未示出的层具有与在图5A到图5G中示出的那些层相同的结构。在图14B中的第一线路图案层124上未设有第一接地图案53d。在图14C中的第二线路图案层125上未设有输入/输出图案51e。在图14D中的线路图案/脚焊盘层126的上表面上未设有第二接地图案53e。在比较示例2中，其他组成部分和结构具有与在第四实施例中描述的图13A到图13D所示的组成部分和结构相同的标号。
图15A到图15C是示出在第四实施例和比较示例2中使用的接收滤波器113的特性的曲线图。图15A示出了反射特性。图15B示出了频率和插入损耗。图15C是通带附近的放大图。对于比较示例2，图15A显示通带的较低频率位于中心的左上方(在比较示例2的箭头的尖端附近)，并具有电感特性。另一方面，对于第四实施例，图15A显示通带的较低频率更靠近中心(在第四实施例的箭头的尖端附近)，并从电感特性变化成电容特性，改进了阻抗匹配。结果，如图15C所示，改进了在第四实施例中的通带的较低频率上的插入损耗。图15B显示与比较示例2相比，除第四实施例中的通带以外，频率范围的抑制没有劣化。如上所述，根据第四实施例，可以在接收端子(输出端子)或发送端子(输入端子)与接地端子之间耦合电容器。这有利于阻抗匹配。还可以提供具有小插入损耗的滤波器。
第二接地图案53e也可以充当接地端子63。这省去了一个层，从而可以减小滤波器和双工器的尺寸并降低成本。
可以在层叠部分128中以不与接收端子(输出端子)61或发送端子(输入端子)62重叠的方式，设置第一接地图案53d或第二接地图案53e。这使得可以减小施加在接地图案与接收端子(输出端子)61或发送端子(输入端子)62之间的电容，从而降低插入损耗。
此外，输入/输出图案51e可以具有比第一接地图案53d和第二接地图案53e中的至少一个的面积要小的面积。这使得即使在基层(层叠部分)128的制造过程中未对准所述多个层也可以确保将输入/输出图案51e设置在第一接地图案53d与第二接地图案53e之间。这使得可以减少在电容的制造过程中的变化。
本发明的第五实施例使用与接收端子(输出端子)61和滤波器芯片110的输出焊盘串联连接的电感器，和耦合在接地端子63与接收端子(输出端子)61之间的电容器。图16A到图16D示出了在本发明第五实施例中使用的层叠封装120的各个层。在图16A到图16D中未示出的多个层具有与在第一实施例中使用的图5A到图5G所示的那些层相同的结构。在图16A所示的芯片安装层123中，通孔21f对应于图5C中的通孔21a，通孔22对应于图5C中的通孔22a。图16A所示的其他组成部分和结构具有与图5C所示的相同的标号。
参照图16B，在第一线路图案层124上，设置有与通孔23相连接的第一接地图案53d，该通孔23耦合到接地端子63。设置有用于连接芯片安装层123和第二线路图案层125的通孔21f。
参照图16C，在第二线路图案层125上，设置有接收用第一U形线路图案51f，以连接通孔21f和通孔21g。将通孔21f耦合到芯片安装层123，并将通孔21g耦合到线路图案/脚焊盘层126。还设置有连接到第一U形线路图案51f的输入/输出图案51g。参照图16D，在线路图案/脚焊盘层126上，在通孔21g与通孔21h之间设置有接收用第二U形线路图案51x。将通孔21g耦合到第二线路图案层125。将通孔21h耦合到位于线路图案/脚焊盘层126的下表面上的接收端子(输出端子)61。此外，设置有连接到通孔23的第二接地图案53e，其耦合到接地端子63。
在第五实施例中使用的滤波器和双工器具有上述结构，其中，在第一接地图案53d与第二输入/输出图案51g之间和在输入/输出图案51g与第二接地图案53e之间形成了电容器。此外，由第一U形线路图案51f和第二U形线路图案51x构成的电感器与接收端子(输出端子)61和滤波器芯片110串联连接。按此方式，可以在这种小空间中连接大电容器和电感器。这使得可以减小层叠部分的尺寸，从而减小滤波器和双工器的尺寸。
本发明的第六实施例使用与接收端子(输出端子)61和滤波器芯片110的输出焊盘串联连接的电感器，和耦合在接地端子63与接收端子(输出端子)61之间的电容器。该电容器和电感器分别从接收端子(输出端子)61分支出。图17A到图17D示出了在本发明第六实施例中使用的层叠封装120的各个层。在图17A到图17D中未示出的多个层具有与在第一实施例中使用的图5A到图5G所示的那些层相同的结构。在图17A所示的芯片安装层123中，通孔21i对应于图5C中的通孔21a，通孔22对应于图5C中的通孔22a。图17A所示的其他组成部分和结构具有与图5C所示的相同的标号。
参照图17B，在第一线路图案层124上，设置有与通孔23相连接的第一接地图案53d，该通孔23耦合到接地端子63。设置有连接到芯片安装层123和第二线路图案层125的通孔21i。参照图17C，在第二线路图案层125上，设置有接收用第一U形线路图案51i，其与通孔21i和通孔21j相连。将通孔21i耦合到芯片安装层123。将通孔21j耦合到线路图案/脚焊盘层126的上表面。将输入/输出图案50也连接到通孔20，该通孔20与接收端子(输出端子)61相耦合。参照图17D，在线路图案/脚焊盘层126的上表面上，设置有接收用第二U形线路图案51j，其连接到通孔21j和通孔21k。将通孔21j耦合到第二线路图案层125。将通孔21k耦合到位于线路图案/脚焊盘层126的下表面上的接收端子(输出端子)61。设置与通孔23连接的第二接地图案53e，该通孔23耦合到接地端子63。
在第六实施例中使用的滤波器和双工器具有上述结构，其中，在第一接地图案53d与第二输入/输出图案50之间和在输入/输出图案50与第二接地图案53e之间形成了电容器。此外，由第一U形线路图案51i和第二U形线路图案51j构成的电感器与接收端子(输出端子)61和滤波器芯片110串联连接。按此方式，如在第五实施例中描述的，可以在小空间中施加大电容器和电感器。这使得可以减小层叠部分的尺寸，从而减小滤波器和双工器的尺寸。
此外，除在第五实施例中使用的结构以外，还设置了U形线路图案51i和52j。输入/输出图案50和U形线路图案51i和52j分别从接收端子(输出端子)61分支出，并且并联地耦合到滤波器芯片110。其中，如在第五实施例中描述的，输入/输出图案可以从U形线路图案分支出，如在第六实施例中描述的，输入/输出图案可以从接收端子(输出端子)61或发送端子(输入端子)62分支出。
第四到第六实施例包括与接收端子(输出端子)61相耦合的电容器或电感器。根据应当施加电容或电感的需要，可以将电容器或电感器耦合到发送端子(输入端子)的接地端子。此外，可以将电容器或电感器施加到接收端子(输出端子)61和发送端子(输入端子)62。
在第一到第六实施例中，优选地，基层128中的各个层的厚度为25μm到125μm。如果连接有电感器并且所述厚度小于25μm，则该电感变大并且电容也变大。结果，插入损耗变大。如果所述厚度大于125μm，则电容变小并且电感也变小。这使得难以实现减小滤波器和双工器的尺寸的目的。如果连接有电容器并且所述厚度小于25μm，则该电容变大并且电感也变大。结果，插入损耗变大。如果所述厚度大于125μm，则电感变小并且电容也变小。这使得难以实现减小滤波器和双工器的尺寸的目的。
此外，在第一到第六实施例中，将滤波器芯片110和相位匹配电路132安装在层叠封装120上。然而，如果层叠基板包括其中层叠有由陶瓷等制成的绝缘膜的层叠部分并且可以在该基板上安装滤波器芯片110，则可以使用层叠基板等。将接收滤波器113和发送滤波器112形成在同一芯片上以充当滤波器芯片110。然而，可以将接收滤波器113和发送滤波器112形成在不同的芯片上并将它们安装在不同的层叠部分上。此外，该滤波器可以包括接收用滤波器芯片或发送用滤波器芯片。
此外，通过凸块130将滤波器芯片110和相位匹配电路132安装在层叠部分上。换句话说，将滤波器芯片110和相位匹配电路132面朝下地进行接合。然而，可以通过引线接合将滤波器芯片110和相位匹配电路132安装在层叠部分上。换句话说，可以将滤波器芯片110和相位匹配电路132面朝上地进行接合。
接收滤波器113和发送滤波器112是使用SAW滤波器的芯片。然而，该芯片例如可以使用具有压电薄膜谐振器的滤波器。
图18是根据本发明第七实施例的电子装置的框图。该电子装置充当移动电话的发送和接收系统。该移动电话的发送和接收系统包括RF部70、调制器71以及IF部72。RF部70包括天线73、双工器74、低噪声放大器83、级间滤波器84、混频器75、本机振荡器76、级间滤波器77、混频器78、级间滤波器79以及功率放大器80。在调制器71上对从声音处理系统输入的声音信号进行调制，并在RF部70的混频器78中利用本机振荡器76的振荡信号来转换频率。从混频器78输出的信号通过级间滤波器79和功率放大器80，并到达双工器74。
双工器74使用在第一到第六实施例中使用的双工器中的任何一个，并包括发送滤波器74a、接收滤波器74b以及相位匹配电路(未示出)。从功率放大器80输出发送信号，该信号通过双工器74的发送滤波器74a，并被提供给天线73。在天线73上接收到的信号通过双工器74的接收滤波器74b，通过低噪声放大器83和级间滤波器84，并到达混频器75。混频器75经由级间滤波器77接收本机振荡器76的振荡频率，对所接收的信号的频率进行转换，并将其输出给IF部72。IF部72经由IF滤波器81接收上述信号，在解调器82上对该信号进行解调，并将声音信号输出给声音处理系统。
在第七实施例中使用的电子装置使用在第一到第六实施例中例示的双工器中的任何一个，因此提供了小型化、成本低并且性能高的电子装置。
提供了一种滤波器，其包括滤波器芯片；其上安装有该滤波器芯片的层叠部分；设置在该层叠部分中的输入/输出端子；设置在第一层上并耦合到滤波器芯片的第一U形线路图案，该第一层被包括在位于滤波器芯片与输入/输出端子之间的层叠部分中；以及第二U形线路图案，其设置在第二层上以与第一U形线路图案大致重叠，并耦合到第一U形线路图案和输入/输出端子，该第二层被包括在位于第一层与输入/输出端子之间的层叠部分中。
在上述滤波器中，流过第一U形线路图案的电流可以具有与流过第二U形线路图案的电流相同的方向。根据本发明，还能够增大线路图案的自感。这进一步减小了滤波器的尺寸并降低了插入损耗。
上述滤波器还可以包括第三U形线路图案，该第三U形线路图案设置在位于第二层与输入/输出端子之间的层叠部分中的一个或更多个层中，并耦合到第二U形线路图案和输入/输出端子，并具有与流过第二U形线路图案的电流相同的电流方向。根据本发明，还能够增大线路图案的自感。这进一步减小了滤波器的尺寸并降低了插入损耗。
在上述滤波器中，可以将第一U形线路图案、第二U形线路图案以及第三U形线路图案形成为与输入/输出端子重叠。可以将第一U形线路图案、第二U形线路图案以及第三U形线路图案形成为不与层叠部分中的接地图案重叠。根据本发明，能够减小施加在U形线路图案与接地之间的电容，使得可以降低插入损耗。
在上述滤波器中，第一U形线路图案、第二U形线路图案以及第三U形线路图案可以分别具有比线路宽度要大的线路间距离。根据本发明，能够增大U形线路图案的电感，这会减小滤波器和双工器的尺寸。
提供了一种滤波器，其包括滤波器芯片；其上安装有该滤波器芯片的层叠部分；设置在该层叠部分中的接地端子；设置在第一层上并耦合到滤波器芯片的第一U形接地图案，该第一层被包括在位于滤波器芯片与接地端子之间的层叠部分中；以及第二U形接地图案，其设置在第二层上以与第一U形接地图案大致重叠，并耦合到第一U形接地图案和接地端子，该第二层被包括在位于第一层与接地端子之间的层叠部分中。
在上述滤波器中，流过第一U形接地图案的电流可以具有与流过第二U形接地图案的电流相同的方向。根据本发明，能够增大接地图案的自感，并进一步减小滤波器的尺寸。
上述滤波器还可以包括第三U形接地图案，该第三U形接地图案设置在位于第二层与接地端子之间的层叠部分中的一个或更多个层中，并耦合到第二U形接地图案和接地端子，并具有与流过第二U形接地图案的电流相同的电流方向。根据本发明，能够增大接地图案的自感，并进一步减小滤波器的尺寸。
在上述滤波器中，可以将第一U形接地图案、第二U形接地图案以及第三U形接地图案形成为不与层叠部分中的导电图案重叠。根据本发明，能够减小施加在除接地端子以外的端子与接地之间的电容，并降低插入损耗。
提供了一种滤波器，其包括滤波器芯片；其上安装有该滤波器芯片的层叠部分；设置在该层叠部分中的接地端子；设置在第一层上并耦合到滤波器芯片的第一接地图案，该第一层被包括在位于滤波器芯片与接地端子之间的层叠部分中；第二接地图案，其设置在第三层上以与第一接地图案大致重叠，并耦合到第一接地图案和接地端子，该第三层被包括在位于第一层与接地端子之间的层叠部分中；以及输入/输出图案，其设置在第二层上以与第一接地图案和第二接地图案大致重叠并耦合到滤波器芯片和输入/输出端子，该第二层被包括在位于第一层与第三层之间的层叠部分中。
在上述滤波器中，可以将第一接地图案和第二接地图案形成为不与层叠部分中的输入/输出端子重叠。根据本发明，能够减小施加在接地图案与输入/输出端子之间的电容，并且能够降低插入损耗。
在上述滤波器中，输入/输出图案可以具有比第一接地图案和第二接地图案的面积中的至少一个要小的面积。根据本发明，即使在层叠部分的制造过程中未对准所述多个层也可以确保将输入/输出图案形成在第一接地图案与第二接地图案之间。因此能够消除在电容制造过程中的变化。
上述滤波器还可以包括耦合到滤波器芯片和输入/输出端子的U形线路图案。在上述滤波器中，输入/输出图案和U形线路图案可以分别从输入/输出端子分支出。根据本发明，能够在小空间中施加具有大电容的电容器以及电感器。这能够减小层叠部分和滤波器的尺寸。
在上述滤波器中，滤波器芯片还包括表面声波滤波器。该滤波器芯片可以包括具有压电薄膜谐振器的滤波器。
提供了一种双工器，其包括耦合到发送端子的发送滤波器；耦合到接收端子的接收滤波器；相位匹配电路，与公共端子、发送端子以及接收端子相耦合以使发送滤波器与接收滤波器的相位相匹配；以及层叠部分，其上安装有相位匹配电路。所述发送滤波器和接收滤波器可以分别包括上述滤波器中的任何一个。
在上述双工器中，可以将层叠部分共同地提供给发送滤波器和接收滤波器。
本发明并不限于上述多个实施例，在不脱离本发明的范围的情况下可以获得其他实施例、变型例以及修改例。
本发明基于2005年4月21日提交的日本专利申请2005-123189号，通过引用将其全部公开内容并入于此。
权利要求
1.一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的输入/输出端子；设置在第一层上并耦合到所述滤波器芯片的第一U形线路图案，该第一层被包括在位于所述滤波器芯片与所述输入/输出端子之间的层叠部分中；以及第二U形线路图案，其设置在第二层上以与第一U形线路图案大致重叠，并耦合到第一U形线路图案和所述输入/输出端子，该第二层被包括在位于第一层与所述输入/输出端子之间的层叠部分中。
2.根据权利要求1所述的滤波器，其中，流过第一U形线路图案的电流具有与流过第二U形线路图案的电流相同的方向。
3.根据权利要求1所述的滤波器，还包括第三U形线路图案，该第三U形线路图案设置在位于第二层与所述输入/输出端子之间的层叠部分中的一个或更多个层中，并耦合到第二U形线路图案和所述输入/输出端子，并具有与流过第二U形线路图案的电流相同的电流方向。
4.根据权利要求3所述的滤波器，其中，将第一U形线路图案、第二U形线路图案以及第三U形线路图案形成为与所述输入/输出端子重叠。
5.根据权利要求3所述的滤波器，其中，将第一U形线路图案、第二U形线路图案以及第三U形线路图案形成为不与所述层叠部分中的接地图案重叠。
6.根据权利要求3所述的滤波器，其中，第一U形线路图案、第二U形线路图案以及第三U形线路图案分别具有比线路宽度要大的线路间距离。
7.一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的接地端子；设置在第一层上并耦合到所述滤波器芯片的第一U形接地图案，该第一层被包括在位于所述滤波器芯片与所述接地端子之间的层叠部分中；以及第二U形接地图案，其设置在第二层上以与第一U形接地图案大致重叠，并耦合到第一U形接地图案和所述接地端子，该第二层被包括在位于第一层与所述接地端子之间的层叠部分中。
8.根据权利要求7所述的滤波器，其中，流过第一U形接地图案的电流具有与流过第二U形接地图案的电流相同的方向。
9.根据权利要求1所述的滤波器，还包括第三U形接地图案，该第三U形接地图案设置在位于第二层与所述接地端子之间的层叠部分中的一个或更多个层中，并耦合到第二U形接地图案和所述接地端子，并具有与流过第二U形接地图案的电流相同的电流方向。
10.根据权利要求9所述的滤波器，其中，将第一U形接地图案、第二U形接地图案以及第三U形接地图案形成为不与所述层叠部分中的导电图案重叠。
11.一种滤波器，其包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的接地端子；设置在第一层上并耦合到所述滤波器芯片的第一接地图案，该第一层被包括在位于所述滤波器芯片与所述接地端子之间的层叠部分中；第二接地图案，其设置在第三层上以与第一接地图案大致重叠，并耦合到第一接地图案和所述接地端子，该第三层被包括在位于第一层与所述接地端子之间的层叠部分中；以及输入/输出图案，其设置在第二层上以与第一接地图案和第二接地图案大致重叠并耦合到所述滤波器芯片和输入/输出端子，该第二层被包括在位于第一层与第三层之间的层叠部分中。
12.根据权利要求11所述的滤波器，其中，将第一接地图案和第二接地图案形成为不与所述层叠部分中的输入/输出端子重叠。
13.根据权利要求11所述的滤波器，其中，所述输入/输出图案具有比第一接地图案和第二接地图案的面积中的至少一个要小的面积。
14.根据权利要求11所述的滤波器，还包括耦合到所述滤波器芯片和所述输入/输出端子的U形线路图案。
15.根据权利要求14所述的滤波器，其中，所述输入/输出图案和所述U形线路图案分别从所述输入/输出端子分支出。
16.根据权利要求1所述的滤波器，其中，所述滤波器芯片包括表面声波滤波器。
17.根据权利要求1所述的滤波器，其中，所述滤波器芯片包括具有压电薄膜谐振器的滤波器。
18.一种双工器，其包括耦合到发送端子的发送滤波器；耦合到接收端子的接收滤波器；相位匹配电路，与公共端子、所述发送端子以及所述接收端子相耦合以使所述发送滤波器与所述接收滤波器的相位相匹配；以及层叠部分，其上安装有所述相位匹配电路，其中，所述发送滤波器和所述接收滤波器分别包括滤波器芯片；其上安装有所述滤波器芯片的层叠部分；设置在所述层叠部分中的输入/输出端子；设置在第一层上并耦合到所述滤波器芯片的第一U形线路图案，该第一层被包括在位于所述滤波器芯片与所述输入/输出端子之间的层叠部分中；以及第二U形线路图案，其设置在第二层上以与第一U形线路图案大致重叠，并耦合到第一U形线路图案和所述输入/输出端子，该第二层被包括在位于第一层与所述输入/输出端子之间的层叠部分中。
19.根据权利要求18所述的双工器，其中，将所述层叠部分共同地提供给所述发送滤波器和所述接收滤波器。
全文摘要
滤波器和双工器。一种滤波器，其包括滤波器芯片；其上安装有滤波器芯片的层叠部分；设置在层叠部分中的输入/输出端子；设置在第一层上并耦合到滤波器芯片的第一U形线路图案，该第一层被包括在位于滤波器芯片与输入/输出端子之间的层叠部分中；以及第二U形线路图案，其设置在第二层上以与第一U形线路图案大致重叠，并耦合到第一U形线路图案和输入/输出端子，该第二层被包括在位于第一层与输入/输出端子之间的层叠部分中。
文档编号H03H9/25GK1852026SQ20061007452
公开日2006年10月25日 申请日期2006年4月21日 优先权日2005年4月21日
发明者岩本康秀, 井上将吾, 上田政则 申请人:富士通媒体部品株式会社, 富士通株式会社