专利名称：高带宽高增益放大器的制作方法
技术领域：
本发明涉及放大器，更具体地说涉及多级放大器。
背景技术：
一种用于增大运算放大器(opamp)带宽的方法是使用低增益、高带宽放大器作为常规运算放大器前的输入放大器，这形成了组合运算放大器。例如，一种适用的组合运算放大器在“A Pipelined 13-bit，250-ks/s，5-VAnalog-to-Digital Converter，”Sehat Sutardja and Paul Gray，IEEE Journal ofSolid-State Circuits(1988)中描述，通过引用将该文献全部合并于此。组合运算放大器的低增益输入放大器可以使用gm*R或gm/gm配置来实现。也就是说，输入放大器使用电阻或晶体管作为负载。然而，该输入放大器具有有限的增益带宽积。
现在参考图1和图2，组合运算放大器10包括栅极耦合到输入电压Vin的晶体管14。晶体管14的一端被耦合到电流源18。晶体管14的第二端被耦合到阻性负载或电阻16以及晶体管20的栅极。电阻16和晶体管20的第一端由电压源Vdd偏置。作为跟随器的晶体管20的第二端被耦合到运算放大器30。在图2中，电阻16可以用有源负载或诸如二极管式连接晶体管之类的晶体管38来取代。
发明内容
一种放大器电路包括第一晶体管，该第一晶体管具有控制端、第一端和第二端，其中所述控制端接收第一放大器输入。放大器电路包括第二晶体管，该第二晶体管具有控制端、第一端和第二端，其中所述控制端接收第二放大器输入，所述第二端与第一晶体管的第二端通信。放大器电路包括差分跨阻放大器，该差分跨阻放大器具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与第一晶体管的第一端通信，所述第二输入端与第二晶体管的第一端通信。放大器电路包括差分输出放大器，该差分输出放大器具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与差分跨阻放大器的第一输出端通信，所述第二输入端与差分跨阻放大器的第二输出端通信。放大器电路包括与第一晶体管的第一端通信的第一负载、与第一晶体管的第二端通信的电流源以及与第二晶体管的第一端通信的第二负载。
在其他特征中，差分跨阻放大器包括嵌套的差分跨阻放大器。
在其他特征中，差分输出放大器包括差分运算放大器。
在其他特征中，差分输出放大器包括差分套叠式共源共栅放大器。
在其他特征中，差分输出放大器包括差分推挽放大器。
在其他特征中，放大器电路包括与差分跨阻放大器通信的第一共模反馈电路。第一共模反馈电路基于在差分跨阻放大器的第一输出端处的第一电压和在差分跨阻放大器的第二输出端处的第二电压而产生电流。第一共模反馈电路将电流注入到差分跨阻放大器的第一输入端和差分跨阻放大器的第二输入端。
在其他特征中，放大器电路包括与第二晶体管的第二端通信的第二共模反馈电路。第二共模反馈电路基于在差分跨阻放大器的第一输出端处的第一电压和在差分跨阻放大器的第二输出端处的第二电压而产生电流。第二共模反馈电路选择性地将电流注入到差分跨阻放大器的第一输入端和第二晶体管的第二端。
在其他特征中，放大器电路包括与第一晶体管互补的第一互补晶体管，该第一互补晶体管具有第一端、第二端和控制端，其中所述控制端与第一晶体管的控制端通信。放大器电路包括与第二晶体管互补的第二互补晶体管，该第二互补晶体管具有第一端、第二端和控制端，其中所述第一端与第一互补晶体管的第一端通信，所述控制端与第二晶体管的控制端通信。放大器电路包括互补差分跨阻放大器，该互补差分跨阻放大器包括与差分跨阻放大器中的晶体管互补的晶体管，并具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与第一互补晶体管的第二端通信，所述第二输入端与第二互补晶体管的第二端通信。放大器电路包括互补差分输出放大器，该互补差分输出放大器包括与差分输出放大器中的晶体管互补的晶体管，并具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与互补差分放大器的第一输出端通信，所述第二输入端与互补差分放大器的第二输出端通信，所述第一输出端与差分输出放大器的第一输出端通信，所述第二输出端与差分输出放大器的第二输出端通信。放大器电路包括第三共模反馈电路，该第三共模反馈电路选择性地将电流注入第一互补晶体管的第一端。放大器电路包括与第一互补晶体管的第二端通信的第三负载、与第一互补晶体管的第一端通信的电流源、以及与第二互补晶体管的第二端通信的第四负载。
在另一特征中，第三共模反馈电路包括运算跨阻放大器，该运算跨阻放大器将预定的共模输出电压与在差分输出放大器的第一输出端处的第一电压和在差分输出放大器的第二输出端处的第二电压的和进行比较。第三共模反馈电路将电流注入到第一互补晶体管的第二端和第二互补晶体管的第二端。
在其他特征中，一种模数转换器(ADC)包括N个级联的ADC级，N是正整数，其中所述级联的ADC级中的至少一级包括所述放大器电路。
在其他特征中，一种流水线模数转换器包括接收输入电压的第一级，该第一级产生第一采样数字值和第一残余电压，并包括第一放大器，其中所述第一放大器放大第一残余电压并产生第一放大残余电压。流水线模数转换器包括接收第一放大残余电压的第二级，该第二级产生第二采样数字值和第二残余电压，并包括放大第二残余电压的第二放大器。第一放大器和第二放大器中的至少一个包括具有控制端、第一端和第二端的第一晶体管，其中所述控制端接收第一放大器输入。第一放大器和第二放大器中的至少一个包括具有控制端、第一端和第二端的第二晶体管，其中所述控制端接收第二放大器输入，所述第二端与第一晶体管的第二端通信。第一放大器和第二放大器中的至少一个包括具有第一输入端、第二输入端、第一输出端和第二输出端的差分跨阻放大器，其中所述第一输入端与第一晶体管的第一端通信，所述第二输入端与第二晶体管的第一端通信。第一放大器和第二放大器中的至少一个包括具有第一输入端、第二输入端、第一输出端和第二输出端的差分输出放大器，其中所述第一输入端与差分跨阻放大器的第一输出端通信，所述第二输入端与差分跨阻放大器的第二输出端通信。
本发明的进一步适用范围将从下文中提供的详细描述中变得清楚。应该了解到虽然这些详细描述和具体示例指示了本发明的具体实施例，但希望是仅用于说明的目的，而不希望限制本发明的范围。
从详细的描述和附图中将会更全面地理解本发明，其中图1是根据现有技术的组合运算放大器的电路图；图2是根据现有技术的组合运算放大器的电路图；图3是根据本发明包括跨阻放大器的示例性放大器的电路图和功能框图；图4是根据本发明包括嵌套的跨阻放大器的示例性放大器的电路图和功能框图；图5是根据本发明包括跨阻放大器和套叠式共源共栅放大器(telescopic cascoded amplifier)的示例性放大器的电路图和功能框图；图6是根据本发明包括嵌套的跨阻放大器和套叠式共源共栅放大器的示例性放大器的电路图和功能框图；图7是图5的放大器更详细的示例性电路图；图8是根据本发明包括共模反馈电路的图5的放大器的示例性电路图；图9是根据本发明用于图8的共模反馈电路的示例性电路图；图10是根据本发明用于图8的共模反馈电路的示例性电路图；图11是根据本发明使用互补输入级和共模反馈的放大器差分实现方式的示例性电路图；图12是根据本发明用于图11的共模反馈电路的示例性图；
图13是根据本发明包括跨阻放大器和推挽放大器的示例性放大器的电路图和功能框图；图14是根据本发明包括嵌套的跨阻放大器和推挽放大器的示例性放大器的电路图和功能框图；图15是图13和图14的推挽放大器更详细的示例性电路图；图16是根据本发明的流水线A/D转换器的示例性电路图和功能框图；图17A是硬盘驱动器的功能框图；图17B是数字通用光盘(DVD)的功能框图；图17C是高清晰度电视的功能框图；图17D是车辆控制系统的功能框图；图17E是蜂窝电话的功能框图；图17F是机顶盒的功能框图；以及图17G是媒体播放器的功能框图。
具体实施例方式
实际上，以下对(多个)优选实施例的描述仅是示例性的，决不希望限制本发明及其应用或使用。为了清楚起见，在附图中用相同的标号来标识类似的元件。这里所使用的术语“模块、电路和/或器件”指的是专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的处理器(共享处理器、专用处理器或处理器组)和存储器、和/或提供所述功能性的其他合适部件。这里所使用的术语“A、B和C中的至少一个”的意思应该解释为使用非排他性(non-exclusive)逻辑或的逻辑(A或B或C)。应该了解到一种方法内的步骤可以以不同的顺序执行，而不改变本发明的原理。虽然对一具体实施例可能示出差分和/或单端放大器，但是所有的前述实施例都可以用单端或差分模式来配置。
现在参考图3，放大器50包括带有负载22的晶体管14。晶体管14和负载22之间的节点直接连到跨阻放大器52的输入端。跨阻放大器52的输出端不用跟随器而直接连到运算放大器30的输入端。跨阻放大器52显著地增大了放大器50的增益带宽(GBW)积。例如，简单的跨阻放大器可以使放大器50的GBW积加倍。这使得放大器50适用于很高的增益/带宽组合放大器。
现在参考图4，放大器60包括嵌套跨阻放大器62。使用嵌套跨阻放大器62而不使用跨阻放大器52，这进一步增大了放大器60的GBW积。这种组合放大器(或opamp)60适用于诸如在“A Pipelined 13-bit，250-ks/s，5-V Analog-to-Digital Converter，”Sehat Sutardja and Paul Gray，IEEEJournal of Solid-State Circuits(1998)中描述的设计之类的多位分段(sub-ranging)模数转换器(ADC)设计。这是因为转换器的每一级都需要具有很高GBW积的放大器以解决每一级的大量位数。也就是说，每一级的分辨率和转换器的总体分辨率与每一级中使用的放大器的GBW积成正比。
适合嵌套的跨阻放大器和嵌套的跨阻放大器在2003年6月11日提交的美国专利申请号No.10/459,731的“Nested TransimpedanceAmplifiers”、2004年3月31日提交的美国专利申请号No.10/824,534的“Variable Gain Constant Bandwidth Transimpedance Amplifier”和2005年1月18日提交的美国专利申请号No.11/037,733的“TransimpedanceAmplifier”中示出并描述，通过引用将这些申请的内容全部合并于此。
现在参考图5，放大器70包括跨阻放大器52和套叠式共源共栅放大器72。套叠式共源共栅放大器一般具有有限的输入共模电压范围。由于可以使跨阻放大器的共模电压独立于增益，因此跨阻放大器52非常适合于与套叠式共源共栅放大器72相接。另外，套叠式共源共栅放大器72提供高增益和改善的带宽，而不需要补偿。因此，将跨阻放大器52和套叠式共源共栅放大器72或其变体相结合，这显著地增大了放大器70的GBW积。
现在参考图6，放大器80包括嵌套的跨阻放大器62和套叠式共源共栅放大器72。使用嵌套的跨阻放大器62而不使用跨阻放大器52，这进一步增大了放大器80的GBW积。
现在参考图7，示出了放大器70的差分实现方式的示例性电路图。在诸如晶体管之类的部件之间可能由于各种原因而存在失配(mismatch)。例如，衬底中的杂质和/或制造这些部件过程中使用的掺杂材料能够引起失配。另外，由于操作和/或周围温度的改变而引起的部件一个或多个特性上的变化能够引起失配。由于这种失配，虽然刻意希望某些电流相等，但其实际上可能不相等。这能够对放大器70的工作特性例如GBW积产生不利影响。
现在参考图8～图10，如果跨阻放大器52是理想的，其中所有的部件都是匹配的，则I5＝I4＝I1/2。然而实际上，大多数的部件都不匹配。因此，I5≠I4，Ig≠0。因此，Vx+≠VGS，MX+，IMX2未知。在跨阻放大器52的另一半中得到类似的结果。
可以通过使用共模反馈来补偿这种失配。例如，第一共模反馈电路100被用来在点A和B处注入电流。第二共模反馈电路102可以被用来在点C处注入电流，该第二共模反馈电路102可以是代替电路100或在电路100以外添加的。图9示出了第一共模反馈电路100的示例性电路图。图10示出了第二共模反馈电路102的示例性电路图。
现在参考图11～图12，使用互补输入级来实现放大器110。具体地说，输入端被耦合到一个级中NMOS输入晶体管的栅极，并被耦合到另一级中PMOS输入晶体管的栅极。例如，输入Vin+被耦合到上部输入级中的NMOS输入晶体管T100的栅极，并被耦合到下部输入级中的PMOS输入晶体管T102的栅极。类似地，在放大器110的另一半中，输入Vin+分别被耦合到另一对NMOS和PMOS输入晶体管T104和T106。
输入晶体管与其各自负载之间的节点被直接连到跨阻放大器。例如，在输入Vin+被耦合到NMOS输入晶体管T100的栅极的上部输入级中，NMOS输入晶体管T100与负载I4之间的节点被直接连到跨阻放大器的输入端。类似地，在下部输入级中，PMOS输入晶体管T102与负载I8之间的节点被直接连到跨阻放大器的输入端。类似的安排也存在于与Vin-输入端相对应的上部和下部输入级中。
跨阻放大器的上部级的输出被示为VX+和VX-，下部级的输出被示为VLX+和VLX-。跨阻放大器的输出被直接耦合到放大器110的各个输出级，而不使用跟随器。例如，在包括晶体管T108和T110的上部输出级中，输出VX-被直接耦合到晶体管T108的栅极。
上部和下部输出级也是互补的。例如，放大器110的一半中的上部输出级包括PMOS晶体管T108和T110，而放大器110的该一半中的下部输出级包括NMOS晶体管T112和T114。包括PMOS晶体管T108和T110的上部输出级和包括NMOS晶体管T112和T114的下部输出级产生输出Vout-。类似地，放大器110的另一半中的另一对互补输出级产生输出Vout+。
输入级的部件之间可能出现失配。例如，上部输入级中的跨阻放大器中的晶体管可能与下部输入级中的跨阻放大器中的晶体管不匹配。
上部输出级晶体管的偏置电流与下部输出级晶体管的偏置电流之间可能出现残余失配(residual mismatch)，其中上部输出级中的晶体管与下部输出级中的晶体管互补。例如，可能在上部输出级的PMOS晶体管T108和T110的偏置电流与下部输出级的NMOS晶体管T112和T114的偏置电流之间存在残余失配。在放大器110的另一半中可能存在类似的残余失配。残余失配可能对输出Vout+和Vout-产生不利影响。
输入级部件之间的失配效应可以用共模反馈来补偿。具体地说，第一共模反馈电路100被用来在上部输入级的点A和B处和下部输入级的点X和Y处注入电流。或者，第二共模反馈电路102可以被用来在上部输入级的点C处和下部输入级的点Z处注入电流。
另外，第三共模反馈电路104可以被用来监控共模输出电压Vout+和Vout-。然而，由于跨阻放大器的输出端是很低阻抗的节点，因此不应该在该节点施加输出共模反馈。
因此，第一共模反馈电路100或第二共模反馈电路102可以被用来在放大器110的上部或下部互补输入级中的各个点处注入电流。例如，在图11所示的上部输入级中，第一共模反馈电路100可以被用来在点A和B处注入电流，或第二共模反馈电流102可以被用来在点C处注入电流。这种反馈仅控制上部级的PMOS输出级偏置电流。除了上述那些共模反馈电路之外，还可以使用这些共模反馈电路的其他变体和组合。
第三共模反馈电路104被用来通过感测共模输出电压Vout+和Vout-而产生电流。该电流被用来控制下部输入级的共模电流，以使下部级的NMOS输出级偏置电流等于上部级的PMOS输出级偏置电流。
在图12中，第三共模反馈电路104包括OTA 112，OTA112将Vout+和Vout-的和与目标共模输出电压电平进行比较并产生反馈电流114。如图11所示，反馈电流114或者在点X和Y处或者在点Z处被注入。该反馈电流114使上部PMOS输出级和下部NMOS输出级的偏置电流相等。因此，PMOS输出级偏置电流和NMOS输出级偏置电流之间的残余失配通过反馈电流114而被补偿。
这个方案仅使用两个共模反馈电路而不是三个。具体地说，使用第一共模反馈电路100和第三共模反馈电路104，或者使用第二共模反馈电路102和第三共模反馈电路104。
例如，第一共模反馈电路100被用来在点A和B处注入电流，第三共模反馈电路104被用来在点X和Y处注入电流。或者，第一共模反馈电路100被用来在点A和B处注入电流，第三共模反馈电路104被用来在点Z处注入电流。另一实现方式可以是用第二共模反馈电路102在点C处注入电流，用第三共模反馈电路104在点X和Y处注入电流。另一可替换的实现方式是用第二共模反馈电路102在点C处注入电流，用第三共模反馈电路104在点Z处注入电流。
通过使用输入共模反馈电路100或102，仅对诸如VX+和VX-的一对跨阻输出电压进行直接监控。可以通过用第三共模反馈电路104感测电压Vout+和Vout-，对诸如VXL+和VXL-的另一对跨阻输出电压进行间接监控。
现在参考图13～图15，放大器150包括跨阻放大器52和推挽放大器152。在图14中，放大器160包括嵌套的跨阻放大器62和推挽放大器162。推挽放大器152提高了效率并降低了放大器150和160的功率消耗/损耗。功率消耗/损耗的降低提高了集成电路中其他电路的热稳定性。因此，可以增大硅晶片的给定区域中的电路密度。在图15中，示出了推挽放大器152的差分实现方式的示例性电路图。
现在参考图16，流水线A/D转换器(ADC)250在其一级或多级中包括图3～图15所示的放大器之一。ADC 250包括多个级联的级252-1、252-2、252-3(总称252)。大致的ADC级252中的每一个都包括对来自前一级的模拟输出信号进行采样和保持的采样保持模块254、对保持的模拟信号进行转换的低分辨率A/D子转换器模块256、将得到的数字输出转换回模拟表示的低分辨率D/A子转换器模块258、差模块260和放大残差的模拟级间差放大器模块262。所述残差是保持的模拟信号与重构的模拟信号之差。
流水线ADC 250的第一级252-1对最新的模拟输入采样进行操作，而第二级252-2对前面的输入采样的放大后的残差进行操作。一般来说，ADC 250的线性度和分辨率被诸如级间放大器262的增益误差之类的因素所限制。例如，当级间增益低的时候，级间增益误差引起遗漏码。
当每一级中分辨的位数高时，需要的级间增益也高。因此，具有高GBW积的运算放大器可以提高ADC 250的线性度和分辨率。因为图3～图15所示的放大器的GBW积很高，所以这些放大器很适合用在ADC 250的一级或多级中。
现在参考图17A～图17G，示出了本发明的各种示例性实现方式。现在参考图17A，本发明可以在硬盘驱动器400中的放大器、D/A或A/D转换器中实现。在某些实现方式中，HDD 400中的信号处理和/或控制电路402和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算并且/或者对输出到磁存储介质406和/或从磁存储介质406接收的数据进行格式化。
HDD 400可以经由一个或多个有线或无线通信链路408与主机设备(未示出)通信，所述主机设备例如是计算机、诸如个人数字助理之类的移动计算设备、蜂窝电话、媒体播放器或MP3播放器等和/或其他设备。HDD 400可以被连接到存储器409，所述存储器例如是随机存取存储器(RAM)、诸如闪存之类的低延迟非易失性存储器、只读存储器(ROM)和/或其他适合的电子数据存储装置。
现在参考图17B，本发明可以在数字通用光盘(DVD)驱动器410中的放大器、D/A或A/D转换器中实现。DVD 410中的信号处理和/或控制电路412和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算并且/或者对从光存储介质416读取的数据和/或写入到光存储介质416的数据进行格式化。在某些实现方式中，DVD 410中的信号处理和/或控制电路412和/或其他电路(未示出)还可以执行其他功能，例如编码和/或解码和/或与DVD驱动器有关的任何其他信号处理功能。
DVD驱动器410可以经由一个或多个有线或无线通信链路412与诸如计算机、电视或其他设备的输出设备(未示出)通信。DVD 410可以与以非易失性方式存储数据的大容量数据存储装置418通信。大容量数据存储装置418可以包括硬盘驱动器(HDD)。HDD可以具有图17A所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。DVD 410可以被连接到存储器419，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。
现在参考图17C，本发明可以在高清晰度电视(HDTV)420中的放大器、D/A或A/D转换器中实现。HDTV 420以有线或者无线格式接收HDTV输入信号，并为显示器426产生HDTV输出信号。在某些实现方式中，HDTV 420的信号处理电路和/或控制电路422和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算、格式化数据并且/或者进行可能需要的任何其他类型的HDTV处理。
HDTV 420可以与诸如光和/或磁存储设备的以非易失性方式存储数据的大容量数据存储装置427通信。至少一个HDD可以具有图17A所示的配置，并且/或者至少一个DVD可以具有图17B所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。HDTV 420可以被连接到存储器428，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。HDTV 420还可以支持经由WLAN网络接口429与WLAN的连接。
现在参考图17D，本发明可以实现车辆430的控制系统中的放大器、D/A或A/D转换器，WLAN接口，车辆控制系统的大容量存储装置和/或电源433，和/或被实现在这些装置中。在某些实现方式中，本发明实现动力传动(powertrain)控制系统432，其从一个或多个传感器接收输入并且/或者产生一个或多个输出控制信号，所述传感器例如是温度传感器、压力传感器、旋转传感器、气流传感器和/或任何其他适合的传感器，所述输出控制信号例如是引擎操作参数、传动操作参数和/或其他控制信号。
本发明还可以在车辆430的其他控制系统440中实现。控制系统440可以同样地从输入传感器442接收信号并且/或者将控制信号输出到一个或多个输出设备444。在某些实现方式中，控制系统440可以是防锁刹车系统(ABS)、导航系统、信息通讯系统、车辆信息通讯系统、车道偏离系统、适应性巡航控制系统、诸如立体声系统、DVD、压缩唱片之类的车辆娱乐系统等的一部分。还考虑到了其他的实现方式。
动力传动控制系统432可以与以非易失性方式存储数据的大容量数据存储装置446通信。大容量数据存储装置446可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可以具有图17A所示的配置并且/或者至少一个DVD可以具有图17B所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。动力传动控制系统432可以被连接到存储器447，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。动力传动控制系统432还可以支持经由WLAN网络接口448与WLAN的连接。控制系统440还可以包括大容量数据存储装置、存储器和/或WLAN接口(都未示出)。
现在参考图17E，本发明可以在可包括蜂窝天线451的蜂窝电话450中的放大器、D/A或A/D转换器中实现。在某些实现方式中，蜂窝电话450包括麦克风456、诸如扬声器和/或音频输出插口之类的音频输出设备458、显示器460和/或诸如键盘、点选设备(pointing device)、声音致动装置(voice actuation)和/或其他输入设备之类的输入设备462。蜂窝电话450中的信号处理和/或控制电路452和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算、格式化数据并且/或者执行其他的蜂窝电话功能。
蜂窝电话450可以与诸如光和/或磁存储设备之类的以非易失性方式存储数据的大容量数据存储装置464通信，所述光和/或磁存储设备例如是硬盘驱动器HDD和/或DVD。至少一个HDD可以具有图17A所示的配置并且/或者至少一个DVD可以具有图17B所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。蜂窝电话450可以被连接到存储器466，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。蜂窝电话450还可以支持经由WLAN网络接口468与WLAN的连接。
现在参考图17F，本发明可以在机顶盒480中的放大器、D/A或A/D转换器中实现。机顶盒480从诸如宽带源之类的源接收信号，并输出适合于诸如电视和/或监视器和/或其他视频和/或音频输出设备之类的显示器488的标准和/或高清晰度音频/视频信号。机顶盒480的信号处理和/或控制电路484和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算、格式化数据并且/或者执行任何其他的机顶盒功能。
机顶盒480可以与以非易失性方式存储数据的大容量数据存储装置490通信。大容量数据存储装置490可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可以具有图17A所示的配置并且/或者至少一个DVD可以具有图17B所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。机顶盒480可以被连接到存储器494，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。机顶盒480还可以支持经由WLAN网络接口496与WLAN的连接。
现在参考图17G，本发明可以在媒体播放器500中的放大器、D/A或A/D转换器中实现。在某些实现方式中，媒体播放器500包括显示器507和/或诸如键盘、触摸盘(touchpad)等之类的用户输入设备508。在某些实现方式中，媒体播放器500可以使用图形用户界面(GUI)，图形用户界面一般通过显示器507和/或用户输入设备508来使用菜单、下拉菜单、图标和/或点击接口。媒体播放器500还包括诸如扬声器和/或音频输出插口之类的音频输出设备509。媒体播放器500的信号处理和/或控制电路504和/或其他电路(未示出)可以处理数据、进行编码和/或加密、进行计算、格式化数据并且/或者执行任何其他的媒体播放器功能。
媒体播放器500可以与以非易失性方式存储诸如压缩的音频和/或视频内容的数据的大容量数据存储装置510通信。在某些实现方式中，压缩的音频文件包括遵从MP3格式或其他适合的压缩音频和/或视频格式的文件。大容量数据存储装置可包括光和/或磁存储设备，例如硬盘驱动器HDD和/或DVD。至少一个HDD可以具有图17A所示的配置并且/或者至少一个DVD可以具有图17B所示的配置。HDD可以是包括一个或多个具有小于约1.8″直径的盘片的小型HDD。媒体播放器500可以被连接到存储器514，所述存储器例如是RAM、ROM、诸如闪存之类的低延迟非易失性存储器和/或其他适合的电子数据存储装置。媒体播放器500还可以支持经由WLAN网络接口516与WLAN的连接。还考虑到了除了上述那些实现方式之外的其他实现方式。
本领域技术人员现在可以从前面的描述中知道本发明的广泛教导可以以多种形式实现。因此，虽然本发明是连同其具体实例进行描述的，但是本发明的真正范围不应该那么有限，因为在研究过附图、说明书和所附权利要求书之后，其他的修改对于本领域技术人员来说就变得清楚了。
本申请是2006年1月25日提交的美国专利申请No.11/339,020的继续申请，美国专利申请No.11/339,020要求了2005年11月2目提交的美国临时申请No.60/732,497的利益。通过引用将上述申请的内容全部合并于此。
权利要求
1.一种放大器电路，包括第一晶体管，具有控制端、第一端和第二端，其中所述控制端接收第一放大器输入；第二晶体管，具有控制端、第一端和第二端，其中所述控制端接收第二放大器输入，所述第二端与所述第一晶体管的所述第二端通信；差分跨阻放大器，具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与所述第一晶体管的所述第一端通信，所述第二输入端与所述第二晶体管的所述第一端通信；以及差分输出放大器，具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与所述差分跨阻放大器的所述第一输出端通信，所述第二输入端与所述差分跨阻放大器的所述第二输出端通信。
2.如权利要求1所述的放大器电路，还包括与所述第一晶体管的所述第一端通信的第一负载；与所述第一晶体管的所述第二端通信的电流源；以及与所述第二晶体管的所述第一端通信的第二负载。
3.如权利要求1所述的放大器电路，其中所述差分跨阻放大器包括嵌套的差分跨阻放大器。
4.如权利要求1所述的放大器电路，其中所述差分输出放大器包括差分运算放大器。
5.如权利要求1所述的放大器电路，其中所述差分输出放大器包括差分套叠式共源共栅放大器。
6.如权利要求1所述的放大器电路，其中所述差分输出放大器包括差分推挽放大器。
7.如权利要求1所述的放大器电路，还包括与所述差分跨阻放大器通信的第一共模反馈电路。
8.如权利要求7所述的放大器电路，其中所述第一共模反馈电路基于在所述差分跨阻放大器的所述第一输出端处的第一电压和在所述差分跨阻放大器的所述第二输出端处的第二电压而产生电流。
9.如权利要求8所述的放大器电路，其中所述第一共模反馈电路将所述电流注入到所述差分跨阻放大器的所述第一输入端和所述差分跨阻放大器的所述第二输入端。
10.如权利要求1所述的放大器电路，还包括与所述第二晶体管的所述第二端通信的第二共模反馈电路。
11.如权利要求10所述的放大器电路，其中所述第二共模反馈电路基于在所述差分跨阻放大器的所述第一输出端处的第一电压和在所述差分跨阻放大器的所述第二输出端处的第二电压而产生电流。
12.如权利要求11所述的放大器电路，其中所述第二共模反馈电路选择性地将所述电流注入到所述差分跨阻放大器的所述第一输入端和所述第二晶体管的所述第二端。
13.如权利要求1所述的放大器电路，还包括与所述第一晶体管互补的第一互补晶体管，其具有第一端、第二端和控制端，其中所述控制端与所述第一晶体管的所述控制端通信；与所述第二晶体管互补的第二互补晶体管，其具有第一端、第二端和控制端，其中所述第一端与所述第一互补晶体管的所述第一端通信，所述控制端与所述第二晶体管的所述控制端通信；互补差分跨阻放大器，包括与所述差分跨阻放大器中的晶体管互补的晶体管，所述互补差分跨阻放大器具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与所述第一互补晶体管的所述第二端通信，所述第二输入端与所述第二互补晶体管的所述第二端通信；互补差分输出放大器，包括与所述差分输出放大器中的晶体管互补的晶体管，所述互补差分输出放大器具有第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与所述互补差分放大器的所述第一输出端通信，所述第二输入端与所述互补差分放大器的所述第二输出端通信，所述第一输出端与所述差分输出放大器的所述第一输出端通信，所述第二输出端与所述差分输出放大器的所述第二输出端通信；以及第三共模反馈电路，选择性地将电流注入所述第一互补晶体管的所述第一端。
14.如权利要求13所述的放大器电路，还包括与所述第一互补晶体管的所述第二端通信的第三负载；与所述第一互补晶体管的所述第一端通信的电流源；以及与所述第二互补晶体管的所述第二端通信的第四负载。
15.如权利要求13所述的放大器电路，其中所述第三共模反馈电路包括运算跨阻放大器，所述运算跨阻放大器将预定的共模输出电压与在所述差分输出放大器的所述第一输出端处的第一电压和在所述差分输出放大器的所述第二输出端处的第二电压的和进行比较。
16.如权利要求13所述的放大器电路，其中所述第三共模反馈电路将电流注入到所述第一互补晶体管的所述第二端和所述第二互补晶体管的所述第二端。
17.一种模数转换器，包括N个级联的模数转换器级，N是正整数，其中所述级联模数转换器级中的至少一级包括权利要求1所述的放大器电路。
18.一种流水线模数转换器，包括接收输入电压的第一级，所述第一级产生第一采样数字值和第一残余电压，并包括第一放大器，其中所述第一放大器放大所述第一残余电压并产生第一放大残余电压；以及接收所述第一放大残余电压的第二级，所述第二级产生第二采样数字值和第二残余电压，并包括放大所述第二残余电压的第二放大器；其中所述第一放大器和所述第二放大器中的至少一个包括权利要求1所述的放大器电路。
全文摘要
本发明公开了一种放大器电路，该放大器电路包括第一晶体管，该第一晶体管具有控制端、第一端和第二端，其中所述控制端接收第一放大器输入。第二晶体管包括控制端、第一端和第二端，其中所述控制端接收第二放大器输入，所述第二端与第一晶体管的第一端通信。差分跨阻放大器包括第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与第一晶体管的第一端通信，所述第二输入端与第二晶体管的第一端通信。差分输出放大器包括第一输入端、第二输入端、第一输出端和第二输出端，其中所述第一输入端与差分跨阻放大器的第一输出端通信，所述第二输入端与差分跨阻放大器的第二输出端通信。
文档编号H03F1/48GK1960166SQ20061013797
公开日2007年5月9日 申请日期2006年11月1日 优先权日2005年11月2日
发明者塞哈特·苏塔迪嘉 申请人:马维尔国际贸易有限公司