专利名称：一种cmos单稳态电路的制作方法
技术领域：
本发明涉及一种CMOS单稳态电路，可广泛应用于脉冲整形、延时及定时等应用中。
背景技术：
单稳态电路的显著特点是具有两个不同的工作状态稳态和暂稳态。在外界触发脉冲的作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动恢复到稳态。暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的幅度无关。一般来说，单稳态电路由积分电路、三态门和三态门控制电路组成。单稳态电路的输出直接由积分电路的结果决定，而且三态门控制电路的控制信号也是根据积分电路的结果通过简单逻辑运算得到的。因此，在积分电路受到干扰时，单稳态电路就会产生错误的输出。故现有的单稳态电路存在抗干扰能力差，可靠性低的缺点。
发明内容
本发明的技术解决问题是克服现有单稳态电路技术的不足，提供一种抗干扰能力强，可靠性高、可重复触发的CMOS单稳态电路。
本发明的技术解决方案为一种CMOS单稳态电路，其特点在于包括积分电路、三态电路、三态控制电路和逻辑输出电路，具有输入端、清零端和输出端，积分电路由片外电阻R和电容C组成，三态电路由一个PMOS和NMOS晶体管组成，三态电路的控制输入由三态控制电路产生，三态控制电路根据积分电路的状态来产生控制信号；三态控制电路采用两个施密特触发器对积分电路的状态进行采样，并根据采样结果经逻辑运算产生三态电路所需的控制信号；同时三态控制电路中的两个施密特触发器产生的输出信号经过逻辑输出电路输出。
本发明的原理当清零信号有效时，三态控制电路和三态电路的状态被初始化，积分电路的输出为高电平，整个电路处于稳定状态；当输入端信号下降时，三态控制电路的状态发生变化，导致三态电路的状态改变，从而使积分电路中的电容放电，这时整个电路处于不稳定状态，逻辑输出电路输出高电平；当积分电路的放电达到一定阈值后，三态控制电路的状态又发生变化，三态电路的状态也随之改变，从而对积分电路中的电容进行充电；当电容充电达到一定阈值后，使整个电路重新恢复稳定状态，逻辑输出电路输出低电平。
本发明与现有技术相比的优点在于由于施密特触发器具有迟滞作用的工作特点，可以用来对信号的幅度进行整形，从而滤除干扰信号的影响。本发明正是利用施密特触发器这个显著特点，在三态电路的控制电路中采用两个施密特触发器对积分电路的状态进行采样，可以有效滤除干扰信号对积分电路的影响。另外，逻辑输出电路并不直接与积分电路相接，而是利用三态电路的控制电路中一些信号来产生，避免了积分电路对逻辑输出的直接影响。与传统单稳态电路相比，提高了电路的抗干扰能力和可靠性。此外，在芯片设计时，可通过调节施密特触发器的迟滞窗口大小来改变亚稳态的持续时间。
图1为本发明CMOS单稳态电路的总体结构框图；图2为本发明CMOS单稳态电路的电原理图；图3为本发明的锁存器Latch的电原理图。
具体实施例方式
如图1、2所示，为本发明的总体电路图，即本发明的基本形式，它由积分电路1、三态电路2、三态电路的控制电路3和逻辑输出电路4组成，该单稳态电路有一个输入端Input、清零端CLR和输出端。三态电路2的控制输入是由三态控制电路3产生，而三态控制电路3是根据积分电路1的状态来产生控制信号。此外，三态控制电路3采用两个施密特触发器对积分电路的状态进行采样，并根据采样结果经逻辑运算产生三态电路2所需的控制信号，而逻辑输出电路4与积分电路1的状态有关，但由三态控制电路3中的有关信号来产生。
如图2所示，本发明采用的积分电路1由片外的电阻R和电容C组成，三态电路2由PMOS和NMOS晶体管串接构成，其中上面的晶体管为PMOS管，下面的为NMOS管。
如图2所示，三态控制电路3由锁存器Latch、两个施密特触发器SCHMITT1、SCHMITT2以及相关逻辑单元组成，它的作用是产生三态电路2的控制信号以及与逻辑输出4有关的信号。两个施密特触发器对积分电路的状态进行采样，送入锁存器中，经过逻辑单元后产生三态电路的控制信号，同时产生逻辑输出信号送至逻辑输出电路输出。
三态控制电路3的具体组成如下所述Input输入信号经过两个反相器与CLR信号的反进行与非运算产生nCLK信号，nCLK信号用来控制与电源连接的PMOS管。nCLK信号经过一个反相器产生CLK信号，并送入锁存器。另外，nCLK信号和CLK信号还控制着由PMOS和NMOS管构成的传输门。CLR信号的反信号也被送入锁存器Latch。积分电路的输出RC经过一个施密特触发器SCHMITT1和一个反相器后送入锁存器Latch。锁存器Latch的输出经过一个反相器后，与传输门或者与电源VDD连接的PMOS管的输出作与非运算得到a信号，同时a信号被送入锁存器Latch。另外，a信号与锁存器Latch的输出经过或非门产生K信号，a信号与CLR信号经过或非门产生O1信号。积分电路的输出RC经过另一个施密特触发器SCHMITT2产生O2信号，O2信号的反与a信号经过一个与非门得到L信号。K、L、O1和O2信号作为三态控制电路的输出信号用来控制三态电路和逻辑输出电路。
如图3所示，为本发明单稳态电路中所用的锁存器Latch的电路图。通常的锁存器只有2个输入端，而本发明电路中的锁存器有4个输入端In1-In4。不同之处在于下面与非门的一个输入端由上面与非门的输出与一个输入信号In2经过与运算产生，而另一个输入端是由另两个输入信号In3和In4经或运算得到。
如图2所示，本发明的工作原理单稳态电路不稳定状态是由输入信号Input的上升沿触发的。当清零端CLR为高有效时，锁存器Latch的状态被初始化，K、L被置为零，外接电容R被充电至高，a端的电位为高。由于RC端为高电位，两个施密特触发器的输出均为低电位，从而单稳态电路的输出为低电位。当清零端CLR为低电位，输入信号A为低电位时，锁存器的状态改变，上端为1，下端为0，其它端的状态不变。当输入信号Input由低电位变为高电位时，锁存器的状态保持不改变，上端为1，下端为0，但nCLK端的电位为低，从而使与VDD相连的三态电路中PMOS导通，因此a端变为低电位，进而K端变为高电位，与K相连的三态电路中NMOS管导通，导致外接电容放电，输出端Output变为高电位。当电容放电达到施密特触发器SCHMITT1和SCHMITT2的低触发电位时，h、nb和a变为高电位，进而使锁存器Latch的状态改变，上端为0，下端为1。当锁存器Latch的下端为1时，K变为低电位，与K端相连的三态电路中NMOS管截止，而L端仍保持为高电位，外接积分电容C停止放电，改由外接电阻R充电。当积分电容R充电至下面施密特SCHMITT2的高触发电位时，h变为低电位，导致输出端变为低电位；同时，L变为低电位，使与L相连的三态电路2中PMOS管导通，并对外接积分电容C充电，加速使其达到VDD。
另外，清零端信号也可用来触发不稳定状态，操作原理与上述类似。
总之，本发明提高了电路的抗干扰能力和可靠性，且具有低功耗、电源电压范围宽、抗干扰能力强，产生的脉宽可调节等优点，可广泛应用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生一定时间宽度的脉冲信号)。
权利要求
1.一种CMOS单稳态电路，其特征在于包括积分电路、三态电路、三态控制电路和逻辑输出电路，具有输入端、清零端和输出端，三态电路的控制输入由三态控制电路产生，三态控制电路根据积分电路的状态来产生控制信号；三态控制电路采用两个施密特触发器对积分电路的状态进行采样，并根据采样结果经逻辑运算产生三态电路所需的控制信号；同时三态控制电路中的两个施密特触发器产生的输出信号经相关逻辑运算后由逻辑输出电路输出。
2.根据权利要求1所述的CMOS单稳态电路，其特征在于所述的积分电路由片外的电阻和电容串联组成。
3.根据权利要求1所述的CMOS单稳态电路，其特征在于所述的三态电路由PMOS和NMOS晶体管串接构成。
4.根据权利要求1所述的CMOS单稳态电路，其特征在于所述的三态控制电路包括锁存器、两个施密特触发器以及逻辑单元，两个施密特触发器对积分电路的状态进行采样，送入锁存器中，经过逻辑单元后产生三态电路的控制信号，同时产生逻辑输出信号送至逻辑输出电路输出。
5.根据权利要求4所述的CMOS单稳态电路，其特征在于所述的锁存器包括两个与非门，有4个输入端，其中第一个与非门的第一个输入端是由第二个与非门的输出与第二个输入信号经过与运算产生，而第一个与非门的另一个输入端由另两个输入信号，即第三和第四输入信号或运算得到。
全文摘要
一种CMOS单稳态电路，由积分电路、三态电路、三态电路的控制电路以及逻辑输出电路构成，具有输入端、清零端和输出端，三态电路的控制输入由三态控制电路产生，三态控制电路根据积分电路的状态来产生控制信号；三态控制电路采用两个施密特触发器对积分电路的状态进行采样，并根据采样结果经逻辑运算产生三态电路所需的控制信号；同时三态控制电路中的两个施密特触发器产生的输出信号经相关逻辑运算后由逻辑输出电路输出。本发明在三态电路的控制电路中应用了施密特触发器，从而提高了电路的抗干扰能力和可靠性，且具有低功耗、电源电压范围宽、抗干扰能力强，产生的脉宽可调节等优点，可广泛应用于脉冲整形、延时(产生滞后于触发脉冲的输出脉冲)以及定时(产生一定时间宽度的脉冲信号)。
文档编号H03K3/355GK1996751SQ20061016972
公开日2007年7月11日 申请日期2006年12月28日 优先权日2006年12月28日
发明者王晋, 乐立鹏, 赵宁, 蒋敏强 申请人:北京时代民芯科技有限公司