专利名称：旋转变压器装置的制作方法
技术领域：
本发明涉及用于检测转子相对于定子的旋转位置的旋转变压器装置。
背景技术：
旋转变压器通常用于电动机控制。旋转变压器具有三个感应耦合的线圈，其中一
者由转子承载，且另外两个相互移位90。地排列于定子上。与每一定子线圈一起，转 子线圈形成一变压器，变压器的传输系数相依于相对旋转位置。将正弦载波信号施加 至转子线圈，且因此转子线圈提供具有90。互相移的调幅波信号，其中一者称作正弦 波，且另一者称作余弦波信号。通过评估正弦和余弦波信号来获得转子的角位置。
为进行评估，可应用"反正切"函数使用模拟-数字转换器对模拟正弦和余弦波信 号进行取样并进行数字处理。然而，现有的解决方案代价高昂。
发明内容
本发明提供便宜且仍提供高分辨率和高噪声抑制的旋转变压器装置。具体而言， 本发明的旋转变压器装置包括一载波信号产生器和两个处理信道，其中每一处理信道 均具有模拟输入端以及信道输出端，所述模拟输入端连接各定子线圈中不同的一者，
且每一处理信道均包括具有输出端的2-A调制器，其中所述输出端提供代表从相应定 子线圈接收的模拟输入信号的比特流。每一信道还包括第一数字滤波器，以接收来自 2-A调制器的比特流，并将所述比特流转换为中间数字数据字。另外，每一信道均具有 数字同步解调器，以将所述中间数字数据字与载波信号同步解调，以提供经解调的数 据字。最后，每一信道均具有第二数字滤波器，其平均所述经解调的数据字，并在信 道输出端提供数字输出数据字，其中在输出数据字中抑制载波信号。2-A调制器确保高 噪声抑制。将用于对正弦和余弦信号进行评估(包括解调)的信号处理移至数字域。 可使用便宜的数字电路执行所需处理。
在较佳实施例中，将S-A调制器中使用的时钟信号施加至同一处理信道中数字滤 波器的时钟输入端，且每一处理信道均具有总体呈周期性的陷波滤波器特性。选择载 波信号的频率以使其落入滤波器特性的陷波部分中。通过使用固有的周期性陷波特性 和仅将载波信号的频率调整为陷波部分的频率，可无需进一步进行选择性滤波便能实 现高的载波信号抑制率。
参看附图阅读下文对较佳实施例的详细说明，将易于了解本发明的其他优点和特 征。在图式中
图1是旋转变压器装置的示意性方块图2是图1所示信号处理信道的示意性方块图3是图2所示方块图中二阶S-A调制器的示意性方块图； 图4是图解说明S-A调制器的功能的图式；
图5是数字Sinc^滤波器的示意性方块图； 图6a是图解说明正弦载波信号的图式；
图6b是图解说明对应于正弦信号的经调制载波信号的图式； 图6c是图解说明具有载波信号频率的矩形波信号的图式； 图6d是经解调的正弦信号的图式；
图7是图解说明对应于图6d所示经解调正弦信号的包络线信号的图式； 图8是图解说明如图2所示信号处理信道的总滤波特性的图式。
具体实施例方式
参看图1，本发明的旋转变压器装置通常与电动机的电动机控制相关联。电动机
10具有带有第一定子线圈12和第二定子线圈14的定子以及带有转子线圈16的转子。 两个定子线圈相互偏移90。的角度。定子线圈12、 14的每一者分别以感应方式与转子 线圈16耦合。将频率为fc的正弦载波信号施加至转子线圈。将调幅正弦信号S输入引 入第一定子线圈12，并将调幅余弦信号C输A引入第二定子线圈14。
信号处理电路20包括第一信号处理信道一正弦信道22、第二信号处理信道一余 弦信道24、以及用以产生载波频率为fc的载波信号的载波信号产生器26。在较佳实 施例中，载波信号产生器26提供代表载波频率为fc的正弦信号的脉宽调制矩形信号。 载波信号产生器26具有通过低通滤波器28连接至转子线圈16的输出端。正弦信道 22具有连接至定子线圈12以接收正弦信号S输A的模拟信号输入端，且余弦信道24具 有连接至定子线圈14以接收余弦信号C输人的模拟信号输入端。正弦和余弦信道22、 24的每一者还接收来自信号产生器26的载波信号。正弦信道22输出数字数据字S输出 以代表来自定子线圈12的经解调正弦输入S ，且余弦信道24输出数字数据字C输出 以代表来自定子线圈14的经解调正弦输入C输入。
图2图解说明图1所示正弦信道22的配置，应了解，余弦信道24将具有相同配置。
正弦信道22中的第一级是2-A调制器30，其具有内部时钟产生器、用于施加正 弦信号S^的输入端、数据输出端和时钟输出端。或者，S-A调制器30可使用外部时 钟信号。S-A调制器的数据输出是数字单比特流，其施加至以第一过采样率OSR1操作
的第一数字滤波器32的输入端。在所示实施例中，滤波器32是十抽一滤波器，且更
具体而言，是数字Sincn滤波器。数字Sincn滤波器具有与下述函数等效的传递功能
其中n等于频率域中的l， 2， 3，……。其是周期性陷波滤波器，其陷波频率取 决于滤波器的过采样率。数字滤波器32的输出由中等数据率(例如，78至300 kSPS (千采样点每秒))及中等分辨率(例如，12至14比特)的中间数字数据字组成。
数字滤波器32后面有可选的数字偏置校正电路34，其检测可能的电压偏置且应 用适宜的校正因数。
因此，经偏置校正的数据字被施加至数字同步解调器36的输入端，数字同步解 调器36还接收载波频率为fc的同步信号。在解调之后，将数字字施加至另一以第二 过采样率OSR2操作的数字十抽一滤波器38的输入端，其中第二过采样率OSR2通常 低于第一过采样率OSRl。数字滤波器38的输出S^由代表正弦信号的数字数据字一 一也就是经解调信号S^的包络线——组成。由于正弦信道22的总体滤波器特性，在 数字输出S獄中抑制载波频率fc。自然，余弦信道24同样地在其数字输出C ,中抑 制载波频率fc。 '
参看图3， 二阶S-A调制器由下列组成具有正模拟输入端x(t)的第一加法器、连 接至加法器40的输出端x2的第一积分器42、具有连接至积分器42的输出端的正输 入端和连接至第二积分器46的输入端的输出端x3的第二加法器44、具有连接至积分 器46的输出端x4的第一输入端的比较器48、及具有连接至比较器48的输出端DATA 输出的输入端和连接至加法器40和44的负输入端的输出端的D/A转换器50。比较器 48的第二输入端连接至参考电压电源，且将时钟频率为fcuc的时钟信号施加至比较器 48的时钟输入端。因此，比较器48执行A/D转换。如众所周知，如图4中图解说明， S-A调制器将诸如x(t)等模拟输入信号转换至数字单比特数据流。
图5中显示的数字滤波器是三阶十抽一滤波器，其具有三个以频率Fs计时的级联 累加器zl、 z2、 z3、三个以较低频率FD计时的级联微分器z4、 z5、 z6、以及一以频 率FD操作的中间开关。众所周知，这种滤波器将具有高采样率的1比特数据流x转换 为具有较低采样率的较高分辨率多比特数据流y。
在操作上，将诸如图6a所例示的正弦载波信号施加至转子线圈16。在具体实施 例中，载波信号的频率为10 kHz。由于转子的运动，诸如图6b所示的经调制信号被 引入定子线圈12、 14。在正弦信道和余弦信道的每一者中，S-A调制器30将经调制信 号转换为1比特数据流。所述1比特数据流经数字滤波器32滤波并因此转换为具有较 低采样率和较高分辨率的多比特数据流。在具体实施例中，S-A调制器的时钟频率为 10.24 MHz，且数字滤波器32的过采样率为128。视需要，校正多比特数据流的任何 所检测到的偏置误差，并随之将其施加至同步解调器36。还将如图6c所示的同步信 号施加至解调器36。图6d图解说明频率域中所产生的经解调信号。然而，应明了， 解调器36实际上是对在S-A调制和随后在数字滤波器32中进行十抽一之后所产生的
数字样本(也就是多比特数据字)进行操作。在其中S-A调制器的输出端具有10.24 MHz 数据率的实施例中，所述数据率被以80 kSPS的水平十抽一为中间数据流和12至14 比特的分辨率。在第二数字滤波器38中，将中间数据流的样本平均化成另外的十抽一 数据流及更高的分辨率。在具体实施例中，数字滤波器38的过采样率是32，从而产 生分辨率超过14比特的2.5 kSPS数据率。所产生的数据流代表诸如图7所示的包络 线信号。
如图8中显而易见，使用具体实施例的参数，每一信号处理信道22或24的总传 递函数具有周期性陷波特性。可以看出载波信号的频率落入滤波器的一个陷波部分内， 从而使得在所产生的数据流中有效地抑制载波频率。
尽管己将数字滤波器32揭示为三阶正弦滤波器，但应了解，其他滤波器类型也 将适合。在其中将对偶滤波器结构集成入CMOS组件中的实施例中，滤波器结构较佳 地可参看滤波器函数的阶数和过采样率二者来配置。第一数字滤波器32的过采样率可 在4至256范围内，且第二数字滤波器38的过采样率也在4至256内。滤波器38的 适合滤波器函数实例是积分器。时钟信号fcLK的适合范围是10至16MHz。在使用这 些参数时，载波频率fc将在10至20kHz的范围内，这是旋转变压器应用的典型值。
应明了，将正弦和余弦信道的每一者的所产生数据流施加至数字信号处理器，以 用于使用反正切函数根据数字样本来计算旋转角度，这是众所周知的。
权利要求
1、一种用于检测转子相对于定子的旋转位置的旋转变压器装置，其中所述转子承载转子线圈且所述定子具有一对相互偏移90°的定子线圈，且将载波信号施加至所述转子线圈，所述装置包括载波信号产生器和两个处理信道，每一处理信道均具有连接所述定子线圈中不同的一者的模拟输入端和信道输出端；所述处理信道的每一者包括∑-Δ调制器，其具有提供比特流的输出端，所述比特流代表从相应的定子线圈接收的模拟输入信号；第一数字滤波器，其接收来自所述∑-Δ调制器的所述比特流并将所述比特流转换至中间数字数据字；数字同步解调器，其将所述中间数字数据字与所述载波信号同步解调，以提供经解调的数据字；及第二数字滤波器，其平均所述经解调的数据字并在所述信道输出端上提供数字输出数据字，其中在所述输出数据字中抑制所述载波信号。
2、 如权利要求1所述的旋转变压器装置，其中将用于所述2-A调制器中的时钟信 号施加至同一处理信道中所述数字滤波器的时钟输入端。
3、 如权利要求1或权利要求2所述的旋转变压器装置，其中每一处理信道具有 总体呈周期性的陷波滤波器特性，且所述载波信号的频率经选择以落入一陷波部分内。
4、 如权利要求1至3中任一权利要求所述的旋转变压器装置，其中所述数字滤 波器是Sincn滤波器，且所述2-A调制器处于(n-l)阶。
5、 如权利要求4所述的旋转变压器装置，其中11 = 3。
6、 如权利要求1至5中任一权利要求所述的旋转变压器装置，其中所述载波信 号产生器提供代表正弦信号且能通过低通滤波器施加至所述转子线圈的脉宽调制信 号。
7、 如权利要求1至6中任一权利要求所述的旋转变压器装置，其中每一处理信 道均具有用于检测相应模拟输入信号中的偏置的构件、及用于校正所述中间数字数据字以补偿所检测偏置的校正构件。
8、 如权利要求2至7中任一权利要求所述的旋转变压器装置，其中所述第一数 字滤波器以第一过采样率操作，所述第二数字滤波器以第二过采样率操作，且以等于 所述时钟信号的频率除以所述第一及第二过采样率的乘积的数据率提供所述数字输出 数据字。
9、 如权利要求8所述的旋转变压器装置，其中所述第一过采样率被选择为处于4 至256之间，且较佳为128，所述时钟信号的频率被选择为处于10和16MHz之间， 且所述第二过采样率被选择为处于4和256之间，且较佳为32。
10、 如权利要求1至9中任一权利要求所述的旋转变压器装置，其中所述第二数 字滤波器是数字积分器。
11、 如权利要求1至10中任一权利要求所述的旋转变压器装置，其中所述两个处理信道的第一及第二数字滤波器均集成在CMOS组件中。
12、 如权利要求1至11中任一权利要求所述的旋转变压器装置，其中所述数字 滤波器可根据所述滤波器函数的阶数和所述过采样率二者来配置。
全文摘要
本发明提供一种便宜且仍提供高分辨率和高噪声抑制性的旋转变压器装置，其包括载波信号产生器和两个处理信道，每一处理信道均具有连接至不同的一个定子线圈的模拟输入端和信道输出端。每一处理信道均包括具有输出端的∑-Δ调制器(30)，其中所述输出端提供代表从相应的定子线圈接收的模拟输入信号的比特流。每一信道还包括第一数字滤波器(32)，所述第一数字滤波器接收来自∑-Δ调制器(30)的比特流并将所述比特流转换至中间数字数据字。另外，每一信道均具有数字同步解调器(36)，其将中间数字数据字与载波信号同步解调，以提供经解调的数据字。最后，每一信道均具有第二数字滤波器(38)，其平均所述经解调的数据字并在信道输出端提供数字输出数据字，其中所述载波信号在输出数据字中得到抑制。
文档编号H03M1/00GK101194424SQ200680009673
公开日2008年6月4日 申请日期2006年2月3日 优先权日2005年2月3日
发明者弗兰克·奥霍伊泽尔, 米卡埃尔·巴德尼尔斯, 米夏埃多·赖因霍尔德 申请人:德州仪器公司