缓冲电路的制作方法

专利名称：缓冲电路的制作方法
技术领域：
本发明涉及一种緩沖电路，特别涉及一种DA变换器的模拟输出緩冲 器。本发明适用于特别是使用于液晶显示装置的输出緩冲电路，特别是通 过低温多晶硅(LTPS)技术在液晶显示装置的玻璃基板上同时制作的输出緩 沖电路。
背景技术：
关于以往所使用的连接在DA变换器输出的模拟緩冲电路，如图7的 电路图所示，已知通过将3级反相放大器(反转放大器)以电容连接以及负反 馈连接而构成。
在以下各图中，通过在栅极端子标以小圈来表示P沟道MOS晶体管。 该模拟緩沖电路具有第1反相器，其包含在电源Vdd与接地Vss之 间串联连接的P沟道MOS晶体管PT1与N沟道MOS晶体管NT1;第2反 相器，其包含同样串联连接的晶体管PT2与NT2;以及第3反相器，其包 含串联连接的晶体管PT3与NT3。晶体管PT1与晶体管NT1的栅极共用连 接点经由电容器C1连接在输入端子，晶体管PT1与NT1的连接节点N1、 和栅极共用连接点之间设'置有第i开关SW1。
同样地，连接节点N1、和晶体管PT2及晶体管NT2的栅极共同连接 点之间连接有电容器C3。该晶体管PT2与晶体管NT2的栅极共用连接点、 和晶体管PT2与晶体管NT2的连接节点N2之间设置有第2开关SW2。
进而，连接节点N2、和晶体管PT3及晶体管NT3的栅极共用连接点 之间连接有电容器C4。该晶体管PT3与晶体管NT3的栅极共用连接点、和 晶体管PT3与晶体管NT3的连接节点N3之间设置有第3开关SW3。节点 N3为输出节点V0UT。
电容器C1的输入端子的相反侧经由电容器C2以及第4开关SW4连接 在节点N3，由此形成负反馈路径，并经由开关SW5向电容器C2与开关SW4 的连接点供给参照电压Vref。
如此，在该模拟緩沖电路中，电容连接3级的反相器，由此构成负反 馈电路。
接着，就该电路的动作加以说明。
首先，在进行初始化以及待机(standby)时的动作的待机模式(也称设 定模式)中，接通开关SW1、 SW2、 SW3、 SW5，断开开关SW4。由此，通过供给参照电压Vref而充电电容器C2、 C3、 C4。
接着，在作为緩冲器进行动作的主动(active )模式时，断开开关SW1、 SW2、 SW3、 SW5，接通开关SW4。由此，对应于输入电压驱动晶体管，在反相器各级反转的信号传递至次一级，输出点VouT呈现反转输出。
图8是表示以往的模拟緩沖电路的其他例的电路图。该电路揭示在下 述非专利文献1。
该緩冲电路大致包括3个部分。
首先，第l部分为电流源电路，通过串联连接在电源Vdd与接地Vss 之间的4个晶体管PTll、 PT12、 NTll、 NT12构成。即，源极连接在电源 Vdd的晶体管PT11的栅极与漏极相连接，晶体管PT12的源极连接在该漏 极，其栅极连接在接地Vss，晶体管NT12的漏极连接在晶体管PT12的漏 极，其栅极连接在电源VDD。晶体管NTll的漏极连接在晶体管NT12的源 极，其漏极连接在源极，源极接地。
该电流源电^各产生电流11 。
接着，第2部分为运算放大器(OperationalAmplifier)。该运算放大器包 括2个放大器，在第l放大器中，电流源电路的晶体管PT11与栅极共用连 接，源极连接在电源Vdd的偏圧晶体管PT21的漏极连接有2个晶体管PT22 以及PT23的源极，在它们的漏极连接有栅极共用连接的2个N沟道晶体管 NT21以及NT22的漏极，它们的源极都接地，作为负载晶体管而发挥作用。
以与以上结构对称的形状构成另一个第2放大器。
在该放大器中，在偏压晶体管NT33的漏极连接有2个差动晶体管NT31 以及NT32的源极，在它们的漏极连接有2个负载晶体管PT31以及PT32 的漏极，2个负载晶体管PT31以及PT32其栅极共用连接，且各源极连接 在电源VDD。
向晶体管PT23以及NT31的栅极供给输入VIN。另外，差动对的另一 侧的晶体管PT22以及NT32的栅极连接在作为输出点的节点NIO。设有漏极连接在该节点N10且源极连接在电源Vdd的P沟道晶体管 PT41，以及漏极连接在节点N10且源极连接在接地Vss的N沟道晶体管 NT41,它们构成反转电路。晶体管PT41的栅极连接有右侧的放大器输出， 晶体管NT41的栅极连接有左侧的放大器输出。
在该电路中，具有以电流源进行稳定驱动的运算放大器，故而以1级 的反转电路也可获得稳定的緩沖输出。
非专利文献1: "2-inchqVGA SOG-LCD employing TS-SLS" , Kook Chul Moon, et al., Digest of Technical Papers, AM-LCD04, 2004年有源矩阵液晶显 示装置研讨会，2004年8月25-27曰。

发明内容
发明要解决的问题
但是，以往的结构依存于制程(process)而存在消耗功率较大的问题。 特别是，待机模式时流动与运作模式时同样的电流，故而存在整体消耗功 率大的问题。
另外，在通过低温多晶硅(LTPS)形成电路元件的情况下，由于制程而 晶体管特性(导通电阻)产生不均，其结果为，存在消耗功率的不均变大的问题。如此的消耗功率的不均在图8中所见的4个晶体管的串联电路等中显 著。并且，该消耗功率的不均与外部基准电流源的稳定性或供给能力等无 关，而与晶体管特性本身有关，因而控制或者调整困难。以上情形在通过 图7加以说明的以往例中也相同。
因此，本发明的目的在于提供一种模拟緩沖电路，其可抑制制程引起 的晶体管导通电阻的不均导致的消耗功率的不均，并可获得大的驱动力。
用于解决问题的手段
本发明的緩沖电路具有
经电容耦合的奇数级的反转放大级；
负反馈电路，其自上述反转放大级的最终级输出端向第 一级输入端进行负反馈；
基准电流供给源；
第l开关，其设置在各反转放大级之间；以及
第2开关，对于至少最终级的负载晶体管以选择性地构成上述基准电
流供给源及电流镜电路的方式连接。
发明的效果
设置切换待机模式与主动模式的第1以及第2开关，在待机模式时通 过与基准恒流源耦合的电流镜晶体管流过恒定电流，因而，即使制程偏差 大，如果基准电流源稳定，则也可减少模拟緩冲电路的消耗功率。


图1是表示本发明的模拟缓沖电路的一实施方式的电路图。
图2是表示图1中说明的模拟緩冲电路的变形例的电路图。
图3是表示将本发明适用于图8所说明的以往的模拟缓沖电路的实施 方式的电if各图。
图4是表示本发明的模拟緩冲电路的其他实施方式的电路图。
图5是示意性地表示以往的緩沖电路的概略电路图。
图6是表示消除图5中的问题的结构的概略电路图。
图7是表示以往所使用的典型的模拟緩冲电路的电路图。
图8是表示以往的模拟緩冲电路的其他例的电路图。
标号说明
PT P沟道MOS晶体管 NT N沟道MOS晶体管 C 电容器 SW 开关
具体实施例方式
以下，参照

本发明的几个实施方式。
实施例1
图l是表示本发明的模拟缓沖电路的一实施方式的电路图，其是对图7 的结构加以改良。故而，对于与图相同的构成要素附以相同参照编号，省 略其详细i兌明。
在本实施方式中进而设置P沟道晶体管PT4构成的恒定电流Iref的基准电流电路，将各反相器中P沟道晶体管PT1、 PT2的各栅极与基准电流源的 晶体管PT4的栅极连接而构成电流镜。其结果，晶体管NT1、 NT2、 NT3
并非以往的互补型反相器，而成为源极接地型反转放大器。另外，就晶体
管PT3而言，经由开关SW6与基准电流源的晶体管PT4的栅极连接，但该 开关SW6导通时晶体管PT3同样地构成电流镜。另外，晶体管PT3的栅极 并非如以往般连接在电容器C4与开关SW3的连接点，而是经由电容器C5 连接在晶体管PT2的漏极(节点N2)。
就该电路的动作加以说明。
待机模式时导通开关SW1、 SW2、 SW3、 SW5、 SW6,断开开关SW4。
由此，各反相器上侧的各晶体管PT1、 PT2、 PT3作为电流镜电路动作， 故而流过少的电流，另一方面，电容器C2由基准电压源Vw充电。接着， 通过断开开关SW1、 SW2、 SW3、 SW5、 SW6，导通开关SW4,而成为主 动模式，输入信号V!n由各反相器及C1、 C2的反馈环路所反转，作为输出
信号Vout被取出。
此时，最终级的电流镜的晶体管PT3也作为放大器起作用，所以可增 强驱动力。
图2是图1所说明的模拟緩沖电路的变形例，其除了图1所示的结构 夕卜，还在节点N1与接地Vss之间设置有栅极与漏极相连接的N沟道晶体管 NT4。
该晶体管NT4是保证动作用的晶体管，在漏极侧的电位稍有上升时即 会导通，辅助第1级的反转放大器确实地动作。
图3是表示将本发明适用于通过图8加以说明的以往的模拟緩沖电路 的实施方式的电路图。在该图中，对于与图1对应的构成要素，附以相同 参照编号而省略其详细i兌明。
与图8不同的部分为，设置由P沟道晶体管PT51构成的恒定电流Iref
的基准电流电路，替代电流源电路而变更为构成电流镜的晶体管PT11与源 极接地型放大器NTll，进而在以往的反转放大器(PT41以及NT41)的下游 侧进而设置构成另一个电流镜的晶体管PT42，在其漏极与节点Nil之间串 联连接开关SW2，在晶体管NT32的栅极与晶体管PT41的连接点N10与节 点N11之间串联连接开关SW3,在Nl0与接地Vss之间串联连接源极接地 的晶体管NT41及开关SW1,在节点Nil与输出端子VouT之间设置开关 SW4。另外，源极接地的新晶体管NT41的栅极连接在电流镜NTll的栅极。
若就如此结构中的动作加以说明，则待机模式时导通开关SW1及SW2,断开开关SW3及SW4。由此在构成电流镜的晶体管PT22、 PT22、 PT42中仅流过微小的基准电流，电路内各节点成为初始状态。
接着，若断开开关SW1及SW2，导通开关SW3及SW4则成为主动模 式，对应于输入信号VjN,在3级的反转放大级NTll、 NT41、 NT42进行 反转放大。根据以上结构，通过电流镜供给电流，不具有流过大电流的电 流供给电路，故而整体的消耗功率减少。
另外，不具有如以往的4个晶体管的串联电路构成的电流供给电路， 故而在以LTPS制程制作电路的情况下，也不会产生由制程引起的晶体管导 通电阻的不均导致的消耗功率的不均。
图4是表示本发明的模拟緩冲电路的其他实施方式的电路图，其进一 步发展图1所示的实施方式。
该电路与图l所示的实施方式相同，具有3级源极接地放大器NT101、 NT102、 NT103，它们分别经由电容器C103以及C105而耦合。另外，具有 2个基准电流源，其一由源极连接在Vss线，且栅极与漏极相连接的晶体管 NT101构成，供给第1基准电流U。另一个由源极连接在电源VDD,且栅极与漏极相连接的晶体管PT104构成，供给第2基准电流Iref2。
晶体管NT104的栅极经由开关SW101,与构成第1级放大器的晶体管 NT101的栅极相连接，若断开开关SW1则该2个晶体管也作为电流镜而发 挥作用。在漏极连接在晶体管NTIOI的漏极的负载晶体管PT101的源极侧 连接有晶体管PT105,该晶体管PT105的源极连接在VDD，栅极与漏极相连 接，且进而连接在晶体管PT101的漏极。栅极与该晶体管PT105共用连接， 且源极与电源Vdd相連接的晶体管PT106与晶体管PT105共同构成电流镜， 其漏极连接在栅极与晶体管PT101的栅极共用连接的晶体管PT102的源极， 该晶体管PT102的漏极连接在构成第2放大器的晶体管NT102的漏极。第 2开关SW102连接在晶体管NT102的栅极与漏极之间。
晶体管NT102的漏极连接有二个电容器C104、 C105,电容器C104的 另一端经由开关SW103连接在输出端V0UT,并且连接在晶体管NT103的 栅极。另夕卜，电容器C105的另一端经由晶体管PT103的栅极及开关SW104， 连接在晶体管PT104的栅极。晶体管PT103的源极连接在电源VDD。
输入VIN经由电容器C101连接在晶体管NT101的4册极，并且经由电 容器C102,进而经由开关SWl06连接在基准电压Vref，并且经由开关SW105连接在输出端V0UT。
接着，就该电路的动作加以说明。
待机模式时导通开关SWIOI、 SW102、 SW103、 SW104、 SW106,断 开开关SW105。由此，在形成各电流镜的晶体管PT103以及NT101中仅流过基准电流Iref2以及基准电流Irefl,故而可抑制消耗功率。
主动模式时，断开开关SWIOI、 SW102、 SW103、 SW104、 SW106, 导通开关SW105。由此，3个反转放大器以及CIOI、 C102构成的负反馈将 输入信号反转，并取出输出。此时，最终级的晶体管PT103通过断开开关 SW104发挥放大功能，故而可增大驱动力。
接着，就緩冲电路中的稳定性加以考察。
图5是示意性地表示以往的緩冲电路的图，具有3级的反转放大级Al 、 A2、 A3,各放大级之前配置有电容器C1、 C2、 C3，成为电容耦合。
通常，为确保緩沖电路的动作稳定性，实施负反馈(Negative Feedback: NFB),如图5所示，自输出侧向输入侧设置有电容器C5构成的反馈电路。 另外，在中间级的放大级A2中，常在其两端之间设置相位补偿用的作为所 谓镜电容器的电容器C5。
但是，该电路结构存在相位余量(margin)不充分的情况。例如相位余 量会降低至22。。
一般而言，为获得充分的动作稳定性，相位余量必须为45。以上，若其 较少则输出会产生振铃或振荡。相位余量22。为非常低的值，动作稳定性低， 易振荡，过渡特性波形易产生振铃。
因此，如图6所示，除去以往的相位补偿用电容器C4，并且分别将栅 极与漏极相连接的PMOS晶体管Pl与NMOS晶体管Nl连接在第1级反转 放大级的输出。
由此，可降低第1级反转放大级的输出点中的阻抗，相位余量可达到 60°以上，稳定性方面可大幅度改善。
将这样的用于提高稳定性的PMOS晶体管及NMOS晶体管连接在第1 级放大器输出点，在上述各实施方式中也同样有效。
在以上说明的各实施方式中具有3个使信号反转的部分，优选将本发 明适用于3以上的奇数级。即，除以负反馈为前提而必须为奇数级之外， 反转部仅为1级则存在增益不足的情形，緩沖器的输出电压的精度或驱动
能力不足，故而并不理想。另一方面，即使反转部的级数较多，仍存在增 益过高或各反转部中相位延迟等的影响较大等坏影响，故而反转部3级被 认为在增益、稳定性方面最易取得平衡，但是并不限定于此，也可适用于 具有奇数级的反转放大器。另外，最终级的放大器的一部分通过开关选择， 在待机模式时必然进行电流镜动作，但是在主动模式时作为反转放大器的 一部分而发挥作用，可任意选择。
另外，在上述各实施方式中，基准电流源的电流值固定，但也可根据 设计者的选择加以决定，将其设定为小电流以相对于主动模式时的驱动力 更优先考虑减少待机时的消耗功率，或者设定为大电流以适当地减少待机 时的消耗功率而增加主动模式时的驱动力。进而，也可将如此的设定程序 化。
权利要求
1.一种缓冲电路，其特征在于具有经电容耦合的奇数级的反转放大级；负反馈电路，其自上述反转放大级的最终级输出端向第一级输入端进行负反馈；基准电流供给源；第1开关，其设置在各反转放大级之间，对应于动作模式进行切换；以及第2开关，其对应于动作模式，对于至少最终级的晶体管以选择性地构成上述基准电流供给源及电流镜电路的方式连接。
2. 如权利要求1所述的緩沖电路，其特征在于，上述反转放大级为源 极接地放大器。
3. 如权利要求1或2所述的緩冲电路，其特征在于，上述反转放大级 之前具有运算放大器。
4. 如权利要求1所述的緩冲电路，其特征在于，上述反转放大级具有 放大部分及主动负载部分，该主动负载部分以如下方式构成通过上述开 关的操作，在待机模式时形成上述基准电流供给源及电流镜电路，在主动 模式时成为相对于放大部分的放大器。
5. 如权利要求1所述的緩冲电路，其特征在于，连接P沟道MOS晶 体管及N沟道MOS晶体管，在上述反转放大级的中间级的输入节点分别连 接所述P沟道MOS晶体管及N沟道MOS晶体管的栅极与漏极，且将它们 的源极连接在基准电位。
6. 如权利要求1至5中任一项所述的緩沖电路，其特征在于，上述基 准电流供给源具有P沟道MOS晶体管用及N沟道MOS晶体管用的两种。
全文摘要
本发明提供一种缓冲电路，其可抑制特别是由制程引起的晶体管的导通电阻偏差导致的消耗功率偏差，且可减少消耗功率，并且可获得大的驱动力。该缓冲电路具有经电容耦合的奇数级的反转放大级、自上述反转放大级的最终级输出端向第一级输入端进行负反馈的负反馈路径、基准电流供给源、设置在各反转放大级之间的第1开关、以及对于至少最终级的负载晶体管以选择性地构成上述基准电流供给源及电流镜电路的方式连接的第2开关。
文档编号H03F3/30GK101204008SQ200680020638
公开日2008年6月18日 申请日期2006年6月8日 优先权日2005年6月10日
发明者松木史朗 申请人:统宝香港控股有限公司