专利名称：D类放大器及其方法
技术领域：
对于信号DP和信号DN的四种可能状态中的DP和DN第 一状态，即图2中的S1，比较器24的输出为低而比较器25的输出为 高，这使晶体管35和39激活同时使晶体管36和38被禁止。由于门 28仅一个输入为高，门28的输出为高，这迫使反相器29的输出为低， 藉此禁止晶体管31和32的开关。门43和门44的输出为低，而门42 和门45的输出为高。因此，晶体管35和39被激活以提供电流来驱 动负栽15，同时使晶体管36和38被禁止。如图示52和53所示，晶 体管35将输出13拉至榆入16的电压，晶体管39将输出14拉至返 回17的电压，藉此差分驱动负栽15。除对来自接线的电容和以寄生 的方式连接至输出13和输出14的其它电容充电外，晶体管35和39 还对晶体管35、 36、 38和39的寄生电容充电。晶体管35将输出13 上的电容充电至输入16的电压，晶体管39将输出14上的电容充电 至返回17的电压。在状态2 (S2)中，比较器24和比较器25的输出 均为高。由于门28的输入均为高，门28的输出为低同时反相器29 的输出为高，这使晶体管31和32的开关将H桥的两个共用节点短接， 阻止电路23提供电流至负栽15。门44和门45的输出为低而门42和 43的输出为高，这使晶体管35、 36、 38和39被禁止。使晶体管31 和32激活还引起输出13和14上的电容在电容之间分配电荷。因此， 输出13和输出14均充电至输入16和返回17之间的电压的近似一半 值(参见S2处的图示52和图示53)。第三状态中，即图2中的S3， 比较器24的输出为高而比较器25的输出为低。由于门28仅一个输 入为高，门28的输出为高而反相器29的输出为低，这使晶体管31 和晶体管32的开关被禁止。门43和门44的输出为高而门42和门45 的输出为低，这使晶体管36和晶体管38被激活同时使晶体管35和 晶体管39被禁止。晶体管38将输出14拉至输入16的电压，晶体管 36将输出13拉至返回17的电压，藉此提供电流至负栽15以差分驱 动负栽15 晶体管38将输出14上的寄生电容充电至输入16上的电 压值，晶体管36将输出13上的寄生电容充电至返回17上的电压值， 第四状态S4中，比较器24和比较器25的输出均为低。来自比较器
24和比较器25的低输出迫使门28的输出为低而反相器29的输出为 高。来自门28的低输出和来自逆变器29的高输出使相应的晶体管32 和晶体管31开关被激活。门44-45的输出为低而门42和43的输出 为高，这使晶体管35、 36、 38和39被禁止。使晶体管31和晶体管 32激活使得H桥的共用连接短接在一起。因此，可以看出，当数字 信号DP和DN在共同状态或相同状态时，晶体管31和晶体管32将 输出13和输出14短接在一起。使晶体管31和晶体管32激活还引起 输出13和输出14上的电容在电容之间分配电荷。因此，输出13和 输出14均充电至输入16和返回17之间的电压的近似一半的值(参 见S4处的图示52和图示53)。正如能够从图示52和图示53所看出 的，当输出改变状态以驱动负载15时，每一输出的电压摆幅(voltage swing)为输入16和返回17之间的电压的一半的最大值，由下式所 示
摆幅=(V16-V17 ) /2 其中
V16-V17 =输入16上的电压值和返回17上的电压值之差12因为由信号OP和信号ON的转换所产生的EMI与电压摆幅 的平方成比例，如下式所给出 EMI = kV2 其中
V=信号的电压摆幅 k=比例常量
这样，信号OP和信号ON所产生的EMI为现有的D类放大器 所产生的EMI的近似四分之一，所述现有的D类放大器的电压摆幅 近似等于供应至D类放大器的电压，如下所示
EMI (11) =k ( (V16-V17) /2) 2 =k 。/4) ( V16-V17) 2。
[13为辅助对放大器11和电路23提供这一功能，晶体管35的 源极一般连接至晶体管38的源极并连接至输入16。晶体管35的漏极
一般连接至输出13、晶体管36的漏极、晶体管32的漏极和晶体管 31的漏极。晶体管38的漏极一般连接至输出14、晶体管39的漏极、 晶体管32的源极和晶体管31的源极。晶体管36的源极一般连接至 晶体管39的源极并连接至返回17。晶体管35的栅极35连接至门43 的输出。门43的第一输入一般连接至比较器24的输出、门44的第 一输入和门28的第一输入。门43的第二输入一般连接至反相器29 的输出、晶体管31的栅极和门42的第一输入。门42的第二输入一 般连接至比较器25的输出、门45的第一输入和门28的第二输入。 门42的输出连接至晶体管38的栅极。门44的笫二输入一般连接至 门28的输出、逆变器29的输入、门45的笫二输入和晶体管32的栅 极。门44的输出连接至晶体管36的栅极。门45的输出连接至晶体 管39的栅极。比较器24的同相输入一般连接至比较器25的反相输 入并连接至放大器20的输出。比较器24的反相输入一般连接至比较 器25的同相输入和saw 21的输出。放大器20的输入连接至输入12。
[14图3是示出在半导体管芯(die) 61上形成的半导体器件或 集成电路的实施例的一部分的放大平面示意图。放大器11形成在管 芯61上。管芯61还可以包括为附图
的简单性而未在图3中示出的其 它电路。放大器11和器件或集成电路60通过为本领域技术人员所公 知的半导体制造技术在管芯61上形成。
151考虑到上述内容，显然，披露了一种新颖的器件和方法。除 其它特征外，还具有如下特征配置放大器以形成第一PWM和第二 PWM开关信号，并使开关将输出短接在一起，以此作为PWM信号 的一些状态的响应。将输出短接在一起有助于减小由负栽进行开关产 生的EMI。
[16尽管用特定优选实施例来描述本发明的主题，但是显然，对 于半导体领域的技术人员而言，很多替代和变化是显而易见的。例如， 可以使用其它开关电路来阻止电路27驱动负载。此外，为了说明的 清楚性，全部使用词"连接"，然而，其具有与词"耦合"相同的意思。 因此，"连接"应当解释为包括直接连接或间接连接。
权利要求
1. 一种D类放大器，包括:耦合为第一对堆叠开关的第一开关和第二开关，所述第一对堆叠开关在所述第一开关和所述第二开关之间的共用节点处具有第一输出；耦合为第二对堆叠开关的第三开关和第四开关，所述第二对堆叠开关在所述第三开关和所述第四开关之间的共用节点处具有第二输出；控制电路，以可操作的方式被耦合成仅将所述第一输出短接至所述第二输出。
2. 如权利要求1所述的D类放大器，还包括被配置成接收输入 信号以及响应地形成具有第一占空比的第一脉宽调制信号和响应地 形成具有第二占空比的第二脉宽调制信号的所述控制电路，所述第一 占空比由所述输入信号的幅度决定，所述第二占空比由所述输入信号 的幅度决定，其中所述第一 占空比与所述笫二占空比之差与所述输入 信号的幅度成比例。
3. 如权利要求2所述的D类放大器，还包括被配置成使用所述 第一脉宽调制信号和所述第二脉宽调制信号来阻止所述D类放大器 向所述D类放大器的所述输出提供电流的所述控制电路。
4. 如权利^"求2所述的D类放大器，其中所述D类放大器被配 置成响应于所述笫一占空比与所述第二占空比之差而向所述D类放 大器的所述输出提供电流。
5. 如权利要求2所述的D类放大器，其中所述第一脉宽调制信 号和所述第二脉宽调制信号具有固定频率。
6. 如权利要求1所述的D类放大器，其中所述控制电路包括耦 合在所述第一对堆叠开关的所述第一输出和所述第二对堆叠开关的 所述第二输出之间的第五开关，其中所述控制电路被配置成操作所述 第五开关来将所述第一输出短接至所述笫二输出。
7. 如权利要求6所述的D类放大器，还包括辆合在所述第一对 堆叠开关的所述第一输出和所述第二对堆叠开关的所述第二输出之 间的第六开关，其中所述控制电路被配置成操作所述第六开关来将所 述第 一输出短接至所述第二输出。
8. 如权利要求1所述的D类放大器，其中所述控制电路以可操 作的方式被耦合，以保持所述D类放大器的输出上的电压值近似处在 所述D类放大器的电压返回值和所述D类放大器的工作电压值之间 的中点处。
9. 如权利要求8所述的D类放大器，其中所述控制电路以可操 作的方式被耦合，以禁止所述笫一对堆叠开关和所述第二对堆叠开 关，以阻止所述D类放大器向所述D类放大器的所述输出提供电流。
10. —种形成D类放大器的方法，包括以可操作的方式耦合所述D类放大器以响应于模拟输入信号地 形成数字信号；配置所述D类放大器以响应于所述数字信号地向所述D类放大器的输出提供电流；和配置所述D类放大器的控制电路以响应于表示所述模拟输入信 号的非零值的所述数字信号的状态地阻止所述D类放大器向所述输 出提供电流，以及将所述D类放大器的所述输出上的电压保持近似处 在所述D类放大器的电压返回和所述D类放大器的工作电压之间的 中点。
11. 如权利要求10所述的方法，其中以可操作的方式耦合所述 D类放大器以响应于模拟输入信号地形成数字信号包括配置所述D类 放大器以形成具有第一占空比的第一PWM信号和具有第二占空比的 笫二 PWM信号，所述第 一 占空比根据所述模拟输入信号的幅度获得， 所述第二占空比根据所迷模拟输入信号的所述幅度获得，其中所述第 一占空比与所述第二占空比之差与所述模拟输入信号的所述幅度成 比例。
12. 如权利要求U所述的方法，其中配置所述D类放大器的所 述控制电路以响应于所迷数字信号地阻止所迷D类放大器向所迷输 出提供电流包括配置所述D类放大器的所述控制电路以响应于所述 第一 PWM信号和所迷第二 PWM信号地阻止所述D类放大器向所述 输出提供电流。
13. 如权利要求10所述的方法，其中配置所述D类放大器的所 述控制电路以阻止所述D类放大器向所述输出提供电流包括配置所 述控制电路以将所述输出耦合在一起。
14. 如权利要求13所述的方法，其中配置所述控制电路以将所 述输出耦合在一起包括当所述数字信号处于共同状态时将所述输出 耦合在一起，
15. 如权利要求IO所述的方法，其中配置所述D类放大器的所 述控制电路以阻止所述D类放大器向所述输出提供电流包括以可搮 作的方式辆合所述控制电路以当所述数字信号处于共同状态时阻止 向所述输出提供电流。
16. —种D类放大器，包括以可操作的方式被耦合以接收模拟信号并响应地形成表示所述 模拟信号的数字信号的第一电路；具有笫一输出和第二输出的H桥电路，所述H桥电路以可操作 的方式被耦合以响应于所述数字信号地向所述输出提供电流以及从 所述输出吸收电流；和并联耦合在所述H桥电路的所述第一输出和所述第二输出之间 的第一开关。
17. 如权利要求16所述的D类放大器，还包括与所述笫一开关 并联耦合的第二开关。
18. 如权利要求17所述的D类放大器，还包括5MC配置以从所述 数字信号形成第一控制信号和第二控制信号的控制逻辑，其中所述笫 一控制信号使所述第一开关激活以用于所述数字信号的共同状态，所 述第二控制信号使所述第二开关激活以用于所述数字信号的共同状态。
19. 如权利要求16所述的D类放大器，其中所述笫一开关以可 操作的方式被耦合以响应于所述数字信号地阻止所述D类放大器向 所述输出提供电流。
20. 如权利要求16所述的D类放大器，还包括被配置以根据所 述数字信号形成控制信号的控制逻辑，其中所述控制信号使所述第一 开关激活以用于所述数字信号的共同状态.
全文摘要
在一实施例中，D类放大器(11)被配置以形成第一(DP)和第二(DN)PWM信号，每一信号具有与所接收的模拟输入信号(12)成正比的占空比，并响应地使能开关(31、32)以响应于所述第一(DP)和第二(DN)PWM信号的一些状态而将所述D类放大器(11)的所述输出(13、14)短接在一起。
文档编号H03F3/72GK101385238SQ200680053146
公开日2009年3月11日 申请日期2006年3月3日 优先权日2006年3月3日
发明者H·沙维 申请人:半导体元件工业有限责任公司