专利名称：电平位移电路及其驱动方法、以及具有电平位移电路的半导体电路装置的制作方法
技术领域：
本发明涉及电平位移电路及其驱动方法、以及具有电平位移电路的半 导体电路装置，特别是涉及不管接通电源的顺序如何都防止有剩余电流流 过的电平位移电路及其驱动方法、以及具有电平位移电路的半导体电路装 置。
背景技术：
在同时搭载有模拟电路和逻辑电路的所谓的系统LSI中，当具有模拟 电源以及逻辑电源等多个电源系统时，在说明书中规定了接通电源的顺 序。
并且， 一旦按照与上述的规定不同的顺序接通电源，就会有过度的剩 余电流在电路内流动。
例如，在以来自使用逻辑电源来动作的电路的信号驱动使用模拟电源 来动作的电路的系统LSI中，在从接通模拟电源起直到接通逻辑电源为止 的期间，来自使用逻辑电源来动作的电路的信号的电平将处于不确定状 态。因此，在使用模拟电源来动作的电路中，由于接收来自使用逻辑电源 来动作的电路的信号的MOS晶体管的栅极电压处于不确定状态，因此在 该MOS晶体管内会有剩余电流流过。其结果是会增加用于驱动上述系统 LSI的电池的消耗。
因此，关注接收逻辑信号并向模拟电路输出信号的电平位移电路，可 以想到在从接通模拟电源起直到接通逻辑电源为止的期间防止从电平位移 电路输出的信号的电平变得不确定。(例如专利文献1和专利文献2)。
例如，在专利文献1中记载了一种电平位移电路，在该电平位移电路 中，通过电容耦合来耦合模拟电源和电平位移电路内的节点，从而在接通 模拟电源的同时将预料到电平位移中的电位会处于不确定状态的节点的电位进行固定。
另外，在专利文献2中记载了一种电平位移电路，在该电平位移电路 中，将构成电平位移电路的输出缓冲器的前级的节点与模拟电源或接地电 源通过电容耦合而结合，从而在接通模拟电源的同时固定上述前级的节点 的电位。
专利文献1:日本专利文献特开平10-336007号公报； 专利文献2:日本专利文献特开平10-163854号公报。
发明内容
在上述的电平位移电路中，由于通过电容耦合来固定节点的电位，因 此从接通模拟电源起直到电容积累电荷进而节点的电位被固定为止需要时 间。
并且，特别是关注在电平位移电路内的节点电位被固定之前的期间构 成电平位移电路并驱动与电平位移电路连接的负荷的输出缓冲器，在该输 出缓冲器的前级节点的电位被固定之前的期间，来自电平位移电路的输出 缓冲器的信号的电平没有被固定。
于是，在从接通模拟电源起直到接通逻辑电源为止的期中的、电平 位移电路的节点电位被固定之前的期间，会有剩余电流在电平位移电路内 以及模拟电路内流动。
艮P，构成电平位移电路的输出缓冲器的P型MOS晶体管以及N型 MOS晶体管中会有击穿电流流过，从而产生剩余电流。
另外，在接收来自上述的输出缓冲器的信号而动作的模拟电路中，由 于接收信号电平不确定的信号，因此模拟电路内的接收到该不确定状态的 信号的MOS晶体管中会有击穿电流流过，从而产生剩余电流。
因此，本发明的目的在于，提供不产生剩余电流的电平位移电路、以 及不管模拟电源和逻辑电源的接通顺序如何都不产生剩余电流的半导体电 路装置。
为了解决上述的问题，本发明提供一种电平位移电路，至少包括电 平位移部，所述电平位移部与产生高电位的高电位电源、产生低电位的低电位电源、以及产生接地电位的接地电位电源连接，接收在所述低电位和 接地电位之间摆动的低电位信号，并将该低电位信号变换成在所述高电位 和接地电位之间摆动的高电位信号后输出；反相器部，所述反相器部对来
自所述电平位移部的所述高电位信号进行反相放大；以及N型MOS晶体 管，所述N型MOS晶体管与反相器部串联连接在所述高电位电源和接地 电位电源之间，并且其栅极电极连接在所述低电位电源上，所述N型 MOS晶体管向所述反相器部提供接地电位。
其栅极电极与低电位电源连接并且向反相器部提供接地电位的N型 MOS晶体管直到低电位电源上升为止截止。另外，在接通了高电位电源后 接通低电位电源之前的期间，从反相器部输出的信号的电位被固定在高电 位。
另外，为了解决上述的问题，本发明提供一种半导体电路装置，包 括被提供低电位的低电位电源端子；被提供高电位的高电位电源端子； 模拟电路；逻辑电路；以及具有上述结构的电平位移电路，所述电平位移 电路将从逻辑电路输出的低电位信号电平位移成高电位信号后输出给模拟 电路。
来自电平位移电路的电平与来自逻辑电路的信号的电平无关地被固 定。于是，在从高电位电源被接通起到低电位电源被接通为止的期间，模 拟电路也从电平位移电路接收到电平固定的信号。
发明效果
在从接通高电位电源起到接通低电位电源为止的期间，向反相器部提 供接地电位的N型MOS晶体管保持截止，由此防止了反相器部的击穿电 流。另外，通过将反相器部所输出的信号的电位固定在高电位或低电位 上，接收从反相器部输出的信号的模拟电路的MOS晶体管的栅极电位取 低电位或高电位。从而防止了模拟电路的MOS晶体管的击穿电流。
图1示出了实施例1的电平位移电路；
图2示出了表示电源接通顺序的波形图、以及从输入端子3输入的输入信号以及从输出端子13输出的输出信号的波形图3示出了表示电源接通顺序的波形图、以及从输入端子3输入的输 入信号以及从输出端子13输出的输出信号的波形图4示出了实施例2的电平位移电路；
图5示出了实施例3的半导体电路装置50。
符号说明
1高电位电源
2、 6、 8、 10 P型MOS晶体管 3输入端子
4、 7、 9、 11、 12 N型MOS晶体管
5低电位电源
13输出端子
14接地电位电源
15、 16、 17节点
19、 21电平位移部
20反相器部
22、 27高电位电源1的电位
23、 26低电位电源5的电位
24、 28输出信号的电位
25、 29输入信号的电位 30、 31 P型MOS晶体管 32、 33节点
40高电位电源端子
41模拟电路
42电平位移电路
43信号传递电路
44逻辑电路
45低电位电源端子
46输入端子
847输出端子
50半导体电路装置
具体实施例方式
下面，对本发明的实施例l、实施例2以及实施例3进行说明。
实:例1是具有如下特点的电平位移电路，g卩该电平位移电路与至 少两种电源以及接地电源连接并不管接通电源的顺序如何都防止了构成电 平位移电路的反相器部的击穿电流。
利用图l、图2以及图3，对实施例l进行说明。
<电平位移电路〉
图1示出了实施例1的电平位移电路。实施例1的电平位移电路包
括电平位移部19、反相器部20、 N型MOS晶体管12。其中，电平位移 部19包括与高电位电源1连接的P型MOS晶体管2、输入端子3、与 接地电位电源14连接的N型MOS晶体管4、与低电位电源5连接的P型 MOS晶体管6、与接地电位电源14连接的N型MOS晶体管7、与高电位 电源1连接的P型MOS晶体管8、以及与接地电位电源14连接的N型 MOS晶体管9。反相器部20包括与高电位电源l连接的P型MOS晶体 管10、 N型MOS晶体管11以及输出端子13。 N型MOS晶体管12与接 地电位电源14连接并向反相器部20提供接地电位。
电平位移部19作为锁存与从输入端子3输入的低电位信号对应的高 电位信号的锁存型电路来动作。低电位信号是指在低电位和接地电位间摆 动的信号。高电位信号是指在高电位和接地电位间摆动的信号。
电平位移部19的P型MOS晶体管2的源极连接在高电位电源1上， 漏极连接在节点15上，栅极连接在节点17上，并且，背栅连接在高电位 电源l上。
N型MOS晶体管4的源极连接在接地电源14上、漏极连接在节点15 上，栅极连接在输入端子3上，并且，背栅连接在低电位电源14上。
艮口 ， P型MOS晶体管2和N型MOS晶体管4串联连接在高电位电源
9l和接地电位电源14之间。
电平位移部19的P型MOS晶体管8的源极连接在高电位电源1上， 漏极连接在节点17上，栅极连接在节点15上，并且背栅连接在高电位电 源1上。
N型MOS晶体管9的源极连接在接地电源14上、漏极连接在节点17 上，栅极连接在节点16上，并且背栅连接在接地电源14上。g卩，P型 MOS晶体管8和N型MOS晶体管9串联连接在高电位电源1和接地电位 电源14之间。
另外，P型MOS晶体管2的栅极电极与P型MOS晶体管8的漏级连 接，并且P型MOS晶体管8的栅极电极与P型MOS晶体管2的漏级连 接，从而构成了所谓的交差连接。
电平位移部19的P型MOS晶体管6的源极连接在低电位电源5上， 漏极连接在节点16上，栅极与输入端子3、 P型MOS晶体管7的栅极、 以及N型MOS晶体管4的栅极连接，并且背栅连接在低电位电源5上。
N型MOS晶体管7的源极连接在接地电源14上，漏极连接在节点16 上，栅极与输入端子3、 P型MOS晶体管6的栅极以及N型MOS晶体管 4的栅极连接，并且背栅连接在接地电源5上。从输入端子3输入的信号 是在低电位和接地电位间摆动的低电位信号。
因此，P型MOS晶体管6和N型MOS晶体管7形成逻辑反相电路。 于是，来自与N型MOS晶体管4的栅极连接的输入端子3的信号被逻辑 反相，并被传递到N型MOS晶体管9的栅极。从而输出至节点16的信号 是在低电位和接地电位间摆动的低电位信号。
其结果是，在节点15上产生与输入端子3的信号逻辑相反的信号， 并维持该信号。
另外，在节点17上产生与传递到N型MOS晶体管9的栅极上的信号 逻辑相反的信号，并维持该信号。这是因为P型MOS晶体管2以及P型 MOS晶体管8各自的栅极电极分别与另一个P型MOS晶体管的漏极交差 连接而构成了锁存电路的缘故。
节点15和节点17的信号是在由高电位电源1引起的高电位和由接地电源14引起的接地电位之间摆动的高电位信号。
反相器部20作为反相放大电路来动作。在反相器部20中，P型MOS 晶体管10的源极连接在高电位电源1上，栅极连接在节点15上，漏极连 接在输出端子13上，并且背栅连接在高电位电源1上。
在反相器部20中，N型MOS晶体管11的源极连接在节点18上，栅 极连接在节点15上，漏极连接在输出端子13上，并且背栅连接在接地电 源14上。
因此，反相器部20对来自节点15的信号进行反相放大，然后输出给 输出端子13。因此，输出到输出端子13上的信号是在由高电位电源1引 起的高电位和由接地电源14引起的接地电位之间摆动的高电位信号。
N型MOS晶体管作为开关来动作。N型MOS晶体管12的源极连接 在接地电源14上，栅极连接在低电位电源5上，漏极连接在节点18上， 并且背栅连接在接地电源14上。从而，当低电位电源14是接地电位时， N型MOS晶体管12不对反相器部20提供接地电位，因此节点18的电位 取低电位和高电位的中间电位。另一方面，当低电位电源14为低电位 时，N型MOS晶体管12对反相器部20提供接地电位，因此节点18的电 位变为低电位。
<高电位电源先被接通时的电平位移电路的动作>
图2示出了表示电源的接通顺序的波形图、以及向输入端子3输入的 输入信号和从输出端子13输出的输出信号的波形图。
示出高电位电源先被接通的电源接通顺序的波形图随时间的经过示出 了高电位电源1的电位22和低电位电源5的电位23的变化。
高电位电源1的电位22在Tl时刻上升至高电位，例如3.0V，并维持 该电位。
低电位电源5的电位23在比Tl晚的T2时刻上升至低电位，例如 1.8V，并维持该电位。
信号的波形图随时间的经过示出了输出信号的电位24以及输入信号 的电位25的变化。输出端子13所输出的信号在Tl时刻随着高电位电源1 的上升而上升到高电位，例如3.0V。并且，输出端子13所输出的信号在
iiT2时刻随着低电位电源5的上升而根据来自输入端子3的输入信号发生变
化。例如，当来自输入端子3的输入信号为接地电位时，输出端子13的 输出信号也是接地电位。另外，当输入信号在T3时刻开始从接地电位向 低电位上升并在T4时刻下降到接地电位时，输出信号也与其对应地在T3 时刻开始向高电位上升并在T4时刻下降到接地电位。
这里，在Tl时刻至T2时刻的期间，输出端子13的输出信号示出高 电位是由于如下的理由。
首先，假定在向输入端子3输入的输入信号为接地电位、低电位电源 5为接地电位、高电位电源l为接地电位的状态下，高电位电源1在T1时 刻向高电位上升。
于是，由于输入端子3的信号以及节点16维持接地电位，因此N型 MOS晶体管4、 9截止。从而节点15和节点17变为浮动状态。这里，节 点17的寄生电容仅由P型MOS晶体管2的栅极电容构成，与此相对，节 点15的寄生电容由P型MOS晶体管8和反相器部20的MOS晶体管的栅 极电容构成，因此节点15的寄生电容大。因此，在高电位电源1上升到 高电位时，节点17先到达高电位，所以P型MOS晶体管2截止。于是， 节点15的电位取作为接地电位和高电位的中间电位的接近接地电位侧的 电位。其结果是，反相器部20的P型MOS晶体管10导通，从而具有高 电位的输出信号输出到输出端子13上。由于向反相器部20提供接地电位 的N型MOS晶体管12截止，因此在反相器部20中不会有击穿电流流 过。
当在T2时刻低电位电源5向低电位上升时，节点16的电位变为低电 位。这是因为输入信号是接地电位，因此该信号被反相放大后被输出给节 点16的缘故。其结果是，节点17的电位变为接地电位，因此节点15变为 高电位。于是，变为接地电位的信号被输出到输出端子13上。
在如上述确定了各节点的电位之后，根据来自输入端子3的输入信号 变为接地电位还是低电位，其反相信号被输出至节点16。于是，当输入信 号为低电位时，在节点15上产生接地电位的信号，当输入信号为接地电 位时，在节点15上产生高电位的信号。从而从输出端子13输出与来自输入端子3的输入信号振幅不同但同相的信号。
<接地电位电源先被接通时的电平位移电路的动作〉
图3示出了表示电源接通顺序的波形图、以及向输入端子3输入的输 入信号以及从输出端子13输出的输出信号的波形图。
示出低电位电源先被接通的电源接通顺序的波形图随时间的经过示出
了高电位电源1的电位27和低电位电源5的电位26的变化。
低电位电源5的电位26在T1时刻上升至低电位，例如1.8V，并维持 该电位。
高电位电源1的电位27在比Tl时刻晚的T2时刻上升至高电位，例 如3.0V，并维持该电位。
信号的波形图随时间的经过示出了输出信号的电位28以及输入信号 的电位29的变化。在Tl时刻低电位电源5上升之后，输出端子13所输 出的信号为接地电位。并且，在T2时刻高电位电源1上升之后，输出端 子13所输出的信号仍为接地电位。之后，当来自输入端子3的输入信号 为接地电位时，输出端子13的输出信号也为接地电位。另外，例如，当 输入信号在T3时刻开始从接地电位向低电位上升并在T4时刻下降到接地 电位时，输出信号也与其对应地在T3时刻开始向高电位上升并在T4时刻 下降到接地电位。
这里，在Tl时刻至T2时刻的期间，输出端子13的输出信号示出接 地电位是由于如下的理由。
首先，假设在向输入端子3输入的输入信号为接地电位、低电位电源 5为接地电位、高电位电源l为接地电位的状态下，低电位电源5在T1时 刻向低电位上升。
于是，由于输入端子3的信号为接地电位，另一方面，节点16变为 低电位，因此N型MOS晶体管4截止，N型MOS晶体管9导通。其结果 是，节点15变为浮动状态，节点17变为接地电位。在Tl时刻，高电位 电源1尚未上升。于是，节点15的电位取接地电位。但是，由于向反相 器部20提供高电位的高电位电源1没有上升，因此不管反相器部20的P 型MOS晶体管10的状态如何，输出端子13都取接地电位。并且，虽然
13N型MOS晶体管12已导通，但在反相器部20中不会有击穿电流流过。 并且，在T2时刻，在高电位电源1向高电位上升时，节点17的电位
变为接地电位，因此节点15变为高电位。于是，在输出端子13上输出变
为接地电位的信号。
在如上述确定了各节点的电位之后，根据来自输入端子3的输入信号
是变为接地电位还是低电位，其反相信号被输出至节点16。于是，当输入
信号为低电位时，在节点15上产生接地电位的信号，当输入信号为接地
电位时，在节点15上产生高电位的信号。从而从输出端子13输出与来自
输入端子3的输入信号振幅不同但同相的信号。 <总结>
如上所述，实施例1的电平位移电路包括电平位移部19、反相器部 20、以及N型MOS晶体管12，所述电平位移部19与高电位电源1、低电 位电源5、以及接地电源14连接，并且从输入端子3接收在低电位和接地 电位之间摆动的输入信号，从节点15输出在高电位和接地电位间摆动的 输出信号，所述反相器部20对所述输出信号进行反相放大，所述N型 MOS晶体管12的栅极电极与低电位电源5连接。将低电位信号向高电位 信号的变换称作电平位移。
并且，上述的电平位移部19包括P型MOS晶体管2、 P型MOS晶 体管8、 N型MOS晶体管4、 N型MOS晶体管9、以及反相器，其中，反 相器接收连接在N型MOS晶体管4的栅极电极上的输入信号，并向N型 MOS晶体管9的栅极电极输出在低电位和接地电位之间摆动的、输入信号 的反相信号栅极电极，P型MOS晶体管2和N型MOS晶体管4串联连接 在高电位电源和接地电位电源之间，P型MOS晶体管8和N型MOS晶体 管9串联连接在高电位电源和接地电位电源之间，连接P型MOS晶体管2 和N型MOS晶体管4的节点15连接在P型MOS晶体管8的栅极电极以 及反相器部20上，连接P型MOS晶体管8和N型MOS晶体管9的节点 17连接在P型MOS晶体管2的栅极电极上。
对于实施例1的电平位移电路，能够在Tl时刻接通高电位电源，使 节点15取中间电位，并使节点17取高电位，从而受到节点15的中间电
14位，而使输出端子输出具有高电位的信号，然后在T2时刻接通低电位电 源5，输入具有接地电位的输入信号，从而使输出端子输出具有接地电位 的输出信号。
其结果是，在实施例1的电平位移电路中，当在Tl时刻先接通了高
电位电源1时，由于低电位电源5为接地电位，因此N型MOS晶体管12 截止。从而没有击穿电流流过反相器部20。另外，直到在T2时刻接通低 电位电源5之前，输出端子13输出具有高电位的信号。
另一方面，在实施例1的电平位移电路中，当在Tl时刻先接通了低 电位电源5时，由于高电位电源1为接地电位，因此虽然N型MOS晶体 管12导通，但没有击穿电流流过反相器部20。另外，当在T2时刻接通低 电位电源5并且来自输入端子3的输入信号变为低电位时，输出端子13输 出具有高电位的信号。 (实施例2)
实施例2涉及在实施例1的电平位移电路的、电平位移部的P型MOS 晶体管2和N型MOS晶体管4之间追加P型MOS晶体管、并在P型 MOS晶体管8和N型MOS晶体管9之间追加了 P型MOS晶体管的电平 位移电路。利用附图4对实施例2进行说明。
<电平位移电路〉
图4示出了实施例2的电平位移电路。实施例2的电平位移电路包 括在实施例1的电平位移部19中追加了 P型MOS晶体管30以及P型 MOS晶体管31的电平位移部21;与实施例1的反相器部20 —样的反相 器部20;以及与接地电源14连接并向反相器部20提供接地电位的N型 MOS晶体管12。
电平位移部21是作为锁存在电位和接地电位之间摆动的信号的锁存 型电路来动作，其中该信号对应于从输入端子3输入并在低电位和接地电 位之间摆动的低电位信号。并且，电平位移部21的P型MOS晶体管2的 源极连接在高电位电源1上，漏极连接在节点32上，栅极连接在节点17 上，并且背栅连接在高电位电源l上。
P型MOS晶体管30的源极连接在节点32上，漏极连接在节点15上，栅极连接在输入端子3上，背栅连接在高电位电源l上。
N型MOS晶体管4的源极连接在接地电源14上，漏极连接在节点15 上，栅极连接在输入端子3上，并且背栅连接在低电位电源14。
艮口，在高电位电源1和接地电源14之间串联连接了 P型MOS晶体管 2、 P型MOS晶体管30、以及N型MOS晶体管4。
电平位移部21的P型MOS晶体管8的源极连接在高电位电源1上， 漏极连接在节点33上，栅极连接在节点15上，并且背栅连接在高电位电 源1上。
P型MOS晶体管31的源极连接在节点33上，漏极连接在节点17 上，栅极连接在节点16上，并且背栅连接在高电位电源l上。
N型MOS晶体管9的源极连接在接地电源14上，漏极连接在节点17 上，栅极连接在节点16上，并且背栅连接在低电位电源14上。g卩，在高 电位电源1和接地电源14之间串联连接有P型MOS晶体管8、 P型MOS 晶体管31、以及N型MOS晶体管9。
另夕卜，P型MOS晶体管2的栅极连接在节点17上、P型MOS晶体管 8的栅极连接在节点15上，从而构成了所谓的交叉连接。
电平位移部21的P型MOS晶体管6的源极连接在低电位电源5上， 漏极连接在节点16上，栅极与输入端子3、 N型MOS晶体管7的栅极、 N型MOS晶体管4的栅极以及P型MOS晶体管30的栅极连接，并且背 栅连接在低电位电源5上。
N型MOS晶体管7的源极连接在接地电源14上，漏极连接在节点16 上，栅极与输入端子3、 P型MOS晶体管6的栅极、N型MOS晶体管4 的栅极以及P型MOS晶体管30的栅极连接，并且背栅连接在低电位电源 5上。向输入端子3输入的信号是在低电位和接地电位间摆动的低电位信 号。
因此，P型MOS晶体管6以及N型MOS晶体管7形成反相放大器。 于是，来自与N型MOS晶体管4的栅极连接的输入端子3的信号被反相 放大并经由节点16被传递到N型MOS晶体管9以及P型MOS晶体管31 的栅极上。从而，输出到节点16上的信号是在低电位和接地电位间摆动的低电位信号。
其结果是，在节点15上产生与输入端子3逻辑相反的信号，并维持 该信号。
另外，在节点17上产生与传递到N型MOS晶体管9的栅极上的信号 逻辑相反的信号，并维持该信号。这是因为P型MOS晶体管2以及P型 MOS晶体管8各自的栅极被进行了所谓的交叉连接而构成了锁存电路的缘 故。
节点15和节点17的信号是在由高电位电源1引起的高电位和由接地 电源14引起的接地电位之间摆动的高电位信号。 <接通电源时的电平位移电路>
当高电位电源1先被接通时，实施例2的电平位移电路进行与实施例 1的电平位移电路相同的动作。另外，当低电位电源5先被接通时，也进 行与实施例1的电平位移电路一样的动作。
<输入信号的逻辑被切换时的电平位移电路的动作>
假设在输入信号的逻辑被切换之前，输入到输入端子3上的输入信号 为接地电位，节点16为低电位，节点15为高电位，节点17为低电位，从 输出端子13输出的输出信号为接地电位。
并且，当输入信号从接地电位向低电位上升时，实施例2的电平位移 部21中的各节点的电位如下改变。
首先， 一旦输入信号向低电位上升，N型MOS晶体管4就截止，但 此时由于离节点16下降到接地电位需要一定时间，因此节点17的电位保 持接地电位。此时，P型MOS晶体管2导通，如上所述，N型MOS晶体 管4也同时导通。这里，由于P型MOS晶体管30处于截止状态，因此P 型MOS晶体管2、 P型MOS晶体管30以及N型MOS晶体管4的电流路 径被阻断，因此在上述的电流路径中不会有击穿电流流过。
由于在实施例1的反相器部20中不存在阻断电流路径的P型MOS晶 体管30，因此不能防止击穿电流流过。
<总结>
如上所述，实施例2的电平位移电路包括电平位移部21、反相器部
1720、以及N型MOS晶体管12，所述电平位移部21与高电位电源1、低电 位电源5、以及接地电源14连接，并且从输入端子3接收在低电位和接地 电位之间摆动的输入信号，从节点15输出在高电位和接地电位之间摆动 的输出信号，所述反相器部20对该输出信号进行反相放大，N型MOS晶 体管12的栅极电极与低电位电源5连接。将低电位信号向高电位信号的 变换称作电平位移。
并且，上述的电平位移部21包括P型MOS晶体管2、 P型MOS晶 体管30、 P型MOS晶体管31、 P型MOS晶体管8、 N型MOS晶体管4、 N型MOS晶体管9、以及反相器，其中，所述反相器接收连接在N型 MOS晶体管4以及P型MOS晶体管30的栅极电极上的输入信号，并向N 型MOS晶体管9以及P型MOS晶体管31的栅极电极输出在低电位和接 地电位之间摆动的、输入信号的反相信号，P型MOS晶体管2、 P型MOS 晶体管30、以及N型MOS晶体管4串联连接在高电位电源和接地电位电 源之间，P型MOS晶体管8、 P型MOS晶体管31、 N型MOS晶体管9串 联连接在高电位电源和接地电位电源之间，连接P型MOS晶体管30和N 型MOS晶体管4的节点15连接在P型MOS晶体管8的栅极电极以及反 相器上，连接P型MOS晶体管31和N型MOS晶体管9的节点17连接在 P型MOS晶体管2的栅极电极上。
其结果是，在实施例2的电平位移电路中，当在Tl时刻先接通了高 电位电源1时，由于低电位电源5为接地电位，因此N型MOS晶体管12 截止。从而没有击穿电流流过反相器部20。另外，直到在T2时刻接通低 电位电源5之前，输出端子13输出具有高电位的信号。
另一方面，在实施例2的电平位移电路中，当在Tl时刻先接通了低 电位电源5时，由于高电位电源1为接地电位，因此虽然N型MOS晶体 管12导通，但没有击穿电流流过反相器部20。另外，当在T2时刻接通低 电位电源5并且来自输入端子3的输入信号变为低电位时，输出端子13输
出具有高电位的信号。
并且，在实施例2的电平位移电路中，通过在电平位移部21中配置P 型MOS晶体管30和P型MOS晶体管31，即使在通常的动作中也能够防止电平位移部21中的击穿电流。 (实施例3 )
实施例3涉及半导体电路装置，该半导体电路装置包括模拟电路、 逻辑电路、以及接收来自逻辑电路的控制信号并向模拟电路输出信号的实 施例1或实施例2的电平位移电路。利用附图5对实施例3进行说明。
图5示出了实施例3的半导体电路装置50。半导体电路装置50包 括接受高电位的提供的高电位电源端子40、模拟电路41、电平位移电 路42、信号传递电路43、逻辑电路44、接受低电位的提供的低电位电源 端子45、接收输入信号的输入端子46、输出输出信号的输出端子47。
上面虽然采用了模拟电路41，但只要是能够通过高电位驱动的电路就 可以是任意的电路。另外，上面虽然采用了逻辑电路44，但只要是能够通 过低电位驱动的电路就可以是任意的电路。
接受高电位的提供的高电位电源端子40是从半导体电路装置50的外 部接受高电位的提供的端子。其中，高电位是指具有例如3.0V的电位。
模拟电路41是接受上述的高电位而动作的电路。例如，模拟电路41 包含有将数字信号变换成模拟信号的电路。其中，模拟信号是指通过其电 位本身来传递信息的信号。在本实施例3的半导体电路装置中虽然没有与 模拟电路41连接并与半导体电路装置的外部进行信号的输入输出的端 子，但也可以在模拟电路41上连接这样的端子。
并且，模拟电路41依靠从逻辑电路44输出的掉电信号(power down signal)、或者在接通高电位电源1时，接收由电平位移电路42产生的高 电位信号，即高电位掉电信号。
并且，模拟电路41具有提供电源用的P型MOS晶体管，该提供电源 用的P型MOS晶体管通过栅极接收上述的高电位掉电信号，通过源极接 收来自高电位电源端子40的高电位，并且其漏极与构成模拟电路41的其 他的晶体管连接。
其结果是，即使从外部向高电位电源端子40提供了高电位，当高电 位掉电信号为高电位时，通过高电位电源端子40向模拟电路41的电位的 提供将被切断。只要从外部没有向高电位电源端子40提供高电位，那么
19显然不管高电位掉电信号的电位如何，都不会有高电位被提供给模拟电路41。
电平位移电路42是实施例l或实施例2的电平位移电路，并且是当向 低电位电源端子45和高电位电源端子40提供了低电位电源和高电位电源 时将低电位信号变换成高电位信号的电路。将低电位信号向高电位信号的 变换称作电平位移。
艮口，电平位移电路42从逻辑电路44接收掉电信号，所述掉电信号用 于控制是否切断向模拟电路41的高电位的提供。这里，上述的掉电信号 为低电位信号。并且，当向高电位电源端子40提供了高电位并向低电位 电源端子45提供了低电位时，电平位移电路42向模拟电路41提供与来自 逻辑电路44的掉电信号同相的高电位信号。
另外，由于电平位移电路42是实施例1或实施例2的电平位移电路， 因此，当先向高电位电源端子40提供了高电位但没有向低电位电源端子 45提供低电位时，电平位移电路42向模拟电路41输出具有高电位的高电 位掉电信号。
信号传递电路43是将来自模拟电路的高电位信号传递给数字电路的 电路。例如，信号传递电路43是反相器，该反相器过低电位电源和接地 电源而动作，并包括即使栅极接收高电位信号也不会被破坏的N型MOS 晶体管和P型MOS晶体管。
逻辑电路44是接收低电位电源而动作的电路。例如，逻辑电路44是 用于压縮由数字数据构成的图像数据、处理由数字数据构成的运动图像的 电路。其中，数字信号是指在取预定电位以上时识别为"1"并取预定电 位以下识别为"0"来传递信息的信号。
逻辑电路44向电平位移电路42输出用于控制是否切断向模拟电路41
的高电位的提供的掉电信号。
接受低电位电源的提供的低电位电源端子45是从半导体电路装置的 外部接受低电位的提供的端子。其中，低电位是指例如1.8V。
接收输入信号的输入端子46是接收输入给逻辑电路的来自半导体电 路装置外部的输入信号的端子。上述的输入信号例如在接地电位和1.8V之间摆动。
输出输出信号的输出端子47是从逻辑电路向半导体电路装置的外部 输出输出信号的端子。其中，上述输出信号例如在接地电位和1.8V之间 摆动。
<总结〉
实施例3的半导体电路装置包括低电位电源端子、高电位电源端 子、模拟电路(通过高电位驱动的电路)、逻辑电路(通过低电位驱动的 电路)、以及将从逻辑电路输出的低电位信号电平变换成高电位信号并输 出给模拟电路的实施例1或实施例2的电平位移电路。
并且，低电位电源是用于逻辑电路的电源，高电位电源是用于模拟电 路的电源。
另外，上述的模拟电路基于提供给模拟电路的来自电平位移电路的高 电位信号来选择向模拟电路提供高电位电源还是切断高电位电源向模拟电 路的提供。
于是，在实施例输入端子3的半导体电路装中，由于电平位移电路42 是实施例l或实施例2的电平位移电路，因此，当先向高电位电源端子40 提供了高电位但没有向低电位电源端子45提供低电位时，向模拟电路41 输出具有高电位的高电位掉电信号。并且，模拟电路41具有提供电源用 的P型MOS晶体管，该提供电源用的P型MOS晶体管通过栅极接收上述 的高电位掉电信号，通过源极接收来自高电位电源端子40的高电位，并 且其漏极连接在构成模拟电路41的其他的晶体管上。其结果是，模拟电 路41能够选择向模拟电路提供高电位电源还是切断高电位电源向模拟电 路的提供。
于是，当先向高电位电源端子40提供了高电位但没有向低电位电源 端子45提供低电位时，不会向模拟电路41提供高电位电源，因此在模拟 电路41中没有击穿电流等剩余电流流过。
另外，当先向低电位电源端子45提供了低电位但没有向高电位电源 端子40提供高电位时，由于不会向模拟电路41提供高电位电源，因此在 模拟电路41中没有击穿电流等剩余电流流过。产业上的实用性本发明能够提供一种至少被提供两种电源并包括电平位移部和反相器 部的电平位移电路，该电平位移电路不管电源的接通顺序如何都可防止反 相器部的击穿电流。本发明能够提供一种半导体电路装置，该半导体电路装置包括以高 电位电源动作的模拟电路、以低电位电源动作的逻辑电路、以及当被提供 了高电位电源但未被提供低电位电源时向模拟电路提供具有高电位的信号 的上述电平位移电路。
权利要求
1.一种电平位移电路，其特征在于，包括产生高电位的高电位电源；产生低电位的低电位电源；产生接地电位的接地电位电源；电平位移部，所述电平位移部接收在所述低电位和接地电位之间摆动的低电位信号，并将该低电位信号变换成在所述高电位和接地电位之间摆动的高电位信号后输出；反相器部，所述反相器部对来自所述电平位移部的所述高电位信号进行反相放大；以及N型MOS晶体管，所述N型MOS晶体管与反相器部串联连接在所述高电位电源和接地电位电源之间，并且其栅极电极连接在所述低电位电源上，所述N型MOS晶体管向所述反相器部提供接地电位。
2. 如权利要求1所述的电平位移电路，其特征在于， 所述电平位移部包括第一P型MOS晶体管、第二P型MOS晶体管、第一N型MOS晶体 管、以及第二N型MOS晶体管；以及反相器，所述反相器接收与所述第一 N型MOS晶体管的栅极电极连 接的所述低电位信号，并将所述低电位信号的反相信号输出给所述第二 N 型MOS晶体管的栅极电极，所述第一 P型MOS晶体管和所述第一 N型MOS晶体管串联连接在 所述高电位电源和所述接地电位电源之间，所述第二 P型MOS晶体管和所述第二 N型MOS晶体管串联连接在 所述高电位电源和所述接地电位电源之间，与所述第一 P型MOS晶体管和所述第一 N型MOS晶体管连接的第 一节点连接在所述第二 P型MOS晶体管的栅极电极以及所述反相器部 上，与所述第二 P型MOS晶体管和所述第二 N型MOS晶体管连接的第二节点连接在所述第一 P型MOS晶体管的栅极电极上。
3. 如权利要求1所述的电平位移电路，其特征在于， 所述电平位移部包括第一 P型MOS晶体管、第二 P型MOS晶体管、第三P型MOS晶体 管、第四P型MOS晶体管、第一N型MOS晶体管、以及第二N型MOS 晶体管；以及反相器，所述反相器接收与所述第一 N型MOS晶体管的栅极电极以 及所述第三P型MOS晶体管的栅极电极连接的所述低电位信号，并将所 述低电位信号的反相信号输出给所述第二 N型MOS晶体管的栅极电极以 及所述第四P型MOS晶体管的栅极电极，所述第一P型MOS晶体管、所述第三P型MOS晶体管、所述第一N 型MOS晶体管串联连接在所述高电位电源和所述接地电位电源之间，所述第二P型MOS晶体管、所述第四P型MOS晶体管、所述第二N 型MOS晶体管串联连接在所述高电位电源和所述接地电位电源之间，与所述第三P型MOS晶体管和所述第一 N型MOS晶体管连接的第 一节点连接在所述第二 P型MOS晶体管的栅极电极以及所述反相器部 上，与所述第四P型MOS晶体管和所述第二 N型MOS晶体管连接的第 二节点连接在所述第一 P型MOS晶体管的栅极电极上。
4. 一种电平位移电路的驱动方法，其特征在于， 所述电平位移电路包括 产生高电位的高电位电源； 产生低电位的低电位电源； 产生接地电位的接地电位电源；电平位移部，所述电平位移部接收在所述低电位和接地电位之间摆动 的低电位信号，并该低电位信号变换成在所述高电位和接地电位之间摆动 的高电位信号后输出；反相器部，所述反相器部对来自所述电平位移部的所述高电位信号进 行反相放大，并包括串联连接的P型MOS晶体管以及N型MOS晶体管；以及N型MOS晶体管，所述N型MOS晶体管与反相器部串联连接在所述 高电位电源和接地电位电源之间，并且其栅极电极连接在所述低电位电源 上，所述N型MOS晶体管向所述反相器部提供接地电位，在所述电平位移电路的驱动方法中，向所述电平位移电路接通高电位电源，以使所述电平位移电路输出所 述高电位信号，之后，接通低电位电源，向所述电平位移电路输入具有接地电位的输 入信号，从而使输出端子输出具有接地电位的信号。
5. —种半导体电路装置，包括 连接低电位电源的低电位电源端子； 连接高电位电源的高电位电源端子； 通过高电位驱动的电路； 通过低电位驱动的电路；以及权利要求1、 2或3中的一个电平位移电路，所述电平位移电路将从 通过所述低电位驱动的电路输出的低电位信号经电平位移而生成的高电位 信号输出给通过所述高电位驱动的电路。
6. 如权利要求5所述的半导体电路装置，其特征在于， 所述低电位电源是用于通过从外部提供的所述低电位驱动的电路的电源，所述高电位电源是用于通过从外部提供的所述高电位驱动的电路的电源。
7. 如权利要求5所述的半导体电路装置，其特征在于， 通过所述高电位驱动的电路是模拟电路，通过所述低电位驱动的电路 是逻辑电路。
8. 如权利要求7所述的半导体电路装置，其特征在于，所述模拟电路基于来自所述电平位移电路的所述高电位信号来选择向 所述模拟电路提供所述高电位电源或切断所述高电位电源向模拟电路 的提供。
全文摘要
本发明是一种不产生剩余电流的电平位移电路，其特征在于，包括电平位移部，该电平位移部与产生高电位的高电位电源、产生低电位的低电位电源、产生接地电位的接地电位电源连接，接收在所述低电位和接地电位之间摆动的低电位信号，并将该低电位信号变换成在所述高电位和接地电位之间摆动的高电位信号后输出；反相器部，该反相器部对来自所述电平位移部的所述高电位信号进行反相放大；以及N型MOS晶体管，该N型MOS晶体管与反相器部串联连接在所述高电位电源和接地电位电源之间，其栅极电极连接在所述低电位电源上，并且向所述反相器部提供接地电位。另外，如果使用上述的电平位移电路，则能够提供不管模拟电源和逻辑电源的接通顺序如何都不会产生剩余电流的半导体电路装置。
文档编号H03K5/02GK101558562SQ20068005656
公开日2009年10月14日 申请日期2006年12月8日 优先权日2006年12月8日
发明者船越纯 申请人:富士通微电子株式会社