专利名称：一种并行级联结构的系统形式低密度码的构造方法
技术领域：
本发明属于信道编解码技术领域，特别涉及并行级联结构的系统形式低密度码的构造方法。
背景技术：
低密度码(LDPC Codes)技术被普遍认为是第四代移动通信系统中的重要技术。
美国《无线电工程师学会学报(信息理论期刊)》(IRE Transactions on InformationTheory，vol.IT-8，NO.1，p21-28，January，1962)首先提出了LDPC码的概念，文中对LDPC码的各项特性进行了分析，但是并没有给出一种固定的构造方法。这是因为LDPC码的构造方法具有很大的灵活性。普通LDPC码的编码复杂度很高，主要是因为在LDPC码编码过程中涉及的矩阵乘法运算和矩阵存储都很难简化。美国《国际电子与电气工程师协会消费电子学报(电路与系统国际座谈会)》(IEEE International Symposium on Circuitsand Systems，vol.2，p26-29，May，2002)提出了一种具有系统形式结构的LDPC码，其校验矩阵是一个标准的系统形式矩阵，因此编码过程可以直接利用校验矩阵完成，又由于该校验矩阵是一个稀疏矩阵，所以编码的复杂度大大降低。但由于其校验矩阵中含有大量列重为1的列，影响了该LDPC码的纠错性能，因此该方法构造出的LDPC码性能较差。
发明内容
本发明提出一种并行级联结构的系统形式低密度码的构造方法，以构造一类复杂度较低并且性能较好的低密度码，能在保留系统形式低密度码结构简单、编码复杂度低的优点的同时使纠错性能有较大的提升。
本发明并行级联结构的系统形式低密度码的构造方法，包括构造一个系统形式低密度码和一个交织器，该系统形式低密度码的校验矩阵H的大小为m×n，其中m＜n，校验矩阵H的左边是一个大小为m×(n-m)的初始矩阵H1，右边是一个大小为m×m的单位矩阵I；其特征在于采用如下方式设计出使得两路校验序列之间的相关性最小的交织器首先对初始矩阵H1进行列交换，然后通过下式计算经过列交换后的交换矩阵H1′与初始矩阵H1之间的列重相关性
Ci=Σk=1mH1(k,i)×H1′(k,i),1≤i≤n-m]]>W=ΣiCi,1≤i≤n-m]]>(1)其中，m和n分别表示校验矩阵H的行数和列数，Ci表示交换矩阵H1′的第i列与初始矩阵H1的第i列之间的列重相关系数，W表示交换矩阵H1′与初始矩阵H1的列重相关系数；最后将W最小的情况下所对应的列交换顺序作为交织器的交织顺序；利用该交织器将两个构造的系统形式低密度码的编码器并行级联起来作为编码器，所述用于并行级联的两个编码器分别为第一编码器和第二编码器，这两个编码器完全相同；对原始编码序列进行交织处理后得到交织编码序列，然后分别利用第一编码器和第二编码器同时对原始编码序列和交织编码序列进行编码，分别得到原始校验序列和交织校验序列；最后按原始编码序列、原始校验序列和交织校验序列的顺序将这三个序列组合起来作为一个完整的编码帧；再利用该交织器和对应的解交织器将两个系统形式低密度码的解码器串联起来作为解码器，所述用于串联的两个解码器分别为第一解码器和第二解码器，这两个解码器采用相同或不同的常规低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法；先利用第一解码器对原始编码序列的置信度和原始校验序列的置信度进行解码，然后将第一解码器输出的原始编码序列的置信度经过交织器处理后得到交织编码序列的置信度，再利用第二解码器对交织编码序列的置信度和交织校验序列的置信度进行解码，再将第二解码器输出的交织编码序列的置信度通过解交织器处理后得到更新后的原始编码序列的置信度，然后按这个流程在两个解码器之间进行迭代，一直到满足解码终止条件为止，即构造出编码复杂度较低而性能较好的并行级联结构的系统形式低密度码。
系统形式低密度码的优点是其校验矩阵的系统形式结构，非常有助于降低编码复杂度，而缺点则是纠错性能较差；本发明构造方法是将两个系统形式低密度码通过特殊设计的交织器并行级联起来构造一种并行级联结构的系统形式低密度码，由于并行级联操作完全不会影响用于级联的校验矩阵的系统形式结构，因此本发明构造的低密度码具有和系统形式低密度码相当的简单结构和低编码复杂度。同时由于并行级联结构中的交织器为编码序列引入了更多的约束关系，因此本发明构造的低密度码的性能比现有系统形式低密度码的性能有较大提升。
本发明方法构造出的并行级联结构的系统形式低密度码，拥有与现有一般系统形式低密度码相当的低编码复杂度，而具有更加优异的纠错性能，因此比现有一般系统形式低密度码具有更大的实际应用价值。
图1是大小为675×1800的系统形式矩阵H的结构示意图。
图2是并行级联结构的系统形式低密度码的编码器结构示意图。
图3是并行级联结构的系统形式低密度码的解码器结构示意图。
图4是分别采用相关交织器和不相关交织器的并行级联结构的系统形式低密度码的性能仿真比较曲线。
图5是并行级联结构的系统形式低密度码和系统形式低密度码的性能仿真比较曲线。
具体实施例方式实施例1一、构造大小为675×1800的系统形式矩阵H作为低密度码的校验矩阵构造一个大小为675×1800的系统形式矩阵H，该矩阵左边是一个大小为675×1125的初始矩阵H1，右边是一个大小为675×675的单位矩阵I；以系统形式矩阵H作为低密度码的校验矩阵，能够构造一组系统形式低密度码。图1所示的矩阵即为本实施例中构造的大小为675×1800的系统形式矩阵H；图中的斜线实际上是由一系列连续的点所构成，这些点表示系统形式矩阵H中对应位置上的元素是1，空白则表示对应位置上的元素是0；图中左半部分的短斜线代表初始矩阵H1中的元素1，由于元素1的随机分布性导致了不同短斜线之间的长度差异，右半部分的长斜线表示单位矩阵I中对角线上的元素1。
系统形式矩阵的大小可以根据实际需求设计，只须保证其系统形式即可。本实施例中设定其大小为675×1800只是一个任意选取的例子。若构造出的系统形式矩阵的大小是m×n，其中m＜n，则本发明方法构造出的并行级联结构的系统形式低密度码的码长是n+m，编码速率是(n-m)/(n+m)。
二、设计相关性最小的交织器为了能尽可能引入更多的约束关系，必须根据初始矩阵H1的列重分布来设计相关性最小的交织器。
交织器操作实际就是初始矩阵H1的列交换，通过列交换得到的交换矩阵H1′与初始矩阵H1之间的列重相关性可以利用式(1)来计算，其中W越小说明这两个矩阵之间的列重相关性越小，对应的交织器的相关性也越小，满足W＝0的交织器是不相关交织器。交织器的相关性越小，两路校验序列之间的相关性就越小，性能提升也就越明显。
为了更形象地说明这个问题，本实施例中特意选用了一个W＝3375的相关交织器和W＝0的不相关交织器进行比较。图4给出了分别采用相关交织器和不相关交织器的并行级联结构的系统形式低密度码的性能仿真比较曲线相关交织器性能曲线b表示采用了W＝3375的相关交织器的并行级联结构的系统形式低密度码的性能；不相关交织器性能曲线c表示采用了W＝0的不相关交织器的并行级联结构的系统形式低密度码的性能。从仿真比较结果可以看到采用不相关交织器的低密度码比采用相关交织器的低密度码有0.4dB左右的性能提升。
需要说明的是，对于不同结构特点的初始矩阵H1，根据式(1)设计的交织器会有很大差异，对于有的初始矩阵H1可能无法设计出不相关交织器，而对于有的则可能设计出多个不同的不相关交织器，因此实际设计时只需选取W最小的交织器即可。针对本实施例中构造的初始矩阵H1可以设计出多个不相关交织器，在此只是任意选用了其中一个。
三、构造并行级联结构的系统形式低密度码的编码器利用上述设计的交织器将两个相同的系统形式低密度码的编码器并行级联起来，就得到本发明方法构造的并行级联结构的系统形式低密度码的编码器。
图2给出了该编码器的结构示意图。如图2中所示，本发明中的编码器的工作步骤为(1)、由交织模块A对原始编码序列1进行交织处理后得到交织编码序列2；(2)、由第一编码模块B对原始编码序列1进行编码处理得到原始校验序列3，由第二编码模块C对交织编码序列2进行编码处理后得到交织校验序列4；(3)、按原始编码序列1、原始校验序列3和交织校验序列4的顺序组合起来，即为最终的编码序列。
四、构造并行级联结构的系统形式低密度码的解码器利用上述设计的交织器和对应的解交织器把两个系统形式低密度码的解码器串联起来，就得到本发明方法构造的并行级联结构的系统形式低密度码的解码器。
图3给出了该解码器的结构示意图，图中的P1f表示原始编码序列1的信道后验概率；P3f表示原始校验序列3的信道后验概率；P4f表示交织校验序列4的信道后验概率；P1e和P2e分别表示原始编码序列1和交织编码序列2的解码输入先验概率；P1和P2分别表示原始编码序列1和交织编码序列2的解码输出后验概率。如图3中所示，本发明中的解码器的工作步骤为(1)、由第一解码模块D对P1f和P3f进行解码；(2)、由第一判断模块C判断第一解码模块D的解码结果是否正确，如果正确，则把原始编码序列1的解码输出后验概率P1送至硬判决模块H，并由该模块输出最终解码结果，否则送至交织模块E进行交织处理；(3)、由第二解码模块F对交织模块E的交织结果P2e和P4f进行解码；(4)、由第二判断模块I检查第二解码模块F的解码结果是否正确，如果正确，则把交织编码序列2的解码输出后验概率P2送至硬判决模块H，并由该模块输出最终解码结果，否则送至解交织模块G进行解交织处理；(5)、由第一解码模块D对解交织模块G的解交织结果P1e和步骤(1)中第一解码模块D解码得到的原始校验序列的解码后验概率进行解码；(6)、重复步骤(2)-(5)直至解码结束。
本实施例中的第一解码模块D和第二解码模块F均采用了和积解码算法，其解码过程如下设系统采用二进制相移键控(BPSK)调制方式，信道是加性高斯白噪声信道(AWGN)。如果待发送的编码序列是x＝(x1，x2，……xN)，其中N是编码序列的长度，那么接收机接收的数据可以写作y＝(y1，y2，……yN)，其中yi＝si+nii＝1，2，…Nsi＝2xi-1 i＝1，2，…N(1)其中ni是均值为零，方差是N0/2的高斯白噪声。
为了便于说明，先定义以下几个概念N(m){nHmn′＝1}，表示校验矩阵H′第m行中所有值为1的列，N(m)\n则表示N(m)中除去第n列以外的其他所有列。
M(n){mHmn′＝1}，表示校验矩阵H′第n列中所有值为1的行。M(n)\m则表示M(n)中除去第m行以外的其他所有行。
Lmn表示从校验节点m传递给比特节点n的概率信息。
qmn表示从比特节点n传递给校验节点m的概率信息。
qn表示第n个比特的后验概率信息，也是解码硬判决输出的依据。
需要注意的是，这里涉及到的概率信息都是对数域的概率(Log-Likelihood Ratio，LLR)，根据以上的定义，可以把和积解码算法简单归纳如下初始化，即根据接收信号和信道信息计算初始后验概率qmn=4ynN0---(2)]]>横向迭代，即根据qmn计算LmnLmn=(Πn′∈N(m)\nαmn′)×Q(Πn′∈N(m)\nQ(βmn′))]]>其中αmn＝sign(qmn)βmn＝|qmn|Q(x)=logex+1ex-1]]>(3)纵向迭代，即根据Lmn计算qmnqmn=4ynN0+Σm′∈M(n)\mLm′n---(4)]]>判决输出以及终止条件qn=4ynN0+Σm∈M(n)Lmn]]>x′n=1,qn>00,qn<0]]>(5)当满足H′x′＝0或者迭代次数达到上限时，终止解码过程并且输出解码结果x′＝(x′1，x′2，……x′N)，否则继续迭代过程。
以上算法的详细介绍可参见美国《国际电子与电气工程师协会消费电子学报(信息理论期刊)》(IEEE Transactions on Information Theory，vol.45，NO.2，p399-431，March，1999)。
第一解码模块D和第二解码模块F还可以采用最小和解码算法或者后验概率解码算法，它们可以分别采用相同或不同的解码算法，所述的最小和解码算法和后验概率解码算法可参见美国《国际电子与电气工程师协会消费电子学报(通信期刊)》(IEEETransactions on Communications，vol.47，NO.5，p673-680，May，1999)和美国《国际电子与电气工程师协会消费电子学报(通信期刊)》(IEEE Transactions on Communications，vol.53，NO.8，p1288-1298，August，2005)。
五、仿真性能利用软件进行性能仿真，在加性高斯白噪声(AWGN)信道条件下和二进制相移键控(BPSK)调制方式下，比较本发明方法构造的并行级联结构的系统形式低密度码和系统形式矩阵H所对应的系统形式低密度码的性能。
图5给出了并行级联结构的系统形式低密度码和系统形式低密度码的性能仿真比较曲线性能较差曲线d表示码长为1125、码率为0.4的系统形式低密度码的性能，性能较好曲线e表示用本发明方法构造的码长2475、码率0.455的并行级联结构的系统形式低密度码的性能。从图5中的仿真结果可以看到，本发明方法构造的并行级联结构的系统形式低密度码性能比系统形式低密度码的性能高大约1.5dB。
六、运算复杂度比较由于并行级联结构中的两个系统形式矩阵是完全一样的，因此并不会导致存储空间的增加。虽然并行级联结构的系统形式低密度码的编码运算量是原系统形式低密度码的两倍，但是由于系统形式低密度码本身的编码运算量非常低，因此并行级联结构的系统形式低密度码的编码运算量相对普通的低密度码而言依然很低。码长为1125、码率0.4的系统形式低密度码的模2运算量是3375次，存储空间需要33750比特；码长为2475、码率0.455的并行级联结构的系统形式低密度码的模2运算量是6750次，存储空间需要33750比特。
本发明方法利用设计的交织器将两个系统形式低密度码并行级联起来，为编码序列引入了更多的校验关系，因此性能比系统形式低密度码有较大提升；同时由于并行级联操作不会破坏用于级联的系统形式矩阵的结构，所以构造出的并行级联结构的系统形式低密度码从最大程度上保留了系统形式低密度码结构简单，编码复杂度低的优点，具有非常利于硬件实现的简单结构。本发明所构造的并行级联结构的系统形式低密度码很适合应用在资源较为紧张而对纠错性能又有一定要求的系统中。
权利要求
1.一种并行级联结构的系统形式低密度码的构造方法，包括构造一个系统形式低密度码和一个交织器，该系统形式低密度码的校验矩阵H的大小为m×n，其中m＜n，校验矩阵H的左边是一个大小为m×(n-m)的初始矩阵H1，右边是一个大小为m×m的单位矩阵I；其特征在于采用如下方式设计出使得两路校验序列之间的相关性最小的交织器首先对初始矩阵H1进行列交换，然后通过下式计算经过列交换后的交换矩阵H1′与初始矩阵H1之间的列重相关性Ci=Σk=1mH1(k,i)×H1′(k,i),1≤i≤n-m]]>W=ΣiCi,1≤i≤n-m]]>(1)其中，m和n分别表示校验矩阵H的行数和列数，Ci表示交换矩阵H1′的第i列与初始矩阵H1的第i列之间的列重相关系数，W表示交换矩阵H1′与初始矩阵H1的列重相关系数；最后将W最小的情况下所对应的列交换顺序作为交织器的交织顺序；利用该交织器将两个构造的系统形式低密度码的编码器并行级联起来作为编码器，所述用于并行级联的两个编码器分别为第一编码器和第二编码器，这两个编码器完全相同；对原始编码序列进行交织处理后得到交织编码序列，然后分别利用第一编码器和第二编码器同时对原始编码序列和交织编码序列进行编码，分别得到原始校验序列和交织校验序列；最后按原始编码序列、原始校验序列和交织校验序列的顺序将这三个序列组合起来作为一个完整的编码帧；再利用该交织器和对应的解交织器将两个系统形式低密度码的解码器串联起来作为解码器，所述用于串联的两个解码器分别为第一解码器和第二解码器，这两个解码器采用相同或不同的常规低密度码解码算法，包括和积解码算法、最小和解码算法或者后验概率解码算法；先利用第一解码器对原始编码序列的置信度和原始校验序列的置信度进行解码，然后将第一解码器输出的原始编码序列的置信度经过交织器处理后得到交织编码序列的置信度，再利用第二解码器对交织编码序列的置信度和交织校验序列的置信度进行解码，再将第二解码器输出的交织编码序列的置信度通过解交织器处理后得到更新后的原始编码序列的置信度，然后按这个流程在两个解码器之间进行迭代，一直到满足解码终止条件为止，即构造出并行级联结构的系统形式低密度码。
全文摘要
本发明并行级联结构的系统形式低密度码的构造方法，特征是根据交换矩阵H
文档编号H03M13/11GK101075812SQ20071002359
公开日2007年11月21日 申请日期2007年6月8日 优先权日2007年6月8日
发明者徐鹰, 卫国 申请人:中国科学技术大学