专利名称：一种数模转换方法
技术领域：
本发明涉及一种数模转换方法，属于信号处理技术领域。
背景技术：
已有的Delta-Sigma数模转换器以其高精度和与数字系统的良好集成度等特点广泛应用于高品质音频信号处理芯片、多媒体信号处理芯片中。
Delta-Sigma数模转换器的原理如图1所示。输入的数字信号(数据速率为fs)进行补偿滤波，滤波之后的信号进行内插滤波，内插滤波后数据速率提高，提高的倍数与数模转换的过采样率(OSR)相同。过采样的数字信号经过Delta-Sigma调制器截断为1位的数据流。这个数据流在信号频带内的信噪比很高，信号截断而产生的量化噪声都搬移到信号频带外。数据流经半数字滤波后转换为模拟信号，这个模拟输出再经过一次模拟滤波成为最终的模拟输出，从而完成了数字信号到模拟信号的转换。
上述数模转换中的内插滤波，其性能对整个数模转换的工作性能有着重要影响。内插滤波时，抽头系数的逼近精度决定了滤波的数据转换精度和硬件实现时的复杂程度。在各种无乘法器实现方法中，已有技术大多将系数用2的幂次之和来逼近，即采用系数的基2分解方法，参见Q.Zhao等的“A simple design of FIR filters with powers-of-twocoefficients”，IEEE Trans.Circuit Syst.，vol.35，pp 566-570，May 1988，以及B.R.Horng等的“The design of two-channel lattice structureperfect-reconstruction filter banks using powers of two coefficients”，IEEE Trans.Circuits Syst.I，vol.40，pp.497-499，July 1993。这种单基分解方法具有设计简便，时序控制逻辑简单等优点，但也存在许多实现上的问题。
上述基2分解方法的不足之处主要有以下几个方面。第一，基2分解的系数逼近精度较低。为了保证数据的高精度转换，必须使用很长的移位寄存器来存放小量数据，这将大大增加硬件开销并占用更多的芯片面积。通常的数模转换器芯片绝大部分面积被数字内插滤波器占据。第二，不同的系数按基2分解展开的数据格式很不相同，使得这种设计方法缺少通用性，得到的硬件电路结构很不规则，难以进行流程化设计。
为了避免上述问题，近年来，人们开始采用多基分解的思路来提高数据转换精度和硬件的规则程度，已有技术参见S.Ghanekar等的“Signal-digit based multiplier-freerealizations for multirate converters”，IEEE Trans.Signal Process.，vol.43，pp.628-639，Mar.1995，以及J.L.Li等的“Multiplier-free realizations for FIRmultirate converts based on mixed-radix number representation”，IEEE Trans.SignalProcess.，vol 45，pp.880-890，April 1997。这种方法可以有效地节省硬件资源，但它往往采用牺牲速度换取精度的做法，时序控制电路比较复杂，数据处理效能较低。同时，这种方法可能将原本简单的数据处理方式复杂化。
发明内容
本发明提出了一种数模转换方法，其目的是在保证数据转换精度的同时，尽可能地减小硬件实现时的时序控制复杂度，以降低硬件的生产成本。
本发明提出的数模转换方法，包括如下步骤(1)对输入的数据x(n)进行补偿滤波，经补偿滤波后的数据率与补偿滤波前的数据率相同，补偿滤波后的输出信号为xc(n)；(2)对上述输出信号xc(n)进行内插滤波，输出信号为xp(n)，内插滤波后的数据率上升，上升倍数与所述数模转换的过采样率相同；(3)对上述内插滤波的输出xp(n)进行Delta-Sigma调制，输出单比特的数据流xd(n)；(4)对上述单比特的数据流xd(n)进行半数字滤波，输出模拟信号xs；(5)对上述模拟信号xs进行模拟低通滤波，输出模拟信号y。
上述方法中，对输入数据x(n)进行补偿滤波的方法，包括以下步骤(2-1)连续接收输入的数据信号x(n)，进行延迟寄存，得到一个输入数据信号x(n)的寄存延迟链，延迟链的长度为N，N为奇数；(2-2)将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号C0(n)，第二个信号与倒数第二个信号相加，得到信号C1(n)，依次类推，得到C2(n)，C3(n)，C(N-3)/2(n)，剩下的中间信号记为C(N-1)/2(n)，C0(n)～C(N-1)/2(n)分别与所述补偿滤波的系数HC0，HC1，HC2，……，HC(N-1)/2相乘，再将所有相乘的结果相加，得到xc(n)。
上述方法中，对信号xc(n)进行内插滤波的方法，包括以下步骤(3-1)对补偿滤波的输出信号xc(n)进行第一次半带滤波，将第一次的滤波结果作为第二次滤波的输入，进行第二次半带滤波，共完成四倍的采样率提升；(3-2)对上述采样率提升后的输出信号进行梳值滤波，梳值滤波共完成32倍的采样率提升，得到xp(n)。
其中对补偿滤波的输出信号xc(n)进行半带滤波的方法，包括以下步骤(4-1)连续接收补偿滤波的输出信号xc(n)，进行延迟寄存，得到一个寄存延迟链，延迟链的长度为Nf/2+3，其中Nf为半带滤波阶数，Nf/2是奇数；(4-2)将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号u0(n)，第二个信号与倒数第二个信号相加，得到信号u1(n)，依次类推，直至剩下中间两个信号，中间两个信号两侧的信号相加后记为uM-2(n)，其中M＝(Nf+6)/4，取中间两个信号中靠后的信号值的1/2，作为半带滤波时进行二选一多路选择的第一个输入信号；
(4-3)将上述信号u0(n)，u1(n)…uM-2(n)依次进行采样保持、加权求和以及调制累加，得到信号y’(m)；(4-4)将上述信号y’(m)进行抽取和增益缩放，作为半带滤波时二选一多路选择的第二输入信号；(4-5)将上述二选一多路选择的两个输入信号进行周期性交替输出，即为半带滤波的输出信号，交替输出的速率是输入信号速率的2倍。
其中对信号u0(n)，u1(n)…uM-2(n)进行采样保持的方法为将信号u0(n)，u1(n)…uM-2(n)分别复制K次，得到v0(m)，v1(m)…vM-2(m)，信号v0(m)，v1(m)…vM-2(m)的速率为信号u0(n)，u1(n)…uM-2(n)的K倍，其中K是半带滤波混合基分解的一个维度，根据半带滤波的混合基分解精度P选取，P=-log2(Cr1-Nr2-(K-1))+1,]]>其中r1，r2是半带滤波混合基分解的两个基底，C是半带滤波混合基分解的归一化因子，N是半带滤波混合基分解的另一个维度，半带滤波混合基分解是对半带滤波系数h(n)进行的分解，即h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),]]>n＝0，1，…，Nf，其中cni(k)是由半带滤波混合基分解得到的系数。
对其中的信号vi(m)(i从0到M-2)进行加权求和的方法为当vi(m)(i从0到M-2)的信号值每更新一次后，在vi(m)的每个信号周期内将完成如下操作(6-1)使上述信号vi(m)进入N条分支路径，将第j(j从0到N)条分支路径上的信号vi(m)乘以j个、数值为r1-1的增益因子，再乘以周期性时变增益因子dij(k)，得到N个加权结果，所有信号vi(m)的加权结果共有N×(M-1)个；其中周期性时变增益因子dij(k)由半带滤波系数混合基分解变换得到，即dni(μK+η)=cμ+2ni(η),]]>η＝0，1，…，K-1andμ＝0，1，其中cni(k)由混合基分解公式h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),]]>n＝0，1，…，Nf求出，N，K为半带滤波混合基分解的维度，r1，r2为半带滤波混合基分解的两个基底，h(n)是半带滤波系数，C是半带滤波混合基分解的归一化因子；(6-2)将上述N×(M-1)个加权结果相加，得到信号w(m)；(6-3)将上述信号w(m)进行调制和累加，调制因子为r2-K+1+<m>K；其中<m>K表示m对K求模余；(6-4)当下一个信号周期到来时，重复步骤(6-1)、(6-2)、(6-3)，且k增加1，直到k＝K-1，此后k清0，累加结果也清零。
本发明提出的数模转换方法，其优点是，在保证数据转换精度的条件下，减小了内插滤波的时序控制复杂度，因而使用该方法设计的数模转换器，可以大大减少硬件开销，节省芯片面积，降低生产成本。本发明中采用的半数字滤波方法，使硬件实现时，不需要电容、电阻等元件，因此便于与主流的数字工艺兼容，减小了数模转换器的设计复杂度。
图1是本发明方法的流程框图。
图2是本发明方法中补偿滤波的流程框图。
图3是本发明方法中内插滤波的流程框图。
图4是内插滤波中半带滤波的流程框图。
图5是内插滤波中梳值滤波的流程框图。
图6是本发明方法中Delta-Sigma调制的流程框图。
图7是本发明方法中的半数字滤波和模拟滤波的流程框图。
具体实施例方式
本发明提出的数模转换方法，其流程框图如图1所示，首先对输入的数据x(n)进行补偿滤波，经补偿滤波后的数据率与补偿滤波前的数据率相同，补偿滤波后的输出信号为xc(n)；对输出信号xc(n)进行内插滤波，输出信号为xp(n)，内插滤波后的数据率上升，上升倍数与所述数模转换的过采样率相同；对内插滤波的输出xp(n)进行Delta-Sigma调制，输出单比特的数据流xd(n)；对单比特的数据流xd(n)进行半数字滤波，输出模拟信号xs；对模拟信号xs进行模拟低通滤波，输出模拟信号y。
上述方法中，对输入数据x(n)进行补偿滤波的方法，其流程框图如图2所示，连续接收输入的数据信号x(n)，进行延迟寄存，得到一个输入数据信号x(n)的寄存延迟链，延迟链的长度为N，N为奇数；将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号C0(n)，第二个信号与倒数第二个信号相加，得到信号C1(n)，依次类推，得到C2(n)，C3(n)，C(N-3)/2(n)，剩下的中间信号记为C(N-1)/2(n)，C0(n)～C(N-1)/2(n)分别与所述补偿滤波的系数HC0，HC1，HC2，……，HC(N-1)/2相乘，再将所有相乘的结果相加，得到xc(n)。
上述方法中，对信号xc(n)进行内插滤波的方法，其流程框图如图3所示，首先对补偿滤波的输出信号xc(n)进行第一次半带滤波，将第一次的滤波结果作为第二次滤波的输入，进行第二次半带滤波，共完成四倍的采样率提升；对上样率提升后的输出信号进行梳值滤波，梳值滤波共完成32倍的采样率提升，得到xp(n)。
其中对补偿滤波的输出信号xc(n)进行半带滤波的方法，其流程框图如图4所示，首先连续接收补偿滤波的输出信号xc(n)，进行延迟寄存，得到一个寄存延迟链，延迟链的长度为Nf/2+3，其中Nf为半带滤波阶数，Nf/2是奇数；将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号u0(n)，第二个信号与倒数第二个信号相加，得到信号u1(n)，依次类推，直至剩下中间两个信号，中间两个信号两侧的信号相加后记为uM-2(n)，其中M＝(Nf+6)/4，取中间两个信号中靠后的信号值的1/2，作为半带滤波时进行二选一多路选择的第一个输入信号；将上述信号u0(n)，u1(n)…uM-2(n)依次进行采样保持、加权求和以及调制累加，得到信号y’(m)；将上述信号y’(m)进行抽取和增益缩放，作为半带滤波时二选一多路选择的第二输入信号；将上述二选一多路选择的两个输入信号进行周期性交替输出，即为半带滤波的输出信号，交替输出的速率是输入信号速率的2倍。
其中对信号u0(n)，u1(n)…uM-2(n)进行采样保持的方法为将信号u0(n)，u1(n)…uM-2(n)分别复制K次，得到v0(m)，v1(m)…vM-2(m)，信号v0(m)，v1(m)…vM-2(m)的速率为信号u0(n)，u1(n)…uM-2(n)的K倍，其中K是半带滤波混合基分解的一个维度，根据半带滤波的混合基分解精度P选取，P=-log2(Cr1-Nr2-(K-1))+1,]]>其中r1，r2是半带滤波混合基分解的两个基底，C是半带滤波混合基分解的归一化因子，N是半带滤波混合基分解的另一个维度，半带滤波混合基分解是对半带滤波系数h(n)进行的分解，即h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),]]>n＝0，1，…，Nf，其中cni(k)是由半带滤波混合基分解得到的系数。
对其中的信号vi(m)(i从0到M-2)进行加权求和的方法，当vi(m)(i从0到M-2)的信号值每更新一次后，在vi(m)的每个信号周期内将完成如下操作首先使上述信号vi(m)进入N条分支路径，将第j(j从0到N)条分支路径上的信号vi(m)乘以j个、数值为r1-1的增益因子，再乘以周期性时变增益因子dij(k)，得到N个加权结果，所有信号vi(m)的加权结果共有N×(M-1)个；其中周期性时变增益因子dij(k)由半带滤波系数混合基分解变换得到，即dni(μK+η)=cμ+2ni(η),]]>η＝0，1，…，K-1andμ＝0，1，其中cni(k)由混合基分解公式h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),]]>n＝0，1，…，Nf求出，N，K为半带滤波混合基分解的维度，r1，r2为半带滤波混合基分解的两个基底，h(n)是半带滤波系数，C是半带滤波混合基分解的归一化因子；将上述N×(M-1)个加权结果相加，得到信号w(m)；将上述信号w(m)进行调制和累加，调制因子为r2-K+1<m>K；其中<m>K表示m对K求模余；当下一个信号周期到来时，重复上述步骤，且k增加1，直到k＝K-1，此后k清0，累加结果也清零。
本发明的半带滤波方法中，对信号y’(m)进行抽取的方法为抽取的是第K次的累加结果，而不抽取累加过程的中间结果，信号速率又变回到输入信号的速率。后面的增益缩放因子为Cr1-1。r1是半带滤波混合基分解的一个基底，C是半带滤波混合基分解的归一化因子。
图3中的两个半带滤波的性能决定了整个滤波的性能。为了使用较少硬件资源并实现高精度数据转换，本发明提出的半带滤波方法流程图如图4所示。这种结构基于系数混合基分解的方法，结合了半带滤波近一半系数为0的特点，同时运用了多相滤波的设计思想。图4中x(n)和y(n)分别为输入、输出信号。图中的箭头指向为数据处理传送的方向。图中上面部分的寄存延迟链用于存放数据；“+”为加法操作；采样保持操作实现将信号复制K次的功能，这也使得信号速率提高到原来的K倍；所有的三角符号表示数据的倍乘，均可用移位的方法实现；“×”为调制操作，也用移位相加的方法实现；累加操作完成信号的累加，每完成K次累加后清零；抽取操作则在每K个输入信号中抽取第一个信号输出，即将信号速率还原至输入信号的速率；图中的开关则实现上下两路信号的交替选通输出，使得输出信号速率是输入的2倍。
下面结合图4介绍本发明数模转换方法的内插滤波中半带滤波的详细过程在本方法中滤波系数采用混合基算法进行分解，对于一个M阶的滤波过程，假如系数{h(j)，j＝0，1，2…M-1}都已经归一化到[-1，1]的范围内，其混合基表示如式(1)所示。
h(j)=Cr1-1Σk=0K-1Σi=1N-1cji(k)r1-1r2-(K-1-k)---(1)]]>r1和r2为基，cji(k)为属于{0，±1，……，±α0}的集合。整数α0满足 这里 表示不大于t的最小整数。r2的最优值可由(2)式决定(r2opt-1)=r1-1r1-1+2α0(r1N-1)---(2)]]>C为归一化因子，由(3)式决定C=r1N(r1-1)(1-r2-1)r2-(K-1)(1-r2-1)(r1-1)+α0(r1N-1)(1-r2-K)---(3)]]>这种表示方法可以达到的精度为P=-log2(Cr1-Nr2-(K-1))+1---(4)]]>例如取N＝3，K＝5，r1＝4，整数α0为2。系数h(j)的混合基分解结果cji(k)属于集合{0，±1，±2}，因此与h(j)的相乘操作可以简化为一系列的移位和累加操作。r2-1和C的值由式(2)和式(3)决定。在硬件实现时，r2-1和C的值可以用2的整数次幂表示为r2opt-1=2-6-2-9,]]>C＝1+2-1+2-8。由(3)式知系数的逼近精度可以达到32bit，这用传统的基2分解是极难达到的。根据上面的分解，每一个滤波系数可以写成一个N×K的矩阵，这个矩阵每一列上的数据代表了某一时刻该系数的分解因子，不同列上的数据表示这些系数的周期时变性。对于本设计，这个系数的混合基分解矩阵MR(h)可以表示如下MRh(n)=cn0(0)cn0(1)cn0(2)cn0(3)cn0(4)cn1(0)cn1(1)cn1(2)cn1(3)cn1(4)cn2(0)cn2(1)cn2(2)cn2(3)cn2(4)---(5)]]>通过简单的线性变换式dni(μK+η)=cμ+2ni(η),]]>η＝0，1，…，K-1andμ＝0，1(6)混合基矩阵(5)变换为MR*h'(n*)=dn*0(0)dn*0(1)dn*0(2)···dn*0(9)dn*1(0)dn*1(1)dn*1(2)···dn*1(9)dn*2(0)dn*2(1)dn*2(2)···dn*2(9)]]>n*＝0，1，…，M-2(7)可以看到矩阵的行数没有变化，但是列数变成了原来的两倍。因此这种变换通过增加时序控制的负担来降低硬件开销。特别地，对于半带滤波，大多数系数的混合基矩阵MR*h′(n*)中右面5列的元素都是0，只有一个系数——半带滤波过程中最中间的系数0.5——例外。在此理论基础上，本发明提出的方法(图4所示)利用了多相滤波的思想，大大降低了时序控制逻辑复杂度。优化的依据是将半带滤波最中间的系数0.5直接移位输出，而不经过复杂的混合基分解处理，此即多相滤波的思想。
本发明方法中，补偿滤波的系数HC0，HC1，HC2，……，HC(N-1)/2，按如下方法确定。如果没有补偿滤波，可以通过计算机仿真确定内插滤波的幅度响应H(w)，这个幅度响应在信号的通带边缘有一定的衰减，这个衰减是因梳值滤波的频率特性造成的。在信号的通带内取频率点w0，w1，w2，……，wN-1，根据H(w)计算内插滤波的幅度响应H(w0)，H(w1)，H(w2)，……，H(wN-1)。相应的补偿滤波的频率响应应该是1/H(w0)，1/H(w1)，1/H(w2)，……，1/H(wN-1)。根据频率采样算法可以求出图2中补偿滤波的系数HC0，HC1，HC2，……，HC(N-1)/2。本发明方法中取N的值为11，即对未加补偿滤波的内插滤波的频率响应曲线的通带采样11个频率点w0，w1，w2，……，w10的幅度响应值H(w0)，H(w1)，H(w2)，……，H(w10)，补偿滤波的滤波特性在所选的频率点上的特性应该为1/H(w0)，1/H(w1)，1/H(w2)，……，1/H(w10)，根据频率取样算法可以计算出补偿滤波的系数HC0，HC1，HC2，……，HC5。
本发明方法中，梳值滤波的流程图如图5所示，梳值滤波分五次子滤波，每个子滤波实现的传递函数为(1-z-1)4，每个子滤波完成两倍的数据率提升。
本发明方法中的Delta-Sigma调制，采用单环单比特分布反馈的结构，并引入两个局部反馈，信号流图如图6所示。图中各个系数a1～a4，b1～b5，g1，g2的确定可参见“Delta-sigma数据转换器原理设计和仿真”(Steven R.Norsworthy，Richard Schreier，Gabor C.Temes.的Delta-sigma data converterstheory，design，and simulation.NewYork，IEEE PRESS，1996.512-513)。
Delta-Sigma调制后的信号进行半数字滤波和模拟低通滤波，其硬件结构如图7所示。半数字滤波实现的传输函数为H(z)=Σj=0N-1h(j)z-j]]>系数由加权的电流源实现，电流源的尺寸与滤波的系数成正比。图中的延时单元在硬件实现时用D触发器实现。滤波输入DIN是来自前述Delta-Sigma调制器的1位的数据流，第j个延时单元是DIN的j级延时，j＝0，1，2，…，N。因为输入信号是‘0’或‘1’，每个乘积项h(j)·DIN·z-j的值为‘0’或为h(j)，这可以将乘积项简化为由延时单元控制的开关实现。其作用是在单比特Delta-Sigma数模转换器中，把单比特的数字比特流转换为模拟信号并进行一定程度的滤波。半数字滤波后的输出信号作为模拟低通滤波的输入信号，由于半数字滤波的输出信号为电流信号，模拟低通滤波将这个电流信号转换为电压信号同时进行模拟低通滤波。
权利要求
1.一种数模转换方法，其特征在于该方法包括如下步骤(1)对输入的数据x(n)进行补偿滤波，经补偿滤波后的数据率与补偿滤波前的数据率相同，补偿滤波后的输出信号为xc(n)；(2)对上述输出信号xc(n)进行内插滤波，输出信号为xp(n)，内插滤波后的数据率上升，上升倍数与所述数模转换的过采样率相同；(3)对上述内插滤波的输出xp(n)进行Delta-Sigma调制，输出单比特的数据流xd(n)；(4)对上述单比特的数据流xd(n)进行半数字滤波，输出模拟信号xs；(5)对上述模拟信号xs进行模拟低通滤波，输出模拟信号y。
2.如权利要求1所述的方法，其特征在于对输入数据x(n)进行补偿滤波的方法，包括以下步骤(2-1)连续接收输入的数据信号x(n)，进行延迟寄存，得到一个输入数据信号x(n)的寄存延迟链，延迟链的长度为N，N为奇数；(2-2)将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号C0(n)，第二个信号与倒数第二个信号相加，得到信号C1(n)，依次类推，得到C2(n)，C3(n)，C(N-3)/2(n)，剩下的中间信号记为C(N-1)/2(n)，C0(n)～C(N-1)/2(n)分别与所述补偿滤波的系数HC0，HC1，HC2，……，HC(N-1)/2相乘，再将所有相乘的结果相加，得到xc(n)。
3.如权利要求1所述的方法，其特征在于对其中所述的信号xc(n)进行内插滤波的方法，包括以下步骤(3-1)对补偿滤波的输出信号xc(n)进行第一次半带滤波，将第一次的滤波结果作为第二次滤波的输入，进行第二次半带滤波，共完成四倍的采样率提升；(3-2)对上述采样率提升后的输出信号进行梳值滤波，梳值滤波共完成32倍的采样率提升，得到xp(n)。
4.如权利要求3所述的方法，其特征在于对补偿滤波的输出信号xc(n)进行半带滤波的方法，包括以下步骤(4-1)连续接收补偿滤波的输出信号xc(n)，进行延迟寄存，得到一个寄存延迟链，延迟链的长度为Nf/2+3，其中Nf为半带滤波阶数，Nf/2是奇数；(4-2)将上述寄存延迟链中的第一个信号与最后一个信号相加，得到信号u0(n)，第二个信号与倒数第二个信号相加，得到信号u1(n)，依次类推，直至剩下中间两个信号，中间两个信号两侧的信号相加后记为uM-2(n)，其中M＝(Nf+6)/4，取中间两个信号中靠后的信号值的1/2，作为半带滤波时进行二选一多路选择的第一个输入信号；(4-3)将上述信号u0(n)，u1(n)…uM-2(n)依次进行采样保持、加权求和以及调制累加，得到信号y’(m)；(4-4)将上述信号y’(m)进行抽取和增益缩放，作为半带滤波时二选一多路选择的第二输入信号；(4-5)将上述二选一多路选择的两个输入信号进行周期性交替输出，即为半带滤波的输出信号，交替输出的速率是输入信号速率的2倍。
5.如权利要求4所述的方法，其特征在于对其中所述的信号u0(n)，u1(n)…uM-2(n)进行采样保持的方法为将信号u0(n)，u1(n)…uM-2(n)分别复制K次，得到v0(m)，v1(m)…vM-2(m)，信号v0(m)，v1(m)…vM-2(m)的速率为信号u0(n)，u1(n)…uM-2(n)的K倍，其中K是半带滤波混合基分解的一个维度，根据半带滤波的混合基分解精度P选取，log2(Cr1-Nr2-(K-1))+1,]]>其中r1，r2是半带滤波混合基分解的两个基底，C是半带滤波混合基分解的归一化因子，N是半带滤波混合基分解的另一个维度，半带滤波混合基分解是对半带滤波系数h(n)进行的分解，即h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),n=0,1,···,Nf,]]>其中cni(k)是由半带滤波混合基分解得到的系数。
6.如权利要求4所述的方法，其特征在于对其中所述的信号vi(m)(i从0到M-2)进行加权求和的方法为当vi(m)(i从0到M-2)的信号值每更新一次后，在vi(m)的每个信号周期内将完成如下操作(6-1)使上述信号vi(m)进入N条分支路径，将第j(j从0到N)条分支路径上的信号vi(m)乘以j个、数值为r1-1的增益因子，再乘以周期性时变增益因子dij(k)，得到N个加权结果，所有信号vi(m)的加权结果共有N×(M-1)个；其中周期性时变增益因子dij(k)由半带滤波系数混合基分解变换得到，即dni(μK+η)=cμ+2ni(η),η=0,1,···,K-1andμ=0,1,]]>其中cni(k)由混合基分解公式h(n)=Cr1-1Σk=0K-1Σi=0N-1cni(k)r1-ir2-(K-1-k),n=0,1,···,Nf]]>求出，N，K为半带滤波混合基分解的维度，r1，r2为半带滤波混合基分解的两个基底，h(n)是半带滤波系数，C是半带滤波混合基分解的归一化因子；(6-2)将上述N×(M-1)个加权结果相加，得到信号w(m)；(6-3)将上述信号w(m)进行调制和累加，调制因子为r2-K+1+<m>K；其中<m>K表示m对K求模余；(6-4)当下一个信号周期到来时，重复步骤(6-1)、(6-2)、(6-3)，且k增加1，直到k＝K-1，此后k清0，累加结果也清零。
全文摘要
本发明涉及一种数模转换方法，属于信号处理技术领域。首先对输入的数据进行补偿滤波，经补偿滤波后的数据率与补偿滤波前的数据率相同，补偿滤波后的输出信号；对该输出信号进行内插滤波及数据率上升，最后进行Delta－Sigma调制，输出单比特的数据流，对单比特的数据流进行半数字滤波，输出模拟信号；对模拟信号进行模拟低通滤波，输出最后的模拟信号。本发明方法的优点是，在保证数据转换精度的条件下，减小了内插滤波的时序控制复杂度，因而减少了数模转换器的硬件开销，节省芯片面积，降低生产成本。本发明中采用的半数字滤波方法，使硬件实现时，不需要电容、电阻等元件，便于与主流的数字工艺兼容，减小了设计复杂度。
文档编号H03M1/66GK101060333SQ200710064940
公开日2007年10月24日 申请日期2007年3月30日 优先权日2007年3月30日
发明者刘力源, 陈润, 李冬梅 申请人:清华大学