专利名称：输出控制电路和输出电路的制作方法
技术领域：
本发明涉及集成电路设计，特别是涉及一种输出控制电路和输出电路。
背景技术：
随着集成电路的性能和器件密度的提高，器件的特征尺寸日益减小，小 尺寸器件通常需要低的工作电源，有时这些小尺寸器件组成的电路会和已有 的大尺寸器件组成的电路进行连接或协同工作，在这种情况下，需要电压转 换电路将信号从小尺寸器件的较低工作电源电压转换到大尺寸器件的较高工 作电源电压。
请参考图6，其为现有的一种输出电路的结构示意图，输入信号IN1、 IN2 来自于小尺寸器件组成的电路，其是由较低的电压源供电，例如，1.2V的核 心电压源(core voltage)。输出端PAD由大尺寸器件(反相器INV1、 INV2、 输出PMOS管MP7、输出NMOS管MN7)组成的输出电路输出，其是由较高的 电压源VDD2供电，例如，3.3V的输入输出电压源(10 voltage)。当输入信号 IN1、 IN2的电压值为1.2V时，是不足以驱动输出电路的大尺寸器件的，输入 信号IN1、 IN2的逻辑值也就无法正确的输出到输出端PAD，因此，在输入信 号和输出电路之间需要加入电压转换电路4，将输入信号IN1、 IN2的电压值提 升到可以驱动输出电路的电压值，例如3.3V。
通常，具有多电压源的集成电路在上电时，有一定的上电顺序，多个电 压源不会同时达到预定的电压值，例如，图7所示的IO电压源VDD2会先达到 3.3V,在一段时间T之后，核心电压源VDD1才达到1.2V,在这段时间T中，电 压转换电路4的输出状态会不确定或者输出不稳定，使得输出端PAD输出状态 会不确定或者不稳定，从而产生漏电流。为此，图6所示的电路在输出PMOS管MP7、输出NMOS管MN7前加入了上拉PMOS管MP8和下拉NMOS管MN8， 上拉PMOS管MP8的栅极由控制信号CTl控制，下拉NMOS管MN8的栅极由控 制信号CT2控制，控制信号CT1、 CT2如图7所示，在IO电压源VDD2已经上电、 核心电压源VDD1还未上电的时间T内，控制信号CT1、 CT2使上拉PMOS管 MP8、下拉NMOS管MN8打开，以使输出PMOS管MP7、输出NMOS管MN7关 闭，这样在输出PMOS管MP7、输出NMOS管MN8上就不会有漏电流，输出端 PAD为高阻抗状态。在IO电压源VDD2、核心电压源VDD1都上电后，控制信 号CT1、 CT2使上拉PMOS管MP8、下拉NMOS管MN8关闭，以使输出PMOS 管MP7、输出NMOS管MN7正常工作。
但是，图6所示的电路在IO电压源VDD2已经上电、核心电压源VDD1还未 上电的时间T内，如果上拉PMOS管MP8、下拉NMOS管MN8的上拉、下拉能 力不够强，就会与连接在电压转换电路4和上拉PMOS管MP8、下拉NMOS管 之间的逻辑电路中的器件发生竟争，而导致节点G1、 G2的逻辑状态不确定。 具体来说，如果电压转换电路4输出0，那么下拉NMOS管MN8就会与反相器 INV2中的PMOS管发生竟争而使节点G2的逻辑状态不确定；如果电压转换电 路4输出1,那么上拉PMOS管MP8就会与反相器INV1中的NMOS管发生竟争而 使节点G1的逻辑状态不确定，节点G1、 G2的逻辑状态不确定都可能在输出 PMOS管MP7、输出NMOS管MN8上产生漏电流，因此，图6所示的电路在I0 电压源VDD2已经上电、核心电压源VDD1还未上电时，输出端PAD不能确保 为高阻态，电路中还是可能会有漏电流产生。
发明内容
本发明解决的问题是，提供一种输出控制电路和输出电路，以此减小产 生漏电流的可能性。
为解决上述问题，本发明提供一种输出控制电路，包括 电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电
7压源的输入信号转换为对应于第二电压源的输出信号；
控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；
上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源 未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制 信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上 电控制单元的输出。
可选的，所述电压转换单元包括第一、第二、第三PMOS管和第一、 第二、第三NMOS管，其中，所述输入信号从第一 NMOS管、第三PMOS 管和第三NMOS管的栅极输入，所述输出信号从第二 PMOS管、第二 NMOS 管的漏极输出、并从第一 PMOS管的栅才及输入，所述第二 PMOS管的棚-4及连 接第一PMOS管、第一NMOS管的漏极，所述第二 NMOS管的栅极连接第 三PMOS管、第三NMOS管的漏极，所述第一、第二、第三NMOS管的源 极连接第三电压源，所述第一、第二 PMOS管的源极连接第二电压源，所述 第三PMOS管的源极连接第 一 电压源。
可选的，所述控制单元包括第四、第五、第六PMOS管和第四、第五、 第六NMOS管，其中，所述第四NMOS管、第六PMOS管和第六NMOS管 的栅极连接第一电压源，所述控制信号从第五PMOS管、第五NMOS管的漏 极输出、并从第四PMOS管的栅极输入，所述第五PMOS管的栅极连接第四 PMOS管、第四NMOS管的漏极，所述第五NMOS管的4册极连接第六PMOS 管、第六NMOS管的漏极，所述第四、第五、第六NMOS管的源极连接第三 电压源，所述第四、第五、第六PMOS管的源极连接第二电压源。
可选的，所述上电控制单元包括控制NMOS管，源极连接所述第三电 压源、漏极连接所述电压转换单元的输出端，所述控制单元的控制信号的反 相信号从所述控制NMOS管的栅极输入。
可选的，所述上电控制单元包括控制PMOS管，源极连接所述第二电
8压源、漏极连接所述电压转换单元的输出端，所述控制单元的控制信号从所 述控制PMOS管的栅极输入。 -
为解决上述问题，本发明提供一种输出电路，包括输出控制单元和连 接所述输出控制单元的输出单元，其中，
在第一电压源未上电、第二电压源已上电时，所述输出控制单元输出确 定的逻辑值，控制所述输出单元的输出为高阻抗状态；
在第一电压源、第二电压源已上电时，所述输出控制单元将对应于第一 电压源的输入信号转换为对应于第二电压源的输出信号，所述输出单元输出 与所述输出控制单元的输出信号对应的逻辑值。
可选的，所述输出控制单元包括
控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；
第一电压转换单元，在第一电压源、第二电压源已上电时，将对应于第 一电压源的第一输入信号转换为对应于第二电压源的第一输出信号；
第一上电控制单元，输出端连接所述第一电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第一上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第一电压转换单元的输出信号 的逻辑值为所述第一上电控制单元的输出；
第二电压转换单元，在第一电压源、第二电压源已上电时，将对应于第 一电压源的第二输入信号转换为对应于第二电压源的第二输出信号；
第二上电控制单元，输出端连接所述第二电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第二上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第二电压转换单元的输出信号 的逻辑值为所述第二上电控制单元的输出。
可选的，所述第一上电控制单元包括控制PMOS管，源极连接所述第 二电压源、漏极连接所述第一电压转换单元的输出端，所述控制单元的控制信号从所述控制PMOS管的栅极输入。
可选的，所述第二上电控制单元包括控制NMOS管，源极连接所述第 三电压源、漏极连接所述第二电压转换单元的输出端，所述控制单元的控制 信号的反相信号从所述控制NMOS管的栅极输入。
可选的，所述输出单元包括
输出PMOS管，源极连接所述第二电压源、漏极为所述输出单元的输出 端，所述第一电压转换单元的输出信号从所述输出PMOS管的栅极输入；
输出NMOS管，源极连接所述第三电压源、漏极为所述输出单元的输出 端，所述第二电压转换单元的输出信号从所述输出NMOS管的栅极输入。
与现有技术相比，上述技术方案的输出控制电路结合了电压转换单元和 上电控制单元，在第一电压源未上电、第二电压源已上电时，所述输出控制 电路的输出由上电控制单元确定，由于上电控制单元的输出不受电压转换单 元或其它逻辑电路的影响，因此，输出控制电路可以输出确定的逻辑值，以 使输出电路的输出单元的输出为高阻抗状态，这样就减小了产生漏电流的可 能性。在第一电压源、第二电压源已上电时，即电压源稳定后，所述输出控 制电路的输出由电压转换单元控制，电路可以处于正常工作状态，输出电路 输出与所述输出控制单元的输出信号对应的逻辑值。
图1是本发明第 一实施例的输出控制电路的结构示意图； 图2是本发明第二实施例的输出控制电路的结构示意图； 图3是本发明实施例的电压转换单元的电路图； 图4是本发明实施例的控制单元的电路图； 图5是本发明实施例的输出电路的结构示意图； 图6是现有技术中一种输出电路的结构示意图7为图6所示的控制信号CT1、 CT2与核心电压源、IO电压源的上电时序关系图。
具体实施例方式
本发明实施例的输出控制电路将电压转换单元和上电控制单元结合，在 第一电压源未上电、第二电压源已上电时，所述输出控制电路的输出由上电
控制单元确定；在第一电压源、第二电压源已上电时，即电压源稳定后，所 述输出控制电路的输出由电压转换单元控制。下面结合附图和实施例对本发 明具体实施方式
做详细的说明。
本发明实施例的输出控制电路包括
电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电
压源的输入信号转换为对应于第二电压源的输出信号；
控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号； 上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源
未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制
信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上
电控制单元的输出端。
第一实施例
图1是本实施例的输出控制电路的结构示意图，所示的输出控制电路1 包括电压转换单元11、控制单元12和上电控制单元13。
电压转换单元11，在第一电压源VDD1、第二电压源VDD2已上电时， 将对应于第一电压源VDD1的输入信号IN转换为对应于第二电压源VDD2 的输出信号；在第一电压源未上电、第二电压源已上电时，所述电压转换单 元的输出信号的逻辑值受其外接电路的影响。其中，第一电压源VDD1为核 心电压源，第二电压源VDD2为10电压源，10电压源VDD2的电压i"直高于 核心电压源VDD1的电压值，例如，核心电压源VDD1的电压值为1.2V, 10 电压源VDD2的电压值为3.3V,并且10电压源VDD2先于核心电压源VDD1上电。本实施例中，当输入信号IN、输出信号OUT的逻辑值为逻辑0时，其 电压值为0V;当输入信号IN的逻辑值为逻辑1时，其电压值为核心电压源 VDD1的电压值，即1.2V;当输出信号OUT的逻辑值为逻辑1时，其电压值 为10电压源VDD2的电压值。
图3是本实施例的电压转换单元11的电路图，所示的电压转换单元11 包括漏极互相连接的第一 PMOS管MP1和第一 NMOS管MN1 ，漏极互相 连接的第二 PMOS管MP2和第二 NMOS管MN2,漏极互相连接的第三PMOS 管MP3和第三NMOS管MN3。第一NMOS管MNl、第二NMOS管MN2、 第三PMOS管MP3、第三NMOS管MN3的工作电压为核心电压源的电压值， 第一 PMOS管MP 1 、第二 PMOS管的MP2的工作电压为IO电压源的电压值。
输入信号IN从第一 NMOS管画l、第三PMOS管MP3、第三NMOS 管MN3的栅极输入。输出信号OUT从第二 PMOS管MP2、第二 NMOS管 MN2的漏极输出，并且反馈输入至第一 PMOS管MPl的栅极。第二 PMOS 管MP2的栅极连接第一 PMOS管MP1、第一 NMOS管MN1的漏极。第二 NMOS管画2的栅极连接第三PMOS管MP3、第三NMOS管MN3的漏极。 第一PMOS管MPl、第二 PMOS管MP2的源极连接核心电压源VDD1,第 三PMOS管MP3的源极连接IO电压源VDD2。第一 NMOS管MN1、第二 NMOS管MN2、第三NMOS管MN3的源极连接第三电压源，第三电压源的 电压值低于核心电压源VDD1和IO电压源VDD2,本实施例中，第三电压源 为接地电源。
如图3所示，在核心电压源VDD1未上电、IO电压源VDD2已上电，即 核心电压源VDD1未达到1.2V, IO电压源VDD2已达到3.3V时，输入信号 IN的电压值低，不足以开启第一NMOS管MN1、第二NMOS管MN2、第三 NMOS管MN3、第三PMOS管MP3,由于输出信号OUT反馈输入至第一 PMOS管MPl的栅极，因此，当电压转换单元11外接有其它电路时，输出信号OUT会受外接电路的影响。
在核心电压源VDD1、 10电压源VDD2已上电，即核心电压源VDD1已 达到1.2V， 10电压源VDD2已达到3.3V时，第三PMOS管MP3和第三NMOS 管MN3构成一个反相器，若输入信号IN的逻辑值为0,第一 NMOS管MN1、 第二 PMOS管MP2关闭，第一PMOS管MPl、第二 NMOS管MN2打开， 输出信号的逻辑值为0;若输入信号IN的逻辑值为1,其电压值为核心电压 源VDD1 (即1.2V),第一NMOS管MNl、第二 PMOS管MP2打开，第一 PMOS管MPl 、第二 NMOS管MN2关闭，输出信号OUT的逻辑值为1,其 电压值被第二 PMOS管MP2上拉至IO电压源VDD2 (即3.3V )。另夕卜，由于 输出信号OUT反馈输入至第一 PMOS管MPl的栅极，以此控制第一 PMOS 管MP1、第二PMOS管MP2，因此，可以得到更稳定的输出信号OUT。
控制单元12,在核心电压源VDD1未上电、IO电压源已上电时，输出控 制信号CTRL。图4是本实施例的控制单元12的电路图，所示的控制单元12 包括漏极互相连接的第四PMOS管MP4和第四NMOS管MN4,漏极互相 连接的第五PMOS管MP5和第五NMOS管MN5，漏极互相连接的第六PMOS 管MP6和第六NMOS管MN6。第四NMOS管MN4、第五NMOS管MN5 的工作电压为核心电压源的电压值，第四PMOS管MP4、第五PMOS管的 MP5、第六PMOS管MP6、第六NMOS管MN6的工作电压为IO电压源的 电压值。
控制单元12的第四PMOS管MP4、第四NMOS管MN4、第五PMOS 管MP5、第五NMOS管MN5、第六PMOS管MP6、第六NMOS管MN6的 连接方式对应的与电压转换单元11的第一 PMOS管MP1、第一 NMOS管 MN1、第二PMOS管MP2、第二NMOS管MN2、第三PMOS管MP3、第三 NMOS管MN3的连接方式基本相同，不同的是第四NMOS管MN4、第六 PMOS管MP6、第六NMOS管MN6的栅极与核心电压源VDD1连接，第六
13PMOS管MP6的源极与10电压源VDD2连接，控制单元12输出的控制信号 CTRL从第五PMOS管MP5、-第五NMOS管MN5的漏极输出。
如图4所示，在核心电压源VDD1未上电、10电压源VDD2已上电，即 核心电压源VDD1未达到1.2V， 10电压源VDD2已达到3.3V时，第六PMOS 管MP6和第六NMOS管MN6构成一个反相器，第四NMOS管MN4、第五 PMOS管MP5关闭，第四PMOS管MP4、第五NMOS管MN5打开，控制信 号CTRL的电压值被第五NMOS管MN5下拉到接地电源，即控制信号CTRL 的逻辑值为0。
在核心电压源VDD1、 IO电压源VDD2已上电，即核心电压源VDD1已 达到1.2V,IO电压源VDD2已达到3.3V时，第六PMOS管MP6和第六NMOS 管MN6构成一个反相器，第四NMOS管MN4、第五PMOS管MP5打开， 第四PMOS管MP4、第五NMOS管MN5关闭，控制信号CTRL的电压值被 第五PMOS管MP5上拉到IO电压源VDD2,即控制信号CTRL的逻辑值为 1。
请参考图1，上电控制单元13包括控制NMOS管MNO和反相器INVO, 控制单元12的控制信号CTRL经过反相器INVO输入至控制NMOS管MNO 的栅极，控制NMOS管MNO的源极连接第三电压源(即接地电源)，控制 NMOS管MNO漏极连接电压转换单元11的输出端。
在核心电压源VDD1未上电、IO电压源VDD2已上电，电压转换单元11 的输出受外接电路(即上电控制单元13)的影响，控制单元12输出的控制信 号CTRL的逻辑值为0,其反相信号为1,打开上电控制单元13的控制NMOS 管MNO,因此，输出控制电路1的输出信号OUT1的逻辑值由上电控制单元 13确定，输出信号OUT1的逻辑值被控制NMOS管MNO下拉到0。
在核心电压源VDDl、 IO电压源VDD2已上电，控制单元12输出的控制 信号CTRL的逻辑值为1,其反相信号为0，关闭上电控制单元13的控制NMOS管MNO,因此，输出控制电路1的输出信号0UT1的逻辑值和电压值由电压
转换单元11的输出确定。 第二实施例
图2是本实施例的输出控制电路l，的结构示意图，与图1所示的输出控 制电路1的区别在于在核心电压源VDD1未上电、10电压源VDD2已上电 时，图1所示的输出控制电路1的输出信号0UT1的逻辑值为0,本实施例的 输出控制电路l'的输出信号0UT2的逻辑值为1。
如图2所示，本实施例的上电控制单元13，包括控制PMOS管MPO,控 制单元12的控制信号CTRL从控制PMOS管MP0栅极输入，控制PMOS管 MP0的源极连接IO电压源VDD2、漏极连接电压转换单元11的输出端。
在核心电压源VDD1未上电、10电压源VDD2已上电，电压转换单元11 的输出受外接电路(即上电控制单元13，)的影响，控制单元12输出的控制 信号CTRL的逻辑值为0,打开上电控制单元13，的控制PMOS管MPO,因此， 输出控制电路l'的输出信号OUT2的逻辑值由上电控制单元13，确定，输出信 号OUT2的逻辑值被控制PMOS管MPO上拉到1。
在核心电压源VDD1、 IO电压源VDD2已上电，控制单元12输出的控制 信号CTRL的逻辑值为1,关闭上电控制单元13，的控制PMOS管MPO,因此， 输出控制电路l，的输出信号OUT2的逻辑值和电压值由电压转换单元11的输 出确定。
本发明实施例的输出电路包括输出控制单元和连接所述输出控制单元的 输出单元。其中，在第一电压源未上电、第二电压源已上电时，所述输出控 制单元输出确定的逻辑值，控制所述输出单元的输出为高阻抗状态；在第一 电压源、第二电压源已上电时，所述输出控制单元将对应于第一电压源的输 入信号转换为对应于第二电压源的输出信号，所述输出单元输出与所述输出 控制单元的输出信号对应的逻辑值。请继续参考图5，其为本发明实施例的输出电路的结构示意图，所示的输
出电路包括输出控制单元2和输出单元3。
输出控制单元2，包括第一电压转换单元11、第二电压转换单元ll，、控 制单元12、输出端连接第一电压转换单元11的输出端的第一上电控制单元 13，、输出端连接第二电压转换单元ll，的输出端的第二上电控制单元13。
第一电压转换单元11、第二电压转换单元ll，的电路结构如图3所示，控 制单元12的电路结构如图4所示，第一上电控制单元13，与图2所示的上电 控制单元13，相同，第二上电控制单元13与图1所示的上电控制单元13相同。
第一电压转换单元11,在第一电压源VDD1、第二电压源VDD2已上电 时，将对应于第一电压源VDD1的第一输入信号IN1转换为对应于第二电压 源VDD2的第一输出信号0UT1。
第一上电控制单元13，，在第一电压源VDD1未上电、第二电压源VDD2 已上电时，第一上电控制单元13，在控制单元12输出控制信号CTRL时输出 确定的逻辑值，第一电压转换单元ll的输出信号的逻辑值为第一上电控制单 元13'的输出。
第二电压转换单元ll，，在第一电压源VDD1、第二电压源VDD2已上电 时，将对应于第一电压源VDD1的第二输入信号IN2转换为对应于第二电压 源VDD2的第二输出信号OUT2。
第二上电控制单元13,在第一电压源VDD1未上电、第二电压源VDD2 已上电时，第二上电控制单元13在控制单元12输出控制信号CTRL时输出 确定的逻辑值，第二电压转换单元ll，的输出信号的逻辑值为第二上电控制单 元13的输出。
由于第一电压转换单元11、第二电压转换单元11，、控制单元12、第一 上电控制单元13，、第二上电控制单元13在上面已有详细的说明，在此即不 予重复。输出单元3,包括输出PMOS管MP7、输出NMOS管MN7、第一逻辑 电路31、第二逻辑电路32。输出控制单元2的第一输出信号OUTl经第一逻 辑电路31输入至输出PMOS管MP7的栅极，输出PMOS管MP7的源极连接 10电压源VDD2;输出PMOS管MP7的漏极为输出单元3的输出端PAD; 输出控制单元2的第二输出信号OUT2经第二逻辑电路32输入至输出NMOS 管MN7的栅极，输出NMOS管MN7的源极连接第三电压源(即接地电源)， 输出NMOS管MN7的漏极为输出单元3的输出端PAD。第一逻辑电路31、 第二逻辑电路32根据电路在正常工作(核心电压源VDD1、 10电压源VDD2 已上电)时输出端PAD需要输出的逻辑而设计，且在核心电压源VDD1未上 电、10电压源VDD2已上电时，输出的逻辑值对应地与输出控制单元2的输 出信号OUTl、 OUT2相同。当然，根据实际的逻辑设计，在输出控制单元2 和输出PMOS管MP7 、输出NMOS管MN7之间也可以没有第 一逻辑电路31 、 第二逻辑电路32。
如图5所示，在核心电压源VDD1未上电、IO电压源VDD2已上电时， 输出控制单元2的第一输出信号OUTl的逻辑值为1,第一逻辑电路31输出 1，关闭输出PMOS管MP7;输出控制单元2的第二输出信号OUT2的逻辑 值为0,第二逻辑电路32输出0，关闭输出NMOS管MN7,因此，输出单元 3的输出端PAD为高阻抗状态。
在核心电压源VDD1、 IO电压源VDD2已上电时，输出单元3输出与输 出控制单元2的输出信号0UT1、 OUT2对应的逻辑值，即由第一逻辑电路31 的输出控制打开或关闭输出PMOS管MP7,由第二逻辑电路32的输出控制 打开或关闭输出NMOS管MN7。举例来说，在本实施例中，第一逻辑电路 31、第二逻辑电路32中包括有两个串接的反相器，当输出控制单元2的输入 信号IN1、 IN2的逻辑值为0、其电压值为0V,输出控制单元2的输出信号 OUTl、 OUT2的逻辑值为0、其电压值为0V,输出单元3的输出端PAD的
17逻辑值为1、其电压值为3.3V;当输出控制单元2的输入信号IN的逻辑值为 1、其电压值为1.2V,输出控制单元2的输出信号0UT1、 OUT2的逻辑值为 1、其电压值为3.3V，输出单元3的输出端PAD的逻辑值为0、其电压值为ov。
综上所述，上述技术方案的输出控制电路结合了电压转换单元和上电控 制单元，在第一电压源未上电、第二电压源已上电时，所述输出控制电路的 输出由上电控制单元确定，由于上电控制单元和电压转换单元之间没有连接 其它逻辑电路，因此，上电控制单元的输出不受电压转换单元或其它逻辑电 路的影响，输出控制电路可以输出确定的逻辑值，以使输出电路的输出单元 的输出端为高阻抗状态，这样就减小了产生漏电流的可能性。在第一电压源、 第二电压源已上电时，即电压源稳定后，所述输出控制电路的输出由电压转 换单元控制，电路可以处于正常工作状态，输出电路输出与所述输出控制单 元的输出信号对应的逻辑值。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1. 一种输出控制电路，其特征在于，包括电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的输入信号转换为对应于第二电压源的输出信号；控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上电控制单元的输出。
2. 根据权利要求1所述的输出控制电路，其特征在于，所述电压转换单元 包括第一、第二、第三PMOS管和第一、第二、第三NMOS管，其中，所述输入信号从第一 NMOS管、第三PMOS管和第三NMOS管的栅极 输入，所述输出信号从第二 PMOS管、第二 NMOS管的漏极输出、并从第一 PMOS管的栅极输入，所述第二 PMOS管的栅极连接第一 PMOS管、第一 NMOS管的漏极， 所述第二 NMOS管的栅极连接第三PMOS管、第三NMOS管的漏极， 所述第一、第二、第三NMOS管的源极连接第三电压源， 所述第一、第二PMOS管的源极连接第二电压源， 所述第三PMOS管的源极连接第一电压源。
3. 根据权利要求1所述的输出控制电路，其特征在于，所述控制单元包括: 第四、第五、第六PMOS管和第四、第五、第六NMOS管，其中，所述第四NMOS管、第六PMOS管和第六NMOS管的栅极连接第一电 压源，所述控制信号从第五PMOS管、第五NMOS管的漏极输出、并从第四 PMOS管的栅极输入，所述第五PMOS管的栅极连接第四PMOS管、第四NMOS管的漏极， 所述第五NMOS管的栅极连接第六PMOS管、第六NMOS管的漏极， 所述第四、第五、第六NMOS管的源极连接第三电压源， 所述第四、第五、第六PMOS管的源极连接第二电压源。
4. 根据权利要求3所述的输出控制电路，其特征在于，所述上电控制单元 包括控制NMOS管，源极连接所述第三电压源、漏极连接所述电压转换单 元的输出端，所述控制单元的控制信号的反相信号从所述控制NMOS管的栅 极输入。
5. 根据权利要求3所述的输出控制电路，其特征在于，所述上电控制单元 包括控制PMOS管，源极连接所述第二电压源、漏极连接所述电压转换单 元的输出端，所述控制单元的控制信号从所述控制PMOS管的栅极输入。
6. —种输出电路，其特征在于，包括输出控制单元和连接所述输出控制 单元的输出单元，其中，在第一电压源未上电、第二电压源已上电时，所述输出控制单元输出确 定的逻辑值，控制所述输出单元的输出为高阻抗状态；在第一电压源、第二电压源已上电时，所述输出控制单元将对应于第一 电压源的输入信号转换为对应于第二电压源的输出信号，所述输出单元输出 与所述输出控制单元的输出信号对应的逻辑值。
7. 根据权利要求6所述的输出电路，其特征在于，所述输出控制单元包括 控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号； 第一电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的第一输入信号转换为对应于第二电压源的第一输出信号；第一上电控制单元，输出端连接所述第一电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第一上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第一电压转换单元的输出信号的逻辑值为所述第一上电控制单元的输出；第二电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的第二输入信号转换为对应于第二电压源的第二输出信号；第二上电控制单元，输出端连接所述第二电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第二上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第二电压转换单元的输出信号 的逻辑值为所述第二上电控制单元的输出。
8. 根据权利要求7所述的输出电路，其特征在于，所述电压转换单元包括 第一、第二、第三PMOS管和第一、第二、第三NMOS管，其中，所述输入信号从第一 NMOS管、第三PMOS管和第三NMOS管的栅极 输入，所述输出信号从第二 PMOS管、第二 NMOS管的漏极输出、并从第一 PMOS管的栅极输入，所述第二 PMOS管的栅极连接第一 PMOS管、第一 NMOS管的漏极， 所述第二 NMOS管的栅极连接第三PMOS管、第三NMOS管的漏极， 所述第一、第二、第三NMOS管的源极连接第三电压源， 所述第一、第二PMOS管的源极连接第二电压源， 所述第三PMOS管的源极连接第 一电压源。
9. 根据权利要求7所述的输出电路，其特征在于，所述控制单元包括第 四、第五、第六PMOS管和第四、第五、第六NMOS管，其中，所述第四NMOS管、第六PMOS管和第六NMOS管的栅极连接第一电 压源，所述控制信号从第五PMOS管、第五NMOS管的漏极输出、并从第四 PMOS管的栅极输入；所述第五PMOS管的栅极连接第四PMOS管、第四NMOS管的漏极，所述第五NMOS管的栅极连接第六PMOS管、第六NMOS管的漏极， 所述第四、第五、第六NMOS管的源极连接第三电压源， 所述第四、第五、第六PMOS管的源极连接第二电压源。
10. 根据权利要求9所述的输出电路，其特征在于，所述第一上电控制单元 包括控制PMOS管，源极连接所述第二电压源、漏极连接所述第一电压转 换单元的输出端，所述控制单元的控制信号从所述控制PMOS管的栅极输入。
11. 根据权利要求IO所述的输出电路，其特征在于，所述第二上电控制单元 包括控制NMOS管，源极连接所述第三电压源、漏极连接所述第二电压转 换单元的输出端，所述控制单元的控制信号的反相信号从所述控制NMOS管 的栅极输入。
12. 根据权利要求11所述的输出电路，其特征在于，所述输出单元包括 输出PMOS管，源极连接所述第二电压源、漏极为所述输出单元的输出端，所述第一电压转换单元的输出信号从所述输出PMOS管的栅极输入；输出NMOS管，源极连接所述第三电压源、漏极为所述输出单元的输出 端，所述第二电压转换单元的输出信号从所述输出NMOS管的栅极输入。
全文摘要
一种输出控制电路和输出电路，所述输出控制电路包括电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的输入信号转换为对应于第二电压源的输出信号；控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上电控制单元的输出。在第一电压源还未上电、第二电压源已经上电时，所述输出控制电路使输出电路的输出为高阻抗状态，以此减小产生漏电流的可能性。
文档编号H03K19/0944GK101453208SQ200710094410
公开日2009年6月10日 申请日期2007年12月7日 优先权日2007年12月7日
发明者俞大立, 程惠娟, 陈先敏, 马丽娜 申请人:中芯国际集成电路制造(上海)有限公司