专利名称：减少电磁干扰的电路和方法
技术领域：
该项发明一般涉及电子电路，且特别涉及数字控制电源转换器的扩频操作。
背景技术：
诸如汽车、航空、电信、消费电子等系统包括很多会受物理、环境和电应力不利影响的元件。这些元件包括电子器件、无源电路元件和互连的结构。一种干扰电子系统正常操作的力是电磁辐射。这种力也被称为电磁干扰(EMI)。除了受EMI干扰，电子器件也发射电磁信号，该信号会不利影响到同一系统或其它系统中的其它电路元件。由于对更紧凑小巧的系统的需求增加，系统制造者减小系统的规模，其增加了辐射的EMI影响系统的可能性。例如，用于诸如手机、个人数字助理、电子游戏的便携式计算机、手提装置、及其它中的开关电源(SMPS)，通常是EMI的最严重来源之一。因为现代电子系统具有的规模在减小，对EMI敏感的部件被装置在电源的近处，因而增加了由于EMI而引起的其故障可能性。
去除包括开关电源的电子系统中辐射EMI的影响的消极手段包括EMI缓冲器的使用。但是，缓冲器很贵并且增加电子系统的体积。消除辐射和传导的EMI的积极手段依赖于改变开关电源的开关频率。这些手段包括伪随机时钟、调频时钟、峰值电流混沌控制和增量总和(delta sigma)调制的使用来获得可变频率的操作。通过改变开关频率，开关电源产生的噪音散布于频域，基础峰值极大减少。这些技术的缺点是他们只在模拟反馈控制器中可实现。
因此，需要去除辐射和传导的EMI的影响的电路和方法，其可以应用到有数字反馈控制器的开关电源中。另外，希望该电路和方法是经济而节能的。
该项发明通过阅读下面的详细描述会被更好理解，考虑图中的数字，其中相同的参考字符表示相同的元件，并且图1为根据本发明一个实施方式的数字控制电源转换器的模块图；图2为根据本发明另一个实施方式的图1的数字控制电源转换器的一部分的模块图；图3为根据本发明另一个实施方式的图1的数字控制电源转换器的另一部分的模块图；图4为根据本发明另一个实施方式的图1的数字控制电源转换器的另一部分的示意图；图5为根据本发明另一个实施方式的图1的数字控制电源转换器的另一部分的示意图；和图6根据本发明另一个实施方式的数字控制电源转换器的另一部分的示意图。
具体实施例方式
通常，该项发明包括一个使用数字电路结构和扩频时钟减少或抑制电磁干扰的方法和电路。根据本发明的一个实施方式，一个电路的开关频率的改变通过使用数字伪随机式发生器和延时线数字脉宽调制器来产生一个数字扩频来实现，也被称为随机脉宽调制信号。伪随机图形发生器发射伪随机数字码到一个噪声整形数字模拟(digital-to-anolog)转换器。延时线数字脉宽调制器产生了一个系统时钟信号，该信号有一个频率被延时线的模拟电源电压控制，其值围绕一个平均值是随机的。该变化的时钟频率在一个宽的频率范围内以随机的方式而不是以固定的频率传播此辐射和传导的EMI。这实际上减少了其它电路在电源转换器附近受到的一般干扰。
图1为根据本发明的实施方式的具有扩频系统的数字控制电源转换器10的模块图。图1中展示的是扩频系统12连接到开关网络14。扩频系统12包括一个伪随机图形发生器16，一个数字模拟转换器(DAC)18，一个线性稳压器20，和一个基于延时线的数字脉宽调制器(DPMW)22。更特别的，DAC18的输入连接到数字伪随机图形发生器16的输出，DAC18的输出连接到线性稳压器20的输出。基于延时线的DWPM22的输入24连接到线性稳压器20的输出，基于延时线的DWPM22的输入26连接到开关网络14的输出。基于延时线的DWPM22有一个输出28连接到伪随机图形发生器16的输入32和DAC18的输入34，并有一个输出30连接到开关网络14的输入36。
作为例子，开关网络14包括一个电源转换器15，该电源转换器15有一个输入作为开关网络14的输入36，并有一个输出连接到滤波级17的输出。滤波级17的输出连接到负载19和模拟数字转换器(ADC)21的输入。需要注意的是，电源转换器输出电压比需要的参考电压的减少在ADC21中实现。ADC21的输出因此代表了在参考电压和输出电压之间的差值的数字化当量。ADC21的一个输出连接到数字补偿器23，数字补偿器23的输出作为开关网络14的输出25。开关网络14的配置不是对本发明的限制。开关网络14可以是使用DOWM来调节输出电压的任何合适的数字电路或控制器结构。伪随机图形发生器16、和基于延时线的DPWM22的实施方式被进一步分别参考图2到4来描述。电源转换器15的实施方式和滤波级17进一步参考图6来描述。
参照图2，说明了根据本发明一个实施方式的伪随机图形发生器16的模块图。伪随机图形发生器16包括一个时钟分频器(clock divider)电路38，该电路38有一个输入作为输入32。时钟分频器电路38设置一个过采样比(OSR)。例如，OSR是4096。图形发生器16的输出连接到线性反馈移位寄存器(LFSR)40，LFSR40的输出连接到加法电路42。偏移44被传送到加法电路42的另一个输出。加法电路42的一个输出信号作为图形发生器16的输出信号。
参考图3，显示了DAC18的模块图。DAC18包括一个增量总和调制器50，其连接到低通滤波器52并作为噪声整形电路。增量总和调制器50有一个输出作为输出34，并为线性稳压器20产生模拟电压参考。DAC18从伪随机图形发生器16接收伪随机数字码。根据一个实施方式，DAC18有一个由时钟分频器电路38设置的抽样率。抽样率由EQT.1给出fDAC＝fsys/OSREQT.1其中fDAC为抽样率；fsys为系统时钟频率；以及OSR为过采样比。
作为例子，增量总和调制器50是一个一阶增量总和调制器，该调制器50有一个由EQT.2给出的噪声转移函数(NTF(z))NTF(z)＝1-z-1EQT.2对于一阶增量总和调制器，噪声下降了9分贝，因此每过采样比翻倍，有效的分辨率增加1.5位。使用一比特增量总和拓扑结构的好处是其产生一个高的线性输出，有基本为零的静态电流(并因此是低功率电路结构)，以及能够使用单块集成电路制造技术制造。
参照图4，说明了根据本发明的一个实施方式的基于延时线的DPWM22的模块图。DPWM22包括一个延时线56，其连接到计数器58和DPWM逻辑电路60。延时线56包括一个n到l(n-to-1)的多路复用器62，其连接到n个基于锁存器的延迟元件641，642，643，644，645，646，647，...，64n，其中n代表一个整数。延迟元件641有一个输入连接到多路复用器62的输入621，并有一个输出连接到多路复用器62的一个输入622和延迟元件642的输入。类似的，延迟元件642-647有输出分别连接到多路复用器62的输入623-62n和延迟元件643-64n的输入。作为例子，多路复用器62是一个有3位选择总线的8到1(8-to-1)的多路复用器，即DUTY位(2:0)。延迟元件64n的输出经过一个反相器66连接到延迟元件641的输入并且作为延时线56的时钟输出。延时线56的输出连接到计数器58的输入。多路复用器62有一个输入作为输入26，并有一个输出用作传输输出信号OUT。多路复用器62的体积和延迟元件的数量不是该发明的限制。
一个N位混合DPWM包括一个延时线，其有2M单元来产生合适的延迟，跟随一个2(N-M)位计数器来提供粗延迟调整，其中N和M是整数。根据图4显示的实施方式，DPWM22是一个7-位DPWM，其有提供时钟信号CLK的八单元延时线振荡器，CLK有一个是开关频率fS八倍的频率。要注意的是这种基于延时线的混合DPWM不是本发明的限制。其他合适的延时线DPWM包括混合DPWM、分段或不分段的DPWM、自校准的DPWM、或其混合体。
主要参照图5，展示了延迟元件的原理图，比如延迟元件641-64n。延迟元件的构造不是本发明的限制。例如，延迟元件或单元的构造可包括电流受控(current-starved)反相器的构造或替代的逻辑门的构造。通过连接DAC18的输出到通用的延迟单元的合适的延迟控制端，该发明可以应用到这些替代的延迟单元构造中。如果使用一个端子控制延迟器件的延迟，该端子不要求DC电流，线性稳压器20可以省略。
再参考图4及依照一个例子，计数器58是一个3位的计数器，其有一个输出用来传输三位输出信号计数(2:0)，其中计数器58的输出作为输出28。
DPWM逻辑电路60包括一个相等检测(equality check)电路70、一个或非门72、一个多路复用器74、与门76和78、反相器77、锁存器80和82、和一个或非门84。相等检测电路70也被叫做相等检测器并有一个输入连接到多路复用器62的输入26和计数器58的输出28。另外，连接到输入26的输入被连接到2到1(2-to-1)多路复用器74的输出。相等检测器70的输出连接到与门76的输入。多路复用器74的一个输入连接到n位多路复用器62的输出和或非门72的输入。或非门72的另一个输入连接到延迟元件56的输出以及计数器58的输入。或非门72的输出连接到多路复用器74的另一个输入。多路复用器74的输出连接到与门76的一个第二输入。与门76的输出连接到与门78的输入和锁存器80的输入，其中连接到与门78的输入通过反相器77。锁存器78的输出连接到锁存器80的另一个输入。锁存器80的输出作为DPWM22的输出30。或非门84的输入连接到计数器58的输出，或非门84的输出连接到锁存器82的输入。锁存器82有一个连接的输入用于接收逻辑信号如逻辑1，还有一个输入连接到延时线56的输出。
通过一个信号元件的延迟Δt对应于PWM分辨率的一个最低有效位(LSB)。因此，3位的总分辨率可以通过跟踪8元件延时线得到。需要注意的是，包含或非门72和2到1多路复用器74允许额外的计时信息从延时线56析出，该过程可用于在2到1多路复用器74的输出产生一个信号，多路复用器74有一个4PWM位的有效的计时分辨率。例如，当信号任务(3)为逻辑零，抽头式延时线输出(3位)是足够的并通过了2到1多路复用器74。但是，当信号任务(3)改变成逻辑1，需要增加等于八倍Δt的额外的延迟到抽头式延时线输出。该延迟通过选择或非门72的输出以穿过2到1多路复合器74而被增加。最终的PWM脉冲由锁存器80产生，锁存器80在每个开关周期的开始被D触发器82设置，当计数器58的输出信号和延时线56的输出信号的结合达到所需负载循环(duty cycle)时被重置。
图6表明根据本发明的一个实施方式的开关网络14的模块图，该开关网络14包括电源转换器15、滤波级17、负载19、ADC21、和数字补偿器23。作为例子，电源转换器15是一个降压转换器，其包括驱动器电路90和92，连接90和92来分别驱动开关场效应晶体管(FET)94和96。更特别的，驱动器电路90的一个输出连接到开关FET94的门，驱动器92的输出连接到开关FET96的门。开关FET94和96的漏极连在一起，连接开关FET94的源极以接收操作电源，例如VCC，连接开关FET96的源极以接收操作电源，例如VSS。死区时间(dead time)延迟电路98的输出连接到驱动电路器90的输入，死区时间延迟电路98的另一个输出连接到驱动器电路92的输入。死区时间延迟电路98的输入连接到延时线DPWM22的输出30。
滤波级17包括一个电感器100，其连接到电容器106。更特别的是，电感器100的一个端子连接到晶体管94和96的漏极，电感器100的另一个端子连接到电容器106的一个端子。连接电容器106的另一端子以接收操作电源，如VSS。
横跨电容器106连接负载19。
ADC21的输入通过电感器100连接到开关晶体管94和96的漏极。
ADC21的输出连接到电感器100、电容器106、负载19的通常连接的端子和数字补偿器23的输入。数字补偿器23的输出作为开关网络14的输出25并连接到延时线DPWM22的输入26。
操作中，扩频时钟产生技术用于通过改变开关网络14的开关频率来减少数字电路中的EMI，这样开关网络产生的噪声比如SMPS，横跨一个频率带扩展，因此减少噪声在特定频率的时均基础峰值幅度。根据本发明的一个实施方式，时钟分频器38接收一个系统时钟信号(CLKSYS)，并提供一个具有减少频率的时钟信号(CLKDIV)给LSFR40，LSFR40产生一个均匀分布的频率目标。作为例子，LSFR40是一个9元件线性反馈移位寄存器，其产生一个512循环伪随机序列来获得一个均匀分布的频率目标。一个代表扩频频率freqss的7位数字从LSFR40中提取出来。
一加法电路42引出7位数字的偏移来产生一个电平移动7位数字。DAC18传输移位的偏移数字到参考电压VREF。作为例子，DAC18是一位增量总和(Δ-∑)DAC，DAC18包括一数字调制器50和一个低通过滤器52。线性稳压器20将参考电压VREF转换为输出电压，该输出电压作为延迟元件641-64n的电源电压VDD。因此，该电源电压被参考电压为VREF的线性稳压器20控制，该电源电压改变来为开关网络14获得一个可变的开关频率fs。因此，该电源电压VDD作为延时线DPWM的一个控制信号，其改变数字控制电源转换器10的频率。需要注意的是该控制信号不限制为是电源电压。
至此可以认为该发明提供了一种利用数字扩频来减少EMI的数字扩频电路和方法。根据本发明的实施方式，该方法包括改变延时线DPWM电路的操作参数，这样其产生一个具有可变频率的信号。根据一个实施方式，操作参数是一个时钟频率。该信号输入进一个开关网络，这样该数字控制电源转换器具有一个可变的开关频率。
尽管特定的优选实施方式和方法在这里被公开，然而对于本领域的技术人员，从上述公开中很明显可见，可以进行这样的实施方式和方法的改变和修改而不偏离该发明的范围和主旨。这意味着，该项发明应该仅被限于所附权利要求和可适用法律的法规条例所要求的范围。
权利要求
1.一种减少数字控制电源转换器中电磁干扰的方法，包括通过随机改变数字脉宽调制器电路的时钟频率产生扩频。
2.如权利要求1所述的方法，其中所述随机改变所述时钟频率的步骤包括改变延时线的控制信号、改变所述延时线的电源电压、改变稳压器的参考电压、或使用线性反馈移位寄存器的步骤中的至少一个。
3.如权利要求2所述的方法，进一步包括从所述线性反馈移位寄存器中取出具有第一频率的信号并将所述第一频率信号转换成参考电压。
4.如权利要求3所述的方法，进一步包括通过使用一位增量总和数字模拟转换器将所述第一频率信号转换成所述参考电压。
5.如权利要求1所述的方法，其中所述随机改变所述时钟频率的步骤包括传输伪随机数字码到噪声整形数字模拟转换器。
6.一种抑制电磁辐射干扰的方法，其包括改变延时线的操作参数。
7.如权利要求6所述的方法，其中所述改变所述操作参数的步骤包括改变延时线脉宽调制器的所述操作参数或改变时钟频率来产生数字扩频的步骤之一。
8.如权利要求7所述的方法，其中所述改变控制电压的步骤进一步包括产生一参考电压并改变所述参考电压。
9.一种电路，其包括图形发生器，其有输入端和输出端；第一数字模拟转换器，其有第一和第二输入端以及输出端，其中所述图形发生器的所述输出连接到所述第一数字模拟转换器的第一输入端；稳压器电路，其有输入端和输出端，所述稳压器电路的所述输入端连接到所述第一数字模拟转换器的所述输出端；延时线数据脉宽调制器，其有第一输入端和第一输出端，所述第一输入端连接到所述稳压器电路的所述输出端，所述第一输出端连接到所述图形发生器的所述输入端和所述第一数字模拟转换器的所述第二输入端。
10.如权利要求9所述的电路，其中所述电路为一电源转换器，包括开关网络，其有输入端和输出端，第二数字模拟转换器，其有输入端和输出端，所述输入端连接到所述开关网络的所述输出端；数字补偿器，其有输入端和输出端，所述输入端连接到所述第二数字模拟转换器的所述输出端，所述数字补偿器的所述输出端连接到所述基于延时线的数字脉宽调制器的所述第二输入端，以及其中所述延时线数字脉冲宽度调制器包括延时线，其有输入端以及第一和第二输出端；计数器，其有输入端和输出端，其中所述延时线的所述输入端连接到所述计数器的所述第一输入端；数字逻辑电路，其有输入端，所述输入端连接到所述延时线的所述第一输入端。
全文摘要
一种扩频系统和一种去除电磁干扰的方法，所述扩频系统具有一自振荡延时线数字脉宽调制器。所述扩频系统有一伪随机图形发生器，其连接到一数字模拟转换器，所述数字模拟转换器反过来连接到一线性稳压器。所述线性稳压器从所述数字模拟转换器接收一参考电压并产生一频率，该频率改变用作基于延时线的数字脉宽调制器的延迟元件的输入电压。响应于改变输入信号的频率，基于延时线的数字脉宽调制器产生改变电压的频率，该电压是开关网络的输入来改变该开关网络的开关频率。
文档编号H03L7/00GK101093955SQ200710108169
公开日2007年12月26日 申请日期2007年5月30日 优先权日2006年6月15日
发明者魏藤(音译), 奥利维尔·特莱斯卡塞斯 申请人:半导体元件工业有限责任公司