半导体集成电路器件和射频模块的制作方法

专利名称：半导体集成电路器件和射频模块的制作方法
技术领域：
本发明涉及半导体集成电路器件和射频模块，更特别地涉及有效 地应用于包括安装在移动通信设备等上的天线开关的半导体集成电路 器件和射频模块的技术。
背景技术：
例如，日本未经申请专利发布Hei 8(1996)-70245号(专利文档 1)公开由FET形成的SPDT (单刀双掷)开关。例如，双栅极FET 用作FET，电容元件耦连在第一栅极和源极之间，并且电容元件耦 连在第二栅极和漏极之间。使用该配置，可以实现具有低失真特性的 并且能够以低电压工作的射频开关(天线开关)。

发明内容
在本发明之前，本发明的发明者已在日本未经审查专利发布 2006-165224号(在下文中称作参考文档1)、日本未经审查专利发 布2007-005970号(在下文中称作参考文档2)、日本未经审查专利 发布2007-067762号(在下文中称作参考文档3)和日本未经审查专 利发布2007-067720号(在下文中称作参考文档4)下提交了与天线 开关相关的技术。发明者在这里已检查了天线开关的技术并发现以下 事实。
例如，蜂窝电话系统不断发展以实现更高级功能，例如随着第二
代蜂窝电话的出现实现语音通信和无线互联网，而且随着第三代蜂窝
电话的出现通过使用无线互联网实现TV电话和语音(声音)及视频 分布。为了实现这种多样的服务，也扩展了多种通信方法，并且已设 计了通过提高GSM (全球移动通信系统)的通信速度获得的EDGE (增强数据速率的GSM演进)以及W-CDMA (宽频码分多址)。
随着用户数量的增加以及通信方法种类的增加，也扩展了频段。 在欧洲，采用使用900 MHz频段的EGSM (扩展的GSM)和使用 1.8 GHz频段的DCS (数字蜂窝系统)。在美国，采用使用1.9 GHz 频段的PCS (个人通信服务)和使用850 MHz频段的GSM。增添了 使用2 GHz频段的W-CDMA，并且多频段和多模式是蜂窝电话的基 本条件。
在蜂窝电话机制造商中，研发资源转移到服务等的软件开发上， 并且在硬件例如部件方面越来越加快多功能和小型化。特别地，要求 射频模块例如高频功率放大器(HPA)模块具有多频段和多模式并 实现小型化。因此，需要能够切换多个高频信号的高性能开关器件。 例如，安装在射频模块上的天线开关具有比SPDT高的功能例如 SP4T和SP6T,以满足对于多频段和多模式的这种需求。因为使用 相位调制的GSM和另外地使用相位调制及波幅调制的EDGE的引 入，要求天线开关具有高线性，并且主要技术任务是小型化和失真减 小技术。
实现失真减小的电路装置的例子是以多级耦连的FET (从防止 插入损耗的观点来说多栅极配置是有效的)，作为用于在接收器和天 线之间耦连/去耦的器件，比如在专利文档1的图1中的FET 2。在 将从发射器发射的高功率切换到天线侧时，不导通处于断态的FET (在专利文档1的图1中的FET 2)。从而，从发射器供给的功率输 出到天线，而不会泄漏到接收系统，使得由于以下理由而可以实现低 损耗切换。通过多级耦连，供给到FET的RF电压被分散，并且可 以减小每级的RF电压。另外，栅极-源极电容(Cgs)、栅极-漏极 电容(Cgd)以及因谐波失真供给到通态电阻器的RF电压降低。因
此，不会因发射器的功率输入而错误地导通处于断态的FET。
作为防止多栅极的趋向上的谐波失真的对策，如参考文档1中所 示的，可以提及在双栅极FET的栅极的中间点提供电位供给线的技 术。通过该技术，使得中间电位稳定，所以谐波失真可以减小。在参 考文档2中，通过改变耦连参考文档1中的电位供给线的方法，抑制 由漏电流引起的电位降的量，从而进一步减小谐波失真。
在参考文档3的图2中所示的SP6T的开关电路中，除了专利文 档1以及参考文档1和2的技术之外，还为FET的栅极提供升压器 电路以进一步减小失真。通过为参考文档3的图2中所示的泄漏通路 提供具有电阻器(27)的天线端，可以解决因引入在相同通信单元 (帧)中使用称作DTM (双转发模式)的语音通信(GSM)和新的 蜂窝电话服务必需的数据通信(EDGE)的通信方法而发生的延迟上 升的问题。在参考文档4中，通过为开关控制端(FET的栅极)提 供防回流电路(例如，二极管)代替参考文档3中的泄漏通路的电阻 器(27),解决延迟上升的问题。
以这种方式，通过专利文档1以及参考文档1~4的技术可以实 现低失真的SP6T规模的高性能天线开关。但是，为了符合为高功能 服务引入的W-CDMA系统，天线开关必须将电路规模从常规SP6T 增加到SP7T。因为W-CDMA系统是适合于高速数据通信的系统， 所以要求在比常规宽的频段中具有高线性(低失真)。显示W-CDMA系统所要求的高线性的特征之一是IMD (互调失真)。
图5是显示W-CDMA单元的配置的例子的简化框图。W-CDMA的发射系统(发射端)Tx和接收系统(接收端)Rx经由双 工器DUP耦连到天线开关电路SW。该配置中的问题在于由于天线 开关电路SW的非线性，从天线进入的频段外阻断信号(干扰波)与 具有W-CDMA频段中的发射频率Tx的Tx信号混合，从而使失真 信号泄漏到Rx信号频段。泄漏量称作IMD，并且必须要减小。与作 为GSM和PCS频段所要求的失真特性的-40 dBm或更小的高阶谐波 失真(二阶2HD以及三阶3HD)相比，IMD的一般要求规格是
非常小的值例如-90 dBm或更小。
高阶谐波失真(HD)主要由处于断态的器件(用于在天线和发 射系统或接收系统之间耦连/去耦的器件)引起。作为防止高阶谐波 失真的对策，可以使用专利文档1和参考文档1~4的技术。IMD发 生机制与高阶谐波失真的相同。失真的主要部分是由断态器件的非线 性元素(主要是栅极-源极电容和栅极-漏极电容的电压依赖的非线 性)所引起的失真。
但是，因为电路规模随着版本更新成SP7T而增加，所以断态器 件的数目增加。通过使用升压器电路升高天线电压Vant (>4.0 V) 将断态器件设置成更深断态，可以实现高阶谐波失真(HD)的减 小。但是，因为在W-CDMA系统中发射功率小到24 dBm ( GSM频 段发射功率35 dBm)，升压器电路不工作，并且令人担忧的是由 升压器电路引起的失真使IMD特性恶化。结果，出现问题使得失真 (IMD)特性恶化。将参考图6A， 6B和6C中所示的简化开关电路 (SPDT)描述天线电压Vant对失真施加大的影响的现象。
图6A， 6B和6C显示作为本发明的背景考察的开关电路的例 子。图6A是显示开关电路的配置例子的电路图，图6B是通态器件 的等效电路图，而图6C是说明操作例子的图。图6A中所示的开关 电路具有在天线端ANT和信号端Txla之间的晶体管Ql,以及在 ANT和信号端Tx2a之间的晶体管Q2。当控制电压Vdd (大约3.0 V)施加到栅极时导通晶体管Ql,当0 V施加到栅极时导通晶体管 Q2。
处于通态的Ql的等效电路可以表示为图6B中所示的肖特基二 极管、通态电阻器(Ron)等。当Vdd施加到栅极时，肖特基二极 管正向偏置而变成导电，从而电压施加到天线端ANT。当经由处于 断态的晶体管Q2的栅极和源极以及栅极和漏极泄漏的电流是Ileak 时，肖特基二极管的正向电压是Vf，而耦连到Ql的栅极的电阻元 件是Rg—Ql，天线电压Vant和Vdd之间的关系表示为下面的方程
<formula>formula see original document page 8</formula>......方程(1)
一般数值是Vf大约是0.4 V， Rg_Ql大约是15 kQ,并且 Ileak大约是10 jiA。设计处于断态的晶体管Q2的栅极-源极电压 Vgs (栅极-漏极电压Vgd)，以变成比夹断电压Vth (大约-l.O V) 更深的-Vant。当从信号端Txla输入功率Pin (高频电压Vin)时， 在处于断态的晶体管Q2的漏极和源极之间产生高频电压Vin。 Q2 的Vin、 Vgs和Vgd的关系表达式在下面显示为方程(2)。
<formula>formula see original document page 8</formula>......方程(2 )
因为晶体管具有关于栅电极对称的结构，所以Vgs=Vgd，从而 Vgs=Vin/2。因此，如图6C中所示的，4吏用-Vant作为中心的具有幅 度Vin/2的高频电压施加到Q2的Vgs。 Q2的栅极-源极电容Cgs的 电压依赖具有图6中所示的非线性。由于非线性或者当Vgs变得接 近于Vth时所引起的Q2的假通态，所以出现失真(IMD, 2HD和 3HD)。
减小失真的方法包括(1)降低Vgs的高频电压Vin/2， (2)加 深-Vant以远离Vth， ( 3 )减小Cgs的电压依赖，以及U)使Vth 变浅以远离-Vant。在这些方法中，可以用电路配置实现的解决方法 是方法(1)和(2)。首先，在方法(1)中为了降低Vgs的幅度 Vin/2，通过多级耦连单栅极晶体管而构建处于断态的晶体管Q2以 及分布Vin是足够的。图7A和7B显示作为图6的开关电路的修改 的配置和操作的例子。图7A是显示配置例子的电路图，而图7B是 说明图7A的操作例子的图。
图7A中所示的开关电路具有通过用例如三级耦连的单栅极晶体 管Q2—1， Q2—2和Q2—3代替图6A中的晶体管Q2而获得的配置。 因为Vin未改变，所以施加到Q2_l —级的高频电压是1/3。如图7B 中所示的，Vgs具有1级配置中的1/3并具有小的电压幅度，从而开 关电路可以在Cgs的电压非线性低的区域中工作。因为Vgs可以远 离Vth，所以可以保证深断态，从而可以减小失真。多级耦连(或多 栅极配置)具有以通态中的插入损耗为代价的折中关系。本发明的发
明者已检查并发现三栅极两级配置(等效于单栅极的六级)是最佳 的。
也有增加Vdd从而通过加深-Vant以远离Vth的方法(2)。但 是，在系统规范中，从实现低功率损耗等的观点来说，在3.0V的控 制电压下的工作保证是必须的。如上所述，通过升压器电路加深-Vant也是困难的。此外，当电路规模随着版本升级到SP7T而变得 更大时，漏电流增加，并且它降低天线电压Vant (例如，在SP6T 的电路配置中，Vant大约是2.3 V)。如图7B中所示的，电压降例 如-V，ant (例如，在SP7T的电路配置中，V，ant大约是1.9 V)发 生。形成了高Cgs非线性的区域和假通态区域，从而失真增大。
本发明的目的在于提供实现减小的高阶谐波失真或IMD的半导 体集成电路器件和射频模块。本发明的上面和其他目的以及新的特征 将从说明书和附图的描述中变得明白。
在说明书中公开的发明的典型例子的概要将简要地描述如下。
根据本发明的半导体集成电路器件具有这样的配置，在天线开关 中具有天线节点、多个信号节点，以及耦连在天线节点和信号节点之 间的多个晶体管，在信号节点外从偏置电压施加到其上的电压供给节 点经由电阻元件将电压供给到至少两个信号节点。
使用这种配置，可以从电压供给节点经由电阻元件和晶体管的并 联耦连(电阻元件在源极和漏极之间)将偏置电压供给到天线节点。 处于断态的晶体管进入更深的断态而不会变成假通态，并且在Cgs 的非线性低的区域中工作，使得高阶谐波失真或IMD可以減小。可 以将耦连到电压供给节点的电阻元件的电阻值设置成比在将偏置电压 经由电阻元件直接供给到天线节点的情况下更大，使得由电阻元件本 身引起的对高阶谐波失真或IMD的影响可以减小。
在上述配置中，为了减小由电阻元件本身引起的对高阶谐波失真 或IMD的影响，优选地，选择输入/输出低功率和/或低频信号的信 号节点作为电阻元件所耦连的信号节点。例如，在多个信号节点包括 低频段的W-CDMA方法的信号节点、比低频段高的频段的信号节 点，以及使用比W-CDMA方法高的功率的GSM方法的信号节点的 情况下，使用低频段的W-CDMA方法作为选定的信号节点的一个是 足够的。例如，当半导体集成电路器件具有将多个接收节点耦连到天 线节点的公共晶体管时，选择公共晶体管中的在与天线节点侧相对的 那一侧的节点作为选定的另一个信号节点是足够的。
概括地说，在说明书中公开的发明的典型例子所获得的效果是可 以实现高阶谐波失真或IMD的减小。


图l是说明作为发明的实施方案的半导体集成电路器件的基本概 念的电路图。
图2是说明作为发明的实施方案的半导体集成电路器件的一般配 置的例子的框图。
图3是显示图2中的半导体集成电路器件中的开关电路的详细配 置例子的电路图。
图4A~4C是作为制造图3中所示的电压供给电路中的电阻元件 和三栅极晶体管的方法的例子的，每个示意地显示在每个制造阶段的 器件结构的横截面。
图5是说明W-CDMA单元的配置例子的简化框图。
图6A 6C显示作为本发明的前提而检查的开关电路的例子，其 中图6A是显示开关电路的配置的例子的电路图，图6B是图6A中 的通态器件的等效电路器件，而图6C是显示电路的操作例子的图。
图7A和7B显示图6A~6C的开关电路的修改型的配置和操作 的例子，并且分别说明了显示配置例子的电路图和显示操作例子的 图。
具体实施例方式
为了方便，下面将在段落或实施方案中描述本发明。除非另外清 楚地描述，否则段落和实施方案不是彼此不相关的。 一个段落可以是
另一段落修改、详述或补充部分。在下面的实施方案中，元件的数目 等不限于特定数字，而可以比特定数字更大或更小，除了该数字被清 楚地指定或显然地限于具体值的情况之外。
此外，在下面的实施方案中，元件(包括步骤)并不总是基本 的，除了元件被清楚地指定为基本元件或明显是基本的情况之外。类 似地，在下面的实施方案中，部件的形状、位置等包括类似形状和类 似位置，除了该形状、位置等被清楚地指定或明显地限定的情况之 外。该规则也适用于数字值和范围。
将在下文中参考附图详细地描述本发明的实施方案。在说明实施 方案的全部附图中，作为规则，为相同成员指定相同的附图标记，并 且将不给出重复的描述。
图l是显示作为发明的实施方案的半导体集成电路器件的基本概 念的电路图。图1中所示的半导体集成电路器件包括，例如源极和漏
极耦连在天线端(天线节点)ANT和信号端(信号节点)Txa之间 的晶体管Qa、源极和漏极耦连在天线端ANT和信号端Rxb之间的 晶体管Qb,以及源极和漏极耦连在天线端ANT和信号端Rxc之间 的晶体管Qc。虽然没有显示，但是信号端Txa是发射端(发射节 点)，而信号端Rxb和Rxc是接收端(接收节点)。信号端Rxb和 Rxc分别经由电容元件Cb和Cc耦连到5011的终端电阻器等。
晶体管Qa是例如三级耦连的单栅极晶体管Qla， Q2a和Q3a。 电阻元件Rgla， Rg2a和Rg3a分别耦连到晶体管Qla， Q2a和Q3a 的栅极。电阻元件Rdla， Rd2a和Rd3a分别耦连在Qla， Q2a和 Q3a的源极和漏极之间。类似地，晶体管Qb和Qc也分别是三级耦 连的单栅极晶体管Qlb, Q2b和Q3b以及三级耦连的单栅极晶体管 Qlc， Q2c和Q3c。电阻元件Rglb, Rg2b和Rg3b分别耦连到晶体 管Qlb， Q2b和Q3b的栅极。电阻元件Rdlb, Rd2b和Rd3b分别 耦连在Qlb， Q2b和Q3b的源极和漏极之间。电阻元件Rglc， Rg2c 和Rg3c分别耦连到晶体管Qlc， Q2c和Q3c的栅极。电阻元件 Rdlc， Rd2c和Rd3c分别耦连在Qlc, Q2c和Q3c的源极和漏极之
间。
在这种配置中，图1的半导体集成电路器件的主要特征在于电压
供给电路VD一BK耦连到信号端Rxb和Rxc。电压供给电路VD_BK 由电压供给端(电压供给节点和电压)Vdd、耦连Vdd和Rxb的电 阻元件Raddl，以及耦连Vdd和Rxc的电阻元件Radd2构成。通过 使用电压供给电路VD_BK,如下所述的，可以减小高阶谐波失真或 IMD。
作为通过增加天线电压Vant而加深-Vant的方法之一，考虑将 偏置电压直接供给到天线端ANT的方法。有用的电压仅是与用于导 通/关断晶体管的控制电压相同的Vdd (大约3.0 V)。因此，可以使 用经由具有高电阻值的电阻器将电压Vdd直接供给到天线端ANT的 电路。在这种情况中出现的问题是电阻器的耦连位置和电阻值。
关于电阻值，如上面参考图7等所描述的，电压Vant变得越高
(电压-Vant变得越深)，对于断态晶体管是越好的。另一方面，在 通态晶体管中，随着电压Vant增加，施加到栅极的电压Vdd与漏极
(源极)的电压Vant之间的差变得越来越小。为了满足栅极的正向 偏置减小，结果通态电阻Ron增加，并且插入损耗增加。因此，在 Vant与Vdd之间的差中存在极限点。通过仿真，例如，获得了比 Vdd低大约0.3 V的电压作为Vant的最佳点。当Vdd等于3.0V时 实现Vant=2.7 V的电阻值在假设漏电流Ileak为10 jiA时大约是50 kQ。
另一方面，期望电阻值尽可能大，使得不会因电阻值本身而对高 频信号施加影响。特别地，例如，如在参考文档3中所描述的，在将 电阻元件耦连在天线端ANT和电压供给端(参考文档3中的接地 端)之间的情况中，必须将电阻值设置成100 kll或更大，使得不会 对高阶谐波失真(2HD和3HD)施加影响。因此，在图1中所示的 电路REF等的耦连位置上，不对高阶谐波失真施加影响时，确定使 得Vant接近2.7 V的适当电阻元件Radd的值是困难的。
解决问题的方法是，就像图1中的电压供给电路VD一BK那样， 为经由晶体管Qb耦连到天线端ANT的信号端Rxb以及经由另一个 晶体管Qc耦连到天线端ANT的信号端Rxc提供电阻元件，并且经 由电阻元件将电压供给到这些端。使用该配置，在发射时(Qa:导 通，Qb和Qc关断)，状态等价于两个电阻元件Raddl和Radd2经 由耦连在关断的晶体管Qb (Qlb， Q2b， Q3b )和晶体管Qc
(Qlc， Q2c， Q3c)的漏极和源极之间的电阻元件Rd而并联耦连的 状态。因此，电阻元件Raddl和Radd2的每个的电阻值可以设置成 例如对应于50 kQ的2倍的100 kQ。
在上面的配置中，电阻元件从电压供给端Vdd并联耦连到两个 信号端。类似地，电阻元件也可以从电压供给端Vdd并联耦连到三 个或更多个信号端。在该情况中，每个电阻元件的电阻值可以进一步 增大。但是，当电阻值增大或电阻元件的数量增多时，电路面积也相 应地增大，并且令人担忧的是不必要的电抗分量例如寄生电容和寄生 电感增大。从这个观点来说，提供其上耦连了电阻元件的两个信号端 是合乎需要的。因为实际电阻元件具有电抗分量，所以将电阻元件耦 连到使用低频段的信号端或具有通过功率的信号端是有效的。
通过使用图1中所示的半导体集成电路器件以及经由高电阻(例 如IOO kH)将偏置电压Vdd供给到两个或多个信号端，可以增加因 漏电流而降低的天线电压Vant。结果，处于断态的晶体管Qb
(Qlb， Q2b和Q3b)以及Qc (Qlc， Q2c和Q3c )进入更深的断 态，并且在Cgs非线性低的区域中工作，而不会进入假通态。因 此，高阶谐波失真或IMD可以减小。因为耦连到信号端的电阻元件 具有大的电阻值(例如100 kll)，所以由电阻元件本身引起的高阶 谐波失真或IMD的特性恶化不会变成问题。 图2是显示作为发明的实施方案的半导体集成电路器件的一般配 置的例子的框图。图2中所示的半导体集成电路器件的例子是在作为 无线电通信系统之一的蜂窝电话中使用的射频模块RF一ML。射频模 块RF—ML包括功率放大单元HPA_ML、信号处理单元RF_IC、 SAW (表面声波)滤波器SAW1 SAW3、 W-CDMA的功率放大器
W_PA1和W_PA2，以及双工器DUP1和DUP2。 RF—IC包括低噪声 放大器LNA1 LNA5。 HPA_ML包括功率放大器HPA1和HPA2、 低通滤波器LPF1和LPF2、控制单元CNT_IC，以及开关电路 SW。
开关电路SW具有将7个信号端(发射端Txl和Tx2、接收端 Rx2 Rx4，以及发射/接收端TRxl和TRx5 )的4壬一个耦连到其上耦 连天线的天线端ANT的所谓SP7T配置。由控制单元CNT一IC基于 来自基频电路(没有显示)的控制信号来选择要耦连的信号端。使用 1.71 GHz~1.91 GHz频段的PCS系统或DCS系统中的发射信号由 HPA1放大，并且放大的信号经由LPF1输入到发射端Txl。使用 900 MHz频段的GSM系统中的发射信号由HPA2放大，并且放大的 信号经由LPF2输入到发射端Tx2。由控制单元CNT_IC选择发射信 号中的选定一个并经由天线端ANT输出。控制单元CNT一IC也基于 来自基频电路的控制信号来控制HPA1和HPA2的放大因子等。
基于控制单元CNT_IC的选择，由SAW1在从天线端ANT输入 到接收端Rx4的接收信号中选择具有特定频率(PCS: 1.9 GHz频 段)的信号，并且该信号由LNA1放大。放大的信号输出到解调电 路(没有显示)等。类似地，在输入到接收端Rx3的接收信号中， 由SAW2选择具有特定频率(DCS: 1.8 GHz频段)的接收信号并通 过LNA2放大。在输入到接收端Rx2的接收信号中，由SAW3选择 具有特定频率(GSM: 900 MHz频段)的接收信号并通过LNA5放 大。放大的信号输出到没有显示的解调电路等。
使用2.1 GHz频段的W-CDMA系统中的发射信号由W—PAl放 大。放大的信号在DUP1中经历发射/接收信号的区分并输入到发射/ 接收端TRxl。根据CNT_IC的选择，信号经由ANT输出。另一方 面，从ANT输入到TRxl的接收信号在DUP1中经历区分并由 LNA3放大，并且放大的信号输出到没有显示的解调电路等。类似 地，使用900 MHz频段的W-CDMA系统中的发射信号由W_PA2放 大。放大的信号在DUP2中经历发射/接收信号的区分并输入到发射/
接收端TRx5。根据CNT一IC的选择，信号经由ANT输出。另一方 面，从ANT输入到TRx5的接收信号在DUP1中经历区分并由 LNA4放大，并且放大的信号输出到没有显示的解调电路等。
图3是显示图2的半导体集成电路器件中的开关电路的详细配置 例子的电路图。图3中所示的开关电路SW具有用于PCS/DCS发射 的Txl、用于GSM发射的Tx2、天线端(天线节点)ANT、用于 W-CDMA ( 900 MHz频段)发射/接收的TRx5、用于W-CDMA (2.1 GHz频段)发射/接收的TRxl、用于PCS接收的Rx4、用于 DCS接收的Rx3，以及用于GSM接收的Rx2。
由两级耦连的三栅极晶体管Q一tll和Q一tl2构成的晶体管电路 Q_tl耦连在Txl和ANT之间。由两级耦连的双栅极晶体管Q5_tll 和Q5_tl2构成的晶体管电路Q5_tl耦连在Txl和接地端GND之 间。类似地，由两级耦连的三栅极晶体管Q一t21和Q一t22构成的晶 体管电路Q_t2耦连在Tx2和ANT之间。由两级耦连的双栅极晶体 管Q5_t21和Q5_t22构成的晶体管电路Q5_t2耦连在Tx2和GND 之间。
由两级耦连的三栅极晶体管Q—tr51和Q_tr52构成的晶体管电 路Q_tr5耦连在TRx5和ANT之间。由两级耦连的三栅极晶体管 Q5_tr51和Q5—tr52构成的晶体管电路Q5_tr5耦连在TRx5和GND 之间。类似地，由两级耦连的三栅极晶体管Q一trll和Q一trl2构成 的晶体管电路Q_trl耦连在TRxl和ANT之间。由两级耦连的三栅 极晶体管Q5—trll和Q5_trl2构成的晶体管电路Q5_trl耦连在 TRxl和GND之间。
由两级耦连的三栅极晶体管Qcoml和Qcom2构成的晶体管电路 Qcom耦连在ANT和接收公共节点Ncom之间。单栅极晶体管Q_r2 耦连在接收7>共节点Ncom和Rx2之间，而单栅极晶体管Q5_r2耦 连在Rx2和GND之间。类似地，单栅极晶体管Q—r3耦连在Ncom 和Rx3之间，而单栅极晶体管Q5_r3耦连在Rx3和GND之间。单 栅极晶体管Q一r4耦连在Ncom和Rx4之间，而单栅极晶体管Q5—r4 耦连在Rx4和GND之间。
如上所述的，为每个信号端提供耦连到ANT的晶体管(或晶体 管电路)Q和耦连到GND的晶体管(或晶体管电路)Q5。因为高功 率施加到晶体管Q_tl， Q_t2， Q_trl， Q_tr5和Qcom，所以晶体管 具有三栅极两级配置(对应于六级耦连的单晶体管)以便减小失真。 耦连在W-CDMA的信号端TRxl和TRx5与GND之间的晶体管 Q5—trl和Q5—tr5分别具有三栅极两级配置以减小IMD。
在晶体管(或晶体管电路)Q和Q5的配置中，栅极的数目或级 的数目基本上是相似的，虽然它们可以根据这种失真、通过功率等的 影响而改变。因此，作为代表，将详细地描述耦连到发射端Txl的 晶体管Q—tl和Q5—tl的配置。其他的将简要描述。首先，在Q—tl 中，Q—tll的源极和漏极的一端耦连到ANT， Q—tl2的源极和漏极的 一端耦连到Txl，并且Q_tll的另一端和Q_tl2的另一端公共耦 连。
Q_tll的三个栅极经由电阻元件Rgl， Rg2和Rg3耦连到控制端 TxlcL。电容元件C3耦连在Q—tll的源极和漏极的一端(在ANT 侧)与最接近于这端的栅极之间。类似地，Q_tl2的三个栅极经由电 阻元件Rg4， Rg5和Rg6耦连到TxlcL。电容元件C4耦连在QJ12 的源极和漏极的一端(在Txl侧)与最接近于这端的栅极之间。电 阻元件Rdl， Rd2和Rd3串联耦连在Q_tll的源极和漏极的一端和 另 一端之间。从Rdl和Rd2之间的连接节点以及Rd2和Rd3之间的 连接节点将偏置供给到Q—tll中的两个栅极的中间点。类似地，电 阻元件Rd4， Rd5和Rd6串联耦连在Q_tl2的源极和漏极的一端和 另 一端之间。从Rd4和Rd5之间的连接节点以及Rd5和Rd6之间的 连接节点将偏置供给到Q—t12中的两个栅极的中间点。
如上所述，通过多栅极配置、电容元件的添加，以及在两个栅极 之间的中间点提供偏置，可以实现在专利文档1以及参考文档1~4 中描述的低失真特性。如参考图7所描述的，通过利用多级耦连晶体 管的配置，可以降低每级施加的高频电压。因此，可以减小高阶谐波
失真。
经由二极管Dl (Txlc侧是阳极，而TxlcL侧是阴极)，将从 控制单元CNT一IC输入到图1中的控制端Txlc的控制电压施加到控 制端TxlcL。 二极管Dl具有防止从Q_tl的栅极回流的功能，如在 参考文档4中所描述的。因为高功率输入到发射端Txl，所以升压器 电路CP1耦连在Q_tl的栅极和Txl之间。通过CPl，可以升高用 于导通Q一tl的栅极电压。
另一方面，在Q5—tl中，Q5一tl1的源极和漏极的一端耦连到 Txl (准确地说，经由电容器C5耦连AC信号)，Q5_tl2的源极和 漏极的一端耦连到GND (准确地说，经由电容器C6耦连AC信 号)，并且Q5_tll的另一端和Q5_tl2的另一端公共耦连。晶体管 Q5_tll和Q5_tl2的每个具有双栅极配置。每个栅极经由电阻元件耦 连到GND。类似于Q一tl，电容元件耦连在Q5一tl1的源极和漏极的 一端(在Txl侧)与最接近于这端的栅极之间。电容元件也耦连在 Q5_tl2的源极和漏极的一端(在GND侧)与最接近于这端的栅极之 间。此外，类似于Q—tl，两个电阻元件串联耦连在Q5_tll和 Q5一tl2每个的源极和漏极之间。从电阻元件的连接节点，将偏置供 给到栅极的中间点。
当'H，级电压供给到TxlcL时，晶体管电路Q5—tl关断，而晶体 管电路Qjl导通。当'L，级电压供给到TxlcL时，晶体管电路Q5J1 导通，而晶体管电路Q_tl关断。因此，当Q_tl关断时，Txl耦连 到GND，可以隐蔽Txl之后的阻抗的影响(例如，LPF1等)，并 且可以防止与阻抗的波动相伴的失真等。
耦连到发射端Tx2的晶体管电路Q一t2和Q5_t2具有与晶体管 Q_tl和Q5—tl类似的配置。Q_t2的通/断态以及Q5_t2的通/断态由 耦连到Q一t2的栅极以及Q5一t2的源极和漏极的一端的控制端Tx2cL 来控制。经由用于防止回流的二极管D2，将从控制单元CNT_IC输 入到图1中的控制端Tx2c的控制电压施加到Tx2cL。因为以类似于 Txl的方式将高功率输入到Tx2，所以升压器电路CP2以类似于
Q一tl的方式耦连在Tx2和Q_t2的栅极之间。
耦连到发射/接收端TRx5的晶体管电路Q一tr5和Q5_tr5具有与 晶体管Q_tl和Q5_tl类似的配置，除了 Q5」r5具有两级耦连的三 栅极配置之外。Q一tr5的通/断态以及Q5一tr5的通/断态由耦连到 Q一tr5的栅极以及Q5_tr5的源极和漏极的一端的控制端Rx5c来控 制。对于Rx5c，不需要用于防止回流的二极管，并且从图1中的控 制单元CNTJC直接施加控制电压到Rx5c。因为在发射小的时候将 RF功率输入到TRx5、升压器电路完全不起作用以及升压器电路可 能使IMD特性恶化，所以不为Q_tr5的栅极提供上述升压器电路。
耦连到发射/接收端TRxl的晶体管电路Q—trl和Q5一trl也具有 与晶体管Q_tr5和Q5_tr5类似的配置。Q—trl的通/断态以及Q5_trl 的通/断态由耦连到Q_trl的栅极以及Q5一trl的源极和漏极的一端的 控制端Rxlc来控制。对于Rxlc，也不需要用于防止回流的二极 管，并且从图1中的控制单元CNT—IC直接施加控制电压到Rxlc。 也不为Q一trl的栅极提供上述升压器电路。
耦连到天线ANT的晶体管电路Qcom具有类似于晶体管电路 Q一tl的两级耦连的三栅极晶体管配置。晶体管电路Qcom的栅极电 压由耦连到图1中的控制单元CNT_IC的控制端Rxcc来控制。当从 天线端ANT接收到的信号耦连到接收端Rx2、 Rx3和Rx4的任一个 时，晶体管电路Qcom导通。通过用Qcom联合接收端Rx2~Rx4， 减小了天线端ANT上的负栽，并且可以改善高阶谐波失真特性等。
耦连到接收端Rx2的晶体管Q一r2和Q5一r2是单栅极晶体管。 Q—r2的源极和漏极的一端耦连到接收公共节点Ncom，另一端耦连 到Rx2，并且Q_r2的栅极经由电阻元件耦连到控制端Rx2c。从图1 中的控制单元CNT_IC施加控制电压到Rx2c。虽然电阻元件耦连在 Q一r2的源极和漏极之间，但是因为是单栅极配置，所以不存在施加 到栅极的中间点的偏置。因为使用单栅极配置，所以不需要在栅极跟 源极和漏极之间耦连电容元件。另一方面，AC信号从Q5一r2的源极 和漏极的一端耦连到Rx2， AC信号从另一端耦连到GND，并且
Q5一r2的栅极经由电阻元件耦连到GND。在Q5一r2的源极和漏极之 间提供电阻元件。对于接收端Rx2，用于防止回流的二极管以及升压 电路不是必需的。
耦连到接收端Rx3的晶体管Q_r3和Q5一r3也是单栅极晶体 管，并具有与Q一r2和Q5一r2的上述配置类似的配置。Q一r3的通/断 态以及Q5_r3的通/断态由耦连到Q_r3的栅极以及Q5_r3的源极和 漏极的一端的控制端Rx3c来控制。耦连到接收端Rx4的晶体管 Q一r4和Q5_r4也是单栅极晶体管，并具有与Q一r2和Q5一r2的上述 配置类似的配置。Q一r4的通/断态以及Q5_r4的通/断态由耦连到 Q一r4的栅极以及Q5_r4的源极和漏极的一端的控制端Rx4c来控 制。从图1中的控制单元CNT一IC直接施加控制电压到控制端Rx3c 和Rx4c。
在这种配置中，图3的开关电路SW在用于W-CDMA (900 MHz频段)发射/接收的TRx5和作为晶体管电路Qcom —端的接收 公共节点Ncom之间提供有与图1中的电压供给电路类似的电压供给 电路VD_BK1。 VD—BK1由电压供给端(电压供给节点，电压) Vdd、耦连在Vadd和TRx5之间的电阻元件Radd5，以及耦连在 Vadd和Ncom之间的电阻元件Raddc构成。电阻元件Radd5和 Raddc的每个的电阻值是例如100 kQ。虽然对于提供有VD_BK1的 端(或节点)的位置有多种选择，但是如将在下面描述的，在图3中 所示的位置提供VD一BK1是优选的。
例如，在半导体衬底上形成电阻元件的情况中，在实际电阻元件 中存在寄生分量例如寄生电容或寄生电感。因此，将电阻元件耦连到
寄生分量对其影响小的低频段的信号端或通过功率小的信号端是有效 的。因此，在图3的开关SW中的信号端和节点中，作为低发射功率 和低频段(900 MHz频段)的W-CDMA系统的信号端的TRx5以及 GSM频段的高功率对其影响由Qcom减小的并且只有小功率信号通 过的接收公共节点Ncom是最佳的。
在半导体衬底上形成电阻元件Radd5和Raddc的情况中，为了
产生作为标准薄层电阻的100 kll (例如，500 ，大约0.8 mm
的长度是必需的。另一方面，图2中所示的蜂窝电话系统被强烈要求 实现大的芯片面积和低的芯片成本，所以尽可能减小电阻元件的数目 是优选的。因此，虽然可以在参考图1而描述的三个或多个位置布置 电阻元件，但是从上述观点来说，在图3中所示的两个位置布置电阻 元件是最优选的。
此外，从不对谐波失真施加影响以及允许通态晶体管的插入损耗 的观点来说，将电阻元件Radd5和Raddc的每个的电阻值设置为 100 kQ或更高。从在具有小面积的范围内实现-Vant的加深的观点来 说，使用在范围内最小的100 kQ的电阻值。但是，电阻值的最佳范 围根据各种电路参数、过程参数以及芯片面积参数等而变化。在考虑
普通SP7T的各种参数的情况下，电阻值的合适范围基本上是例如 100 kQ~200 kll，优选地100kQ 150kQ。
通过使用图3的开关电路(半导体集成电路器件)，如上面参考 图1描述的，可以增加因漏电流而降低的天线电压Vant，并且处于 断态的晶体管在Cgs非线性小的区域中工作而不进入假通态。因 此，可以减小高阶谐波失真或IMD。因为耦连到信号端的电阻元件 具有大的电阻值(例如100 kQ)并且相对低的功率和/或低频率的信 号施加到信号端，所以由电阻元件的耦连引起的高阶谐波失真或 IMD的特性恶化不会成为问题。
因为图3中的晶体管Q_tl， Q」2, Q_tr5, Qcom以及Q」rl具 有三栅极两级配置，所以如上面参考图7等描述的，可以降低Vgs 的高频电压，使得可以减小高阶谐波失真和IMD。此外，通过将添 加的电阻元件的数目设置成2,可以减小面积开销，并且可以抑制图 2中的射频模块RF_ML的面积的增加。另外，可以实现开关电路的 失真的减小。因此，增加了图2的RF一ML中的其他部件(低通滤波 器LPF、功率放大器HPA等)的设计余量，并且可以降低RF_ML 的成本。
图4A， 4B和4C是作为制造图3的电压供给电路中的电阻元件 和三栅极晶体管的方法的例子的，示意地显示制造步骤中的器件结构
的横截面。首先，如图4A中所示的，在由半绝缘镓砷(GaAs)制 成的衬底SUB上方形成由GaAs制成的外延层EP，并且在外延层 EP的上表面上方形成緩冲层LY1。在緩冲层LY1的上表面上方，形 成砷化铝镓(AlGaAs)层LY2。在LY2层的上表面上方，形成n型 镓砷(GaAs)层LY3。
随后，将图4A右部的AlGaAs层LY2和n型GaAs层LY3刻 蚀，并且形成由例如PSG (磷硅玻璃)/SiO制成的绝缘膜ISl。在绝 缘膜IS1上方，在刻蚀LY2层和LY3层的位置上形成由例如WSiN 制成的电阻元件Radd。其后，如图4B中所示的，刻蚀要布置源极/ 漏极线SD1和SD2的位置上的绝缘膜IS1，并且用金属线等形成源 极/漏极线SD1和SD2。
如图4C中所示的，在夹于源极/漏极线SD1和SD2之间的区域 中布置三个栅极线Gl、 G2和G3的位置上刻蚀绝缘膜IS1和n型 GaAs层LY3，并且用金属线等形成这三个槺极线Gl、 G2和G3。 刻蚀栅极线Gl和G2之间的以及栅极线G2和G3之间的绝缘膜 IS1，并且形成由n+层等制成的电源线SH12和SH23。通过电源线 SH12和SH23供给参考图3而描述的在栅极之间的中间点的偏置。 这样，形成了具有图4中所示的三栅极配置的HEMT(高电子迁移 率晶体管)和电阻元件。
如上所述通过在相同衬底上形成晶体管和电阻元件Radd,实现 了高度集成，并且可以实现具有小面积的开关电路和射频模块 RF一ML。
虽然在上面具体描述了这里的发明者所实现的发明，但是显然 地，发明不限于前述实施方案，而是可以不同地修改，而不背离要 旨。
例如，例如已通过使用用于多频段蜂窝电话系统的开关电路的例 子来描述发明。但是，发明不限于开关电路，而是可以类似地应用于 各种无线电通信系统，包括适合于多种频段(例如，2.4 GHz频段和
5 GHz频段)的无线LAN天线开关。
根据本发明的半导体集成电路器件和射频模块是当应用于SP7T 或更新版本的开关电路以及包括该开关电路的蜂窝电话的射频模块时 特别有用的技术。发明不限于它们，而可以广泛地应用于SP6T或更 旧版本的蜂窝电话的开关电路、无线LAN的天线开关等。
权利要求
1.一种半导体集成电路器件，包括耦连到天线的天线节点；其上施加偏置电压的电压供给节点；多个信号节点；多个晶体管，耦连在该多个信号节点和天线节点之间，并且切换该多个信号节点和天线节点之间的耦连/去耦；以及多个电阻元件，每个耦连在该多个信号节点的两个或多个信号节点与该电压供给节点之间。
2. 根据权利要求1的半导体集成电路器件，其中电阻元件的数 目是两个，并且电阻元件的每个耦连在该多个信号节点中的两个信号 节点与该电压供给节点之间。
3. 根据权利要求2的半导体集成电路器件，其中所述多个信号 节点中的两个信号节点是相对低功率和/或低频率信号向其输入/从其输出的信号节点。
4. 根据权利要求1的半导体集成电路器件，其中电阻元件的每 个的电阻值是100 kQ ~ 200 kll。
5. 根据权利要求1的半导体集成电路器件，其中通过多级串联 耦连的晶体管元件构造多个晶体管的每一个。
6. —种射频模块，包括 耦连到天线的天线节点； 其上施加偏置电压的电压供给节点；用于发射多种通信方法的信号的多个发射节点； 用于接收多种通信方法的信号的多个接收节点； 公共节点；多个发射晶体管，每个耦连在发射节点和天线节点之间，并且切 换发射节点和天线节点之间的耦连/去耦；公共晶体管，耦连在天线节点和公共节点之间，并且切换天线节 点和公共节点之间的耦连/去耦；多个接收晶体管，每个耦连在接收节点和公共节点之间，并且切 换接收节点和公共节点之间的耦连/去耦；第一电阻元件，耦连在作为发射节点之一的第一节点和电压供给 节点之间；以及第二电阻元件，耦连在公共节点和电压供给节点之间。
7. 根据权利要求6的射频模块，其中第一节点符合多种通信方 法之中的小发射功率和/或低频段的通信方法。
8. 根据权利要求7的射频模块，其中通信模式包括使用低频段的W-CDMA方法和使用比该低频 段更高的频段的W-CDMA方法，并且其中第一节点符合使用低频段的W-CDMA方法'
9. 根据权利要求6的射频模块，其中第一和第二电阻元件的每 个的电阻值是100 kQ ~ 150 kQ。
10. 根据权利要求6的射频模块，其中发射晶体管和公共晶体管 的每个由两级串联耦连的三栅极晶体管元件构成。
全文摘要
半导体集成电路器件和射频模块，实现高阶谐波失真或IMD减小。例如，在天线端和多个信号端之间具有多个晶体管的所谓天线开关提供有电压供给电路。电压供给电路是用于从电压供给端经由电阻元件将电压供给到多个信号端中的至少两个信号端的电路。使用该配置，可以升高因泄漏等而降低的天线电压，并且例如可以将处于断态的晶体管设置成深的断态。
文档编号H03K17/693GK101098135SQ20071011229
公开日2008年1月2日 申请日期2007年6月29日 优先权日2006年6月29日
发明者中岛秋重, 小川贵史, 石川知之, 重野靖, 长壁伸也, 高谷信一郎 申请人:株式会社瑞萨科技