专利名称：一种测试设备中的毛刺生成方法
技术领域：
本发明涉及电子测试领域中的毛刺生成技术。
背景技术：
在电子设计中， 一般要设法避免电路中毛刺的产生。但在一些测试设备中，为了测试毛 刺对电子元器件的影响，有时需要人为的在电路中构造宽度和幅度可控制的毛刺。 一般的函 数信号发生器设备并没有提供这样的功能或者难以整合到具体的测试电路中，这就要求有一 种在具体电路中给一个具体的信号加入毛刺的方法。
传统方法常采用单一的数模转换器(DAC)及其输出驱动级结构(图1)，其实现依靠微 控制器(MCU)等进行定时控制，并按一定时间关系向DAC输出待构建的信号电压值，从 而得到所要求的毛剌波形。由于此方法在使用DAC转换时需要较长的波形重建时间(图2)， 难以实现宽度和幅度都达到要求的极窄毛刺。
在一些测试设备的研发中，已开始使用可编程逻辑作为其逻辑控制核，因而很容易根据 需要在此基础上增加一些额外控制逻辑。本发明就是在不增加额外控制逻辑的硬件成本的基 础上采用一种简单易行的新方法来解决前述问题。
发明内容
本发明旨在为电子测试设备中的毛刺生成技术提供一个新的方法，并且本发明提供了一 种毛剌电压变化沿陡峭、宽度调节范围大的毛刺生成电路。
采用该方法的电路结构包括 一个逻辑毛剌加入电路和一个毛刺控制逻辑电路，用以在 信号上叠加一个宽度可控的逻辑毛刺信号，这里的逻辑毛刺信号是指在逻辑"1"信号上叠加 一定宽度的逻辑"0"信号(负逻辑毛刺)，或者是，在逻辑"0"信号上叠加一定宽度的逻辑 "1"信号(正逻辑毛刺)； 一个逻辑电平变换电路，用以将控制逻辑产生的逻辑电平变换为 缓冲级能接受的逻辑电平； 一个缓冲输出级，将带有毛刺的逻辑信号转换为毛剌幅度可变的 模拟信号。
更具体地说，毛刺控制逻辑电路包括毛刺生成逻辑、信号生成逻辑、开关控制逻辑，以 及逻辑电平变换电路和缓冲级需要使用到的可调电压电源产生电路。此电源电路采用冗余的 方法使用多套，亭电压值在毛刺产生前通过主控端MCU或微处理器(MPU)进行预设。
本发明适用于测试设备中对待测试器件的抗干扰性的评估。其关键是形成转换速率高、 幅度可调的模拟毛刺信号。采用多个DAC预设毛剌输出电压值和数字开断方式实现了电平变 化沿的陡峭性。基于MCU和逻辑控制核的操作方式，则实现了毛刺信号的宽度和幅度可控性。
图1传统的毛刺生成方法图 图2负向电压毛刺波形图 图3系统结构框图
图4毛刺控制逻辑和逻辑毛刺加入原理图 图5逻辑电平变换和模拟毛刺生成电路框图 图6DAC输出驱动级(Vo端)电路图 图7DAC输出驱动级(Vg端)电路图 图8逻辑电平电压变换图 图9继电器实现的可控选择开关
附图标记说明
V9内部直流电源电压(9V)
Vo毛刺高电平电压值
Vg负向电压毛刺沟道电压值
GND系统参考地电压
Vs由开关逻辑选择Vg或GND值
Tr电压缓冲器集成电路芯片的上升时间
Tf电压缓冲器集成电路芯片的下降时间
tg毛刺的持续时间
V5内部直流电源电压(5V)
NPN NPN型晶体三极管
具体实施例方式
下面参考说明书附图进一步说明本发明的优选实施例。本发明并不局限于以下所公开的
实施例，它可以是针对不同应用的实施例的各种变化和改进。
为简单起见，优选的实施例只讨论负向电压毛刺的产生电路。
1) 宽度可控的带负逻辑毛刺的信号的生成(图4)。未启动毛刺生成时，毛刺宽度计数 器不工作，其值保持为0，毛刺宽度计数器各位(32位宽)经或非门输出为1。当启动毛刺 生成时，毛刺宽度计数器才开始计数，由于计数开始后毛刺宽度计数器的各位不全为0，此 时毛刺宽度计数器各位经或非门输出为o。当计数器值为毛刺宽度寄存器值时，由比较器输 出复位信号使毛刺宽度计数器复位为O，或非门输出为l。因此，或非门输出信号与正常处于 逻辑"l"状态的信号相与，就成为带负逻辑毛刺的信号。或非门输出逻辑O信号的持续时间 tg为时钟周期乘以毛刺宽度寄存器值。因此，通过设置毛刺宽度寄存器值的大小就可以得到 宽度可控的负逻辑毛刺的信号。
毛刺控制寄存器的计数启动位用于启动毛刺宽度计数器的工作，并用开关控制位去选择 缓冲级的"地"电位。
毛刺宽度寄存器和毛刺控制寄存器均由MCU程序通过控制逻辑数据总线进行读写。
2) 幅度可控的模拟毛刺信号的生成。幅度可控的模拟毛刺信号的生成电路(图5)包括 Vo和Vg电压源的产生、逻辑电平电压变换、模拟毛刺信号的生成三个部分。
3) Vo和Vg电压源的产生(图6、图7)。 Vo和Vg电压源的意义和作用参见图2。其产 生过程是，MCU通过端口输出控制DAC， DAC驱动输出级50和输出级51获得Vo和Vg。 驱动输出级采用改进的运放同相比例放大电路，并用直流电压源V9 (9V)供电。
由于Vg的驱动输出级51与后级的模拟毛刺生成电路30的电源"地"在生成毛刺期间 要求直流连接，为了不改变电路的电压特性，Vg驱动输出级51 (图7)没有釆用类似于Vo 驱动输出级50 (图6)中用于电流放大的驱动三极管。
根据本发明的毛刺构造的思路，Vo和Vg电压源在毛刺产生前已由MCU程序通过DAC 预设完毕，因此，毛刺的变化沿陡峭度并不依赖于DAC的转换速度。
4) 逻辑电平电压变换(图8)。模拟毛刺生成电路的"参考电源"为Vo，其"参考地" Vs为Vg或GND。为了满足模拟毛刺生成电路的电压要求，要求将带有逻辑毛刺的逻辑信号 电平电压加以变换。图8中的BUF用于将逻辑高电平和逻辑低电平电压分别变换为Vo和Gnd 值；二极管D1和电阻R的作用是，在D1正端输入为高电平Vo时，负端输出为高电平为 (Vo-0.7)V;在D1正端输入为低电平0时，Dl截止，其负端输出电平为Vs。变换后的高低电 平电压满足后级电路要求。
5)模拟毛刺信号的生成。模拟毛刺信号生成电路30可采用电压缓冲器集成电路芯片，
其电源端接至Vo，其地端Vs则通过一个可控选择开关32 (参见图5)分别接参考地或Vg。 可控选择开关32在毛刺控制逻辑的控制下动作。开关驱动电路33 (图5)是NPN型晶 体管构成的共射电路，用于驱动继电器实现的可控选择开关32。图9为可控选择开关32和 开关驱动电路33的详细连接关系。其中，开关公共端31即电压缓冲器集成电路芯片的参考 地Vs端。
同样地，根据本发明的毛刺构造的思路，模拟毛剌电压输出电路地端Vs的选择开关在毛 刺产生前已由MCU程序和控制逻辑预设完毕，因此，毛刺的变化沿陡峭度并不依赖于选择 开关的转换速度。
实际上，毛刺的变化沿陡峭度与电压缓冲器集成电路芯片的上升时间Tr和下降时间Tf 密切相关。
6)基于MCU和控制逻辑的毛刺生成过程。首先，通过MCU固件程序设置毛剌宽度寄 存器，并设置负毛刺的沟底电压幅度Vg;然后，通过MCU固件程序设置毛刺控制寄存器的 开关控制位将电压缓冲器集成电路芯片的"地"端31 (Vs)的可控选择开关32(图5)拨向毛 刺低电压端Vg;最后，通过MCU固件程序设置毛刺控制寄存器的毛刺信号启动位来启动毛 刺宽度计数器等控制逻辑来生成毛刺。除了毛刺信号的宽度控制由毛刺控制逻辑完成，整个 毛刺生成过程由MCU程序控制。
毛刺生成前，电压缓冲器集成电路芯片的"地"端31引脚接到地。毛刺生成时，要将变 换芯片的"地"端31引脚拉到设置值，毛刺生成后又要将变换芯片的"地"端31引脚重新 接到地。毛刺生成前后，电路均工作在正常状态。
权利要求
1.一种测试设备中的毛刺生成方法，其特征在于该方法从逻辑上生成宽度可控的逻辑毛刺信号，逻辑毛刺信号通过逻辑电平变换和模拟毛刺生成电路获得幅度可控的模拟毛刺信号。
2、如权利要求1所述的一种测试设备中的毛刺生成方法，其特征在于其毛刺控制逻辑模块以 时钟周期的倍数关系在信号线上叠加一个宽度可控的逻辑毛刺信号。
3、如权利要求1所述的一种测试设备中的毛刺生成方法，其特征在于其逻辑电平变换电路按 一定要求生成后级能识别的信号电平。
4、如权利要求1所述的一种测试设备中的毛刺生成方法，其特征在于其模拟毛剌生成电路按 一定要求生成幅度可控的模拟信号。
5、如权利要求1所述的一种测试设备中的毛刺生成方法，其特征在于其模拟毛刺生成电路采 用缓冲级电路实现。
6、如权利要求5所述的一种测试设备中的毛刺生成方法，其特征在于缓冲级的"电源"和"地" 分别由一个带驱动输出级的DAC提供。
7、如权利要求5所述的一种测试设备中的毛刺生成方法，其特征在于缓冲级包括一个继电器。
8、如权利要求5所述的一种测试设备中的毛刺生成方法，其特征在于缓冲级包括一个单刀双 掷开关或者类似器件。
9、如权利要求5所述的一种测试设备中的毛刺生成方法，其特征在于缓冲级包括一个二极管 和电阻构成的保护电路。
全文摘要
本发明提供一种测试设备中的毛刺生成方法，该方法支持生成可编程宽度、可编程幅度的毛刺。该电路原理包括一个逻辑毛刺加入电路10和毛刺控制逻辑电路40，在毛刺控制逻辑电路40的控制下，逻辑毛刺加入电路10用以在一个稳定的信号上叠加一个可控的逻辑上的毛刺信号；一个逻辑电平变换电路20，用以将带有逻辑毛刺的信号电平变换为后级模拟毛刺生成电路30能接受的信号电平；一个模拟毛刺生成电路30，在毛刺控制逻辑电路40的控制下，将电路20变换后的带有毛刺的逻辑信号转换为模拟毛刺信号。本发明的最大特点是，最后形成毛刺的电路部分采用电子器件的开关特性来实现，保证了毛刺变化沿的陡峭性；同时，毛刺脉冲宽度和电压幅度的调节分成不同的电路阶段来实现。本发明适用于测试领域中评估待测试器件对毛刺的抗干扰性能，特别是在极窄毛刺条件下的测试评估。
文档编号H03K3/64GK101364802SQ20071011997
公开日2009年2月11日 申请日期2007年8月6日 优先权日2007年8月6日
发明者丹 李, 欧阳秋笙 申请人:北京中电华大电子设计有限责任公司