专利名称：输出控制电路的制作方法
技术领域：
本发明涉及用于使用差分信号的接口的输出控制电路。
背景技术：
电子装置中包括的CPU或集成电路的处理速度已经提高了 。根据这个速
度发展，电子装置中包括的电路之间、或电子装置之间的数据传递速率也已 经提高，并且为了促进数据传递过程的性能，为传递数据的电路或那些电子
装置提供了接口电路。在JP-A-2001-53598中公开了示例接口电路；在图13 中显示了该公布中公开的接口电路发射器的电路图。
图13中显示的接口电路发射器包括 一个输入端；两个输出端0UT1 和OUT2;两个串联连接的反相器INV1和INV2;以及两个输出晶体管，该 输出晶体管的栅极连接到反相器INV1和INV2的输出端。在该发射器中，使 输出晶体管根据由反相器INV1和INV2输出的信号的电压电平开启或关闭。 并且与输出晶体管的开/关状态一致，通过输出端OUT1和OUT2选择性地输 出信号。
专利文献l: JP-A-2001-53598
上述接口电路的工作速率根据差分信号之间的延迟差别受到限制。强加 此限制是因为，当接口的操作周期比差分信号之间的延迟差别短时，可能产 生信号错误，以及可能执行错误的操作。
差分信号之间的延迟差别受反相器的延迟时间影响。并且因为用于半导 体制造过程的显微机械加工已经得到发展，所以晶体管功能的退化和制造差 异趋于增大。因此，当受反相器的延迟时间影响的个别差别和个别差别的波 动大时，差分信号之间的延迟差别也变大。在这种情况下，当接口电路在高 速工作时，稳定工作是困难的。 ，
用于解决这个问题的一种方法是增大反相器的晶体管的尺寸。但是，当 晶体管尺寸增大时，这伴随着接口电路的规模的增大。因此，存在对具有小 的电路规模的输出控制电路的需要，该电路在高速时仍然稳定工作。
发明内容
本发明的一个目的是提供具有小的电路规模的输出控制电路，该电路在 高速时仍然稳定工作。
本发明提供一种输出控制电路，包含
串联连接的第 一反相器和第二反相器，用于以输入信号的翻转电压电平 输出信号；
第一输出单元，对该单元，基于由第二反相器输出的信号的电压电平控 制输出；
第三反相器，该反相器的输出连接到第一反相器的输出，用于以由第二 反相器输出的信号的翻转电压电平输出信号；以及
第二输出单元，对该单元，基于由第一反相器输出的信号的电压电平和 第三反相器输出的信号的电压电平控制输出。
本发明也提供输出控制电路，包含
串联连接的第 一反相器和第二反相器，用于以输入信号的翻转电压电平 输出信号；
第一緩冲器，用于以由第一反相器输出的信号的电压电平输出信号； 第一输出单元，对该单元，基于由第一緩冲器输出的信号的电压电平控 制输出；
第三反相器，该反相器的输出连接到第二反相器的输出，用于以由第一 緩冲器输出的信号的翻转电压电平输出信号；以及
第二输出单元，对该单元，基于由第二反相器输出的信号的电压电平、 和第三反相器输出的信号的电压电平控制输出。
根据输出控制电路，第 一到第三反相器之一包括NAND门或NOR门， 并且接收与输入信号不同的信号。
根据输出控制电路，第一到第三反相器之一、或第一緩冲器包括NAND 门或NOR门，并且接收与输入信号不同的信号。
根据输出控制电路，使用CMOS反相器作为输出侧直接连接到第一输出 单元的反相器，以及作为输出侧直接连接到第二输出单元反相器。
根据输出控制电路，第三反相器是三态反相器，对该反相器，基于控制 信号控制输出阻抗。
根据输出控制电路，第三反相器是开关，基于控制信号控制其输出电流 容量。
根据输出控制电路，在其输出直接连接到第一输出单元的的反相器、和 其输出直接连接到第 一输出单元的的反相器之间，安排第三反相器。
根据输出控制电路，其输出直接连接到第 一输出单元的的反相器被安排， 以便比其输出直接连接到第二输出单元的反相器、或第三反相器更接近第一 输出单元。
根据输出控制电路，其输出直接连接到第二输出单元的的反相器被安排， 以便比其输出直接连接到第 一输出单元的反相器、或第三反相器更接近第二 输出单元。
输出控制电路还包括
连接到第一输出单元的输出端的第一焊盘；以及 连接到第二输出单元的输出端的第二焊盘，其中第 一焊盘和第二焊盘相 邻安排。
根据本发明，可以提供一种具有小的电路规模的输出控制电路，该电路 在高速时仍然稳定工作。
图l是显示根据本发明第一实施例的、输出控制电路的电路图。
图2是显示根据本发明第一实施例的、输出控制电路的修改的电路图。
图3是显示根据本发明第二实施例的、输出控制电路的电路图。
图4是显示根据本发明第三实施例的、输出控制电路的电路图。
图5是显示根据本发明第四实施例的、输出控制电路的电路图。
图6是显示根据本发明第五实施例的、输出控制电路的电路图。
图7是显示根据第五实施例的、输出控制电路的修改的电路图。
图8是显示根据第五实施例的、输出控制电路的另一修改的电路图。
图9是显示用于第一实施例的、输出控制电路的布局图像的图。
图IO是显示用于第一实施例的、输出控制电路的另一布局图像的图。
图ll是显示用于第三实施例的、输出控制电路的布局图像的图。
图12是显示用于第三实施例的、输出控制电路的另一个布局图像的图。
图13是显示传统的输出控制电路的电路图。
具体实施例方式
现在将参考附图，描述本发明的优选实施例。在下面的实施例中，根据 本发明，使用接口电路的发射器作为输出控制电路。但是，本发明也可以应
用到另一个示例接口电路。应该注意为简化说明，附图中未显示緩冲器电 i 各和其它组件。
(第一实施例)
图1是显示根据本发明第一实施例的输出控制电路的电路图。如图1中 所示，第一实施例的输出控制电路包括 一个输入端；两个输出端OUTl和 OUT2;串联连接的三个反相器INV1、 INV2和INV3;以及两个输出晶体管 NMOS1和NMOS2。应该注意反相器INV1、 INV2和INV3中的每个，是 由串联连接NMOS晶体管和PMOS晶体管得到的CMOS反相器。
在输入端输入的信号IN传输到反相器INV1。然后，反相器INV1的输 出传输到反相器INV2，并且反相器INV2的输出传输到反相器INV3。其后， 反相器INV1的输出端连接到反相器INV3的输出端。因此，由反相器INV1 输出的电压、和由反相器INV3输出的电压施加到输出晶体管NMOS2的栅极。 此外，由反相器INV2输出的电压施加到输出晶体管NMOS1的栅极。同时， 输出晶体管NMOSl的漏极用作输出端OUT1,以及输出晶体管NMOS2的漏 极用作输出端OUT2。
现在将描述该实施例的输出控制电路的操作。在初始状态期间，当输入 信号IN的电压电平是L (低)时，反相器INV1的输出电压电平是H (高)， 反相器INV2的输出电压电平是L (低)，以及反相器INV3的输出电压电平 是H(高)。此时，因为处于L电平的电压施加到输出晶体管NMOSl的栅极， 以及处于H电平的电压施加到输出晶体管NMOS2的栅极，所以输出晶体管 NMOS1的状态是OFF (关)，以及输出晶体管NMOS2的状态也是OFF。作 为结果，信号由输出端OUT2输出。在该初始状态期间，因为反相器INV1 的输出电压和反相器INV3的输出电压处于相同的电平，所以引入电流 (lead-through current)不在反相器INV1和INV3之间流动。
当在初始状态期间输入端IN的电压电平变到H时，反相器INV1.的输出 电压电平转到L。然而，因为反相器INV2的延迟，反相器INV2的输出电压 电平没有立即转到H,并且在延迟期间(delay periond),反相器INV2始终
保持在电平L。因此，输出晶体管NMOSl保持OFF状态，只要反相器INV2 的延迟期间继续。
当反相器INV2的输出电压电平是低时，反相器INV3的输出电压电平是 高。如上所述，因为反相器INV1的输出端连接到反相器INV3的输出端，所 以在反相器INV1的输出电压电平是L、并且反相器INV3的输出电压电平是 H的状态期间，引入电流从反相器INV3流到反相器INV1，并且输出晶体管 NMOS2的栅极电压不容易下降。即，当反相器INV1输出电压转到L时，输 出晶体管NMOS2不立即关闭，并且保持ON (开)状态。
当反相器INV1的延迟期间已经过去时，以及当反相器INV2的输出电压 电平变为H、并且输出晶体管NMOS1的状态转移到ON时，反相器INV3的 输出电压电平转为L。此时，反相器INV1和INV3的输出电压电平转到L, 因此，使输出晶体管NMOS2关闭。如上所述，几乎与输出晶体管NMOS1 的状态转移到ON同时，输出晶体管NMOS2的状态转移到OFF。
已经给出了输入信号IN的电压电平从L变为H时，由输出控制电路执 行的操作的说明。当输入信号IN的电压电平从H变为L时执行此相同操作。 即，在这种情况下，几乎与输出晶体管NMOSl转移到OFF同时，输出晶体 管NMOS2的状态转移到ON。
根据该实施例的输出控制电路，能够减小差分信号之间的延迟差别，而 不显著地增大电路规模。因此，当输出控制电路的工作周期减小以及工作速 度提高时，仍然能够得到稳定地工作。
图2是显示第一实施例的输出控制电路的修改的电路图。如图2中所示， 用于第一实施例的修改的输出控制电路包括 一个输入端；两个输出端OUTl 和OUT2;串联连接的二个反相器INV1和INV2;与反相器INV2并联连接 的緩冲器BUF1和反相器INV3;以及两个输出晶体管NMOS1和NMOS2。
在输入端接收的信号IN传输到反相器INV1。然后，反相器INV1的输 出传输到反相器INV2和緩冲器BUF1，并且緩冲器BUF1的输出传输到反相 器INV3。反相器INV2的输出端连接到反相器INV3的输出端。使用这个安 排，反相器INV2的输出电压和反相器INV3的输出电压施加到输出晶体管 NMOS2的栅极，并且缓冲器BUF1的输出电压施加到输出晶体管NMOS1的 栅极。输出晶体管NMOS1的漏极用作输出端OUT1,以及输出晶体管NMOS2 的漏极用作输出端OUT2。
通过使用图2中所示的输出控制电路，也能够减小差分信号之间的延迟 差别而不显著增大电路规模。因此，当输出控制电路的工作周期减小以及工 作速度提高时，仍然能够得到稳定的工作。 (第二实施例)
图3是显示根据本发明第二实施例的、输出控制电路的电路图。用于第
二实施例的输出控制电路包括三态反相器INV3'，以取代为第一实施例的 输出控制电路提供的INV3。三态反相器INV3，使用控制信号CNT调整输出 阻抗。
当三态反相器INV3，的输出阻抗基于控制信号CNT增大时，输出控制电 路的安排基本上与图13中所示的相同。因此，在没有非常严格的时序限制的 情况下，即不需要高速工作的情况下，只需要增大三态反相器INV3，的输出 阻抗。因为当三态反相器INV3，的输出阻抗增大时，引入电流不流动，所以 能够降低功率消耗。并且根据该实施例的输出控制电路，也可以灵活地处理 接口电路的可变工作速度。
(第三实施例)
图4是显示根据本发明第三实施例的、输出控制电路的电路图。当用于 第二实施例的输出控制电路只包括一个三态反相器INV3，时，用于第三实施 例的输出控制电路包括，如图4中所示，并联连接的多个三态反相器INV31 到INV3N。在该实施例的输出控制电路中，使用控制信号CNT1到CNTN分 别控制三态反相器INV31到INV3N。使用该安排，可以更精密地调整输出晶 体管的栅极信号之间的延迟差别，而不改变半导体掩膜。因此，不仅获取功 率消耗的降低，而且获取制造成本降低和改进的产量。 (第四实施例)
图5是显示根据本发明第四实施例的、输出控制电路的电路图。第四实 施例的输出控制电路包括PMOS开关SW11到SW1N、和NMOS开关SW21 到SW2M，以代替为第三个实施例的输出控制电路提供的三态反相器INV31 到INV3N。 PMOS开关SW11到SW1N中的每个包括串联连接的两个P型 MOS晶体管，以及MOS开关SW21到SW2M中的每个包括串联连接的两个 N型MOS晶体管。基于控制信号CNT11到CNT1N独立控制PMOS开关SW11 到SW1N,以及基于控制信号CNT21到CNT2M独立控制NMOS开关SW21 到SW2M。作为通过使用控制信号CNT11到CNT1N、和CNT21到CNT2M
提供的控制的结果，可以精密地控制反相器INV1的输出上的电压。
因为分别控制PMOS开关SW11到SW1N、和MOS开关SW21到SW2M, 所以在每个栅极信号的上升和尾部，能够调整输出晶体管NMOSl和NMOS2 的栅极信号之间的延迟差别。此外，因为由于用于半导体制造过程的显微机 械加工的近来发展，制造变化已经增大，以及PMOS晶体管和NMOS晶体管 之间的变化趋于产生而没有任何相关，所以最好分开和精细地调整PMOS (PMOS开关SW11到SW1N )和NMOS ( MOS开关SW21到SW2M )。 (第五实施例)
图6是显示根据本发明第五实施例的、输出控制电路的电路图。用于第 五实施例的输出控制电路包括串联连接的NOR门NOR1和NOR2，以代替为 第二实施例的输出控制电路提供的反相器INV1和INV2，并且使用NOE信 号以控制这些NOR门。使用该安排，当指定用于接口电路的套筒模式(sleeve mode )时，基于控制信号NOE和CNT可以控制输出晶体NMOS1和NMOS2 的栅极。作为结果，可以防止功率消耗浪费和误操作。如图7中所示，可以 只使用控制信号NOE以简单地控制输出晶体管NMOS1和NMOS2的栅极。
然而，当包括在反相器中的各晶体管靠近输出晶体管时，它们通常越来 越大，并且当使用要直接连接到输出晶体管的NOR门时，电路的尺寸将变大。 因此，该安排能够变为图8中所示的那样。使用图8中所示的安排，因为直 接连接到输出晶体管NMOS1和NMOS2的电路是反相器，所以电路的规模 能够比图7中所示的小，并且能够获取更实用的安排。
现在将给出基底上的包括在输出控制电路中的反相器、和输出晶体管的 布局的说明，该输出控制电路用于上述实施例。当用于半导体制造过程的显 微机械加工已经发展时，由于电路布局如晶体管的安排或形状的电路的特征 变化已经增大。因此，不仅应该考虑电路设计，还要考虑布局。
图9是显示用于第一实施例的输出控制电路的布局图像的图。最好是 输出晶体管NMOS1和NMOS2尽可能具有相同的形状，以便由输出端OUT1 和OUT2输出的信号互相同步。还最好是要连接到输出晶体管NMOS1和 NMOS2的栅极的布线的长度尽可能相等。此外，因为反相器INV3的输入端 连接到反相器INV2的输出端，并且反相器INV3的输出端连接到反相器INV1 的输出端，所以为了有效地执行布线，反相器INV3应该位于反相器INV1和 INV2之间。类似地，为了对图8中的安排有效地执行布线，NOR门NOR31
应该位于反相器INVl2和INV21之间，该反相器INVl2和INV21直接连接 到输出晶体管NMOS1和NMOS2。
另外，因为用于第一实施例的输出控制电路包括两个输出晶体管，所以 需要大小等于两个单元的面积。并且最好是相邻安排两个单元以便各输出 信号同步。进而，对用于一个单元的布局使用等于两个单元的面积更有效，
因为从经验判断，能够容易地实现面积尺寸的减小。
此外，当考虑由于从单元延伸到焊盘的布线的影响时，图9中所示的安 排在焊盘安排在一行中的情况下是合适的。但是，当焊盘垂直安排在两行中 时，对应于输出晶体管NMOS1和NMOS2的单元，应该如图10中所示的那 样垂直安排，以便由于从单元延伸到焊盘的布线的影响能够相等地分布。图 9和10中所示的设计也可以应用于第二到第五实施例的输出控制电路。
图11是显示用于第三实施例的、输出控制电路的布局图像的图。当三态 反相器INV31到INV3N安排在反相器INV1和INV2之间时，可以有效地执 行布线。此外，两个单元相邻安排。应该注意当焊盘垂直地位于两行中时， 对应于输出晶体管NMOSl和NMOS2各单元，可以如图12中所示的那样垂 直安排。
根据本发明的输出控制电路在高速时仍然稳定工作，该输出控制电路规 模小，并且作为使用差分信号的接口是有用的。
权利要求
1.一种输出控制电路，包含串联连接的第一反相器和第二反相器，用于以输入信号的翻转电压电平输出信号；第一输出单元，对该单元，基于由所述第二反相器输出的信号的电压电平控制输出；第三反相器，该反相器的输出连接到所述第一反相器的输出，用于以由所述第二反相器输出的信号的翻转电压电平输出信号；以及第二输出单元，对该单元，基于由所述第一反相器输出的信号的电压电平、和所述第三反相器输出的信号的电压电平控制输出。
2. —种输出控制电路，包含串联连接的第一反相器和第二反相器，用于以输入信号的翻转电压电平 输出信号；第一緩冲器，用于以由所述第一反相器输出的信号的电压电平输出信号； 第一输出单元，对该单元，基于由所述第一緩冲器输出的信号的电压电 平控制输出；第三反相器，该反相器的输出连接到所述第二反相器的输出，用于以由 所述第一緩冲器输出的信号的翻转电压电平输出信号；以及第二输出单元，对该单元，基于由所述第二反相器输出的信号的电压电 平、和所述第三反相器输出的信号的电压电平控制输出。
3. 根据权利要求1所述的输出控制电路，其中所述第一到所述第三反相 器之一包括NAND门或NOR门，并且接收与所述输入信号不同的信号。
4. 根据权利要求2所述的输出控制电路，其中所述第一到所述第三反相 器之一、或所述第一緩冲器包括NAND门或NOR门，并且接收与所述输入 信号不同的信号。
5. 根据权利要求1所述的输出控制电路，其中使用CMOS反相器作为 输出直接连接到所述第 一输出单元的反相器，以及作为输出直接连接到所述 第二输出单元的反相器。
6. 根据权利要求2所述的输出控制电路，其中使用CMOS反相器作为 输出直接连接到所述第 一输出单元的反相器，以及作为输出直接连接到所述 第二输出单元的反相器。
7. 根据权利要求1所述的输出控制电路，其中所述第三反相器是三态反 相器，对该反相器，基于控制信号控制输出阻抗。
8. 根据权利要求2所述的输出控制电路，其中所述第三反相器是三态反相器，对该反相器，基于控制信号控制输出阻抗。
9. 根据权利要求1所述的输出控制电路，其中所述第三反相器是开关， 基于控制信号控制该开关的输出电流容量。
10. 根据权利要求2所述的输出控制电路，其中所述第三反相器是开关， 基于控制信号控制该开关的输出电流容量。
11. 根据权利要求1所述的输出控制电路，其中在输出直接连接到所述 第 一输出单元的所述反相器、和输出直接连接到所述第二输出单元的所述反 相器之间，安排所述第三反相器。
12. 根据权利要求2所述的输出控制电路，其中在输出直接连接到所述 第 一输出单元的所述反相器、和输出直接连接到所述第二输出单元的所述反相器之间，安排所述第三反相器。
13. 根据权利要求1所述的输出控制电路，其中输出直接连接到所述第 一输出单元的所述反相器被安排，以便比输出直接连接到所述第二输出单元 的所述反相器、或所述第三反相器更接近所述第 一输出单元。
14. 根据权利要求2所述的输出控制电路，其中输出直接连接到所述第 一输出单元的所述反相器被安排，以便比输出直接连接到所述第二输出单元 的所述反相器、或所述第三反相器更接近所述第一输出单元。
15. 根据权利要求1所述的输出控制电路，其中输出直接连接到所述第 二输出单元的所述反相器被安排，以便比输出直接连接到所述第 一输出单元 的所述反相器、或所述第三反相器更接近所述第二输出单元。
16. 根据权利要求2所述的输出控制电路，其中输出直接连接到所述第 二输出单元的所述反相器被安排，以便比输出直接连接到所述第一输出单元 的所述反相器、或所述第三反相器更接近所述第二输出单元。
17. 根据权利要求1所述的输出控制电路，还包含 连接到所述第一输出单元的输出端的第一焊盘；以及连接到所述第二输出单元的输出端的第二焊盘，其中所述第 一焊盘和所 述第二焊盘相邻安排。
18.根据权利要求2所述的输出控制电路，还包含 连接到所述第一输出单元的输出端的第一焊盘；以及 连接到所述第二输出单元的输出端的第二焊盘，其中所述第 一焊盘和所 述第二焊盘相邻安排。
全文摘要
为提供在高速时仍然稳定工作的、具有小的电路规模的输出控制电路，输出控制电路包括串联连接的第一反相器和第二反相器，用于以输入信号的翻转电压电平输出信号；第一输出单元，对该单元，基于由第二反相器输出的信号的电压电平控制输出；第三反相器，该反相器的输出连接到第一反相器的输出，用于以由第二反相器输出的信号的翻转电压电平输出信号；以及第二输出单元，对该单元，基于由第一反相器输出的信号的电压电平和第三反相器输出的信号的电压电平控制输出。
文档编号H03K19/0185GK101110588SQ20071012919
公开日2008年1月23日 申请日期2007年7月13日 优先权日2006年7月13日
发明者松冈大辅 申请人:松下电器产业株式会社