半导体器件及其阻抗调整方法

专利名称：半导体器件及其阻抗调整方法
技术领域：
本发明涉及一种用于调整阻抗的阻抗调整方法以及一种包括能 够调整阻抗的输出緩冲器电路的半导体器件。
背景技术：
近年来，随着半导体器件的操作速度变高，在沿着用于执行信 号的发送和接收的信号线传播的信号的速度也变高。为了实现(高 速)数据传送，需要在传输系统中执行阻抗匹配并抑制由反射等引 起的传送波形的失真。为了实现阻抗匹配，通常采用可变阻抗的输 出緩冲器电路，其阻抗可关于传输系统的阻抗进行调整(专利文献1 至5)。因为输出緩冲器电路的阻抗随工艺条件、温度变化或电源电压 等的变化而变化，所以会有阻抗从标准值漂移的情况。在此情况下， 对输出緩冲器电路的阻抗的控制也是重要的。例如，在日本未审专利/^开No. 2001-94048 (专利文献1 )中，示出了一种包括输出阻抗控制电路的半导体器件，该输出阻抗控制 电路能够关于输出緩冲器电路执行阻抗调整。在专利文献1的图6中，使用外部电阻器RQ通过恒定电流生成 电路生成了恒定电流IZQ。使用U/D计数器224来控制组成导通的伪 緩冲器电路Ndra的腿0S晶体管的数目。类似地，使用U/D计数器225
来控制组成导通的伪緩冲器电路Pdm的PM0S晶体管的数目。使用运 算放大器0P2来确定在PMOS晶体管P2的阻抗和伪緩冲器电路Ndm 的阻抗之间提供匹配的输出数据组DO至Dn-l。类似地，使用运算放 大器0P3来确定在NMOS晶体管N2的阻抗和伪緩冲器电路Pdm的阻 抗之间提供匹配的输出数据组UO至Um-l。输出数据组DO至Dn-l 以及UO至Um-l被提供给输出緩沖器电路以控制其阻抗。因为可以 利用外部电阻器RQ来改变PMOS晶体管P2和NM0S晶体管N2的阻抗， 所以可以利用外部电阻器RQ来任意设定输出緩冲器电路的阻抗。在日本未审专利公开No.Hei 8 ( 1996 ) -65123 (专利文献2) 中，示出了一种可变阻抗的输出緩冲器。在专利文献2的图3中， 通过使晶体管Q2至Q5中的每个晶体管处于导通/或非导通状态，检 验了在晶体管Q2至Q5的阻抗与外部电阻器R4的阻抗之间提供匹配 的控制信号zqbitOb至zqbit3b的组合。控制信号zqbitOb至 zqbit3b还控制晶体管Q7至QIO。晶体管Q2至Q5具有与晶体管Q7 至Q10的相应宽度的1/4对应的宽度。因此，通过改变外部电阻器 R4，可以改变晶体管Ql至Q5的总阻抗并可以设定与其成正比关系 的晶体管Q6至Q10的总阻抗。[专利文献1]日本未审专利公开No. 2001-94048 [专利文献2]日本未审专利公开No. Hei 8 (1996)-65123 [专利文献3]日本未审专利公开No. 2005-229177 [专利文献4]日本未审专利公开No. 2005-39549 [专利文献5]日本未审专利公开No. 2002-152032发明内容然而，在上述专利文献l中，伪緩冲器电路Ndm和Pdm中的每 个伪緩冲器电路配置成具有与组成输出緩冲器电路的每个晶体管相 同的结构。从这种观点出发，输出緩冲器电路直接耦合到芯片的外 部，使得在为抵抗浪涌(surge)而提供的约束下组成该电路的晶体 管必须具有相对大的晶体管尺寸。结果，伪緩冲器电路占用了与输
出緩冲器电路大约相同的面积。这带来了用于调整输出緩冲器电路 的阻抗的电路所占用面积增加的问题。在根据专利文献2的结构中，用于确定阻抗调整电势的节点 vzqref耦合到外部电阻器，使得负载增加，带来了较低速阻抗调整 操作的问题。其它专利文献3至5的内容也同样具有上述问题。为解决上述问题而实现了本发明，本发明的一个目的是减少用 于阻抗调整的电路(此后称作阻抗调整电路)的面积，并提供能够 进行高速阻抗调整的包括输出緩冲器电路的半导体器件以及阻抗调 整方法。根据本发明的一个方面的一种半导体器件包括输出緩冲器电 路，具有彼此并联耦合到输出端子的多个晶体管并具有利用输出緩 沖器代码来控制的相应阻抗；以及阻抗调整电路，用于调整输出緩冲器电路的阻抗值，其中所述阻抗调整电路包括输出緩冲器代码 生成电路，用于生成输出緩冲器代码来将输出緩冲器电路的阻抗设 定成期望值；阻抗测量电路，用于测量包括参考晶体管的参考晶体 管部分的阻抗值，每个参考晶体管与包括组成输出緩沖器电路的那 些晶体管尺寸相同的多个晶体管的晶体管组中的 一个晶体管组相关 联地设置，并具有与包括在该晶体管组中的晶体管相同的晶体管尺 寸；以及阻抗代码生成电路，用于生成与参考晶体管部分的阻抗值 对应的阻抗代码，每个参考晶体管部分都用作用于基于来自阻抗测 量电路的测量结果来生成输出緩冲器代码的参考并将生成的阻抗代 码输出至输出緩冲器代码生成电路。根据本发明的另一方面的一种半导体器件包括控制电路，用 于控制半导体存储器件；输出緩冲器电路，用于响应于来自控制电 路的指令而将控制信号输出至半导体存储器件；以及阻抗调整电路， 用于调整输出緩冲器电路的阻抗值，其中输出緩冲器电路具有彼此 并联耦合到输出端子的多个晶体管并具有利用输出緩冲器代码来控 制的相应阻抗，并且阻抗调整电路包括输出緩冲器代码生成电路， 用于生成输出緩冲器代码来将输出緩冲器电路的阻抗设定成期望
值；阻抗测量电路，用于测量包括参考晶体管的参考晶体管部分的 阻抗值，每个参考晶体管与包括组成输出緩冲器电路的那些晶体管 尺寸相同的多个晶体管的晶体管组中的 一 个晶体管组相关联地设置，并具有与包括在该晶体管组中的晶体管相同的晶体管尺寸；以及阻抗代码生成电路，用于生成与参考晶体管部分的阻抗值对应的 阻抗代码，每个参考晶体管部分都用作用于基于来自阻抗测量电路 的测量结果来生成输出緩冲器代码的参考并将生成的阻抗代码输出 至输出缓冲器代码生成电路，其中阻抗调整电路与控制信号的输出 相同步地调整输出緩冲器电路的阻抗值。根据本发明的又一方面的一种半导体器件包括输出緩冲器电 路，具有彼此并联耦合到输出端子的多个晶体管；以及阻抗测量电 路，用于测量包括参考晶体管的参考晶体管部分的阻抗值，每个参 考晶体管与包括组成输出緩沖器电路的那些晶体管尺寸相同的多个 晶体管的晶体管组中的一个晶体管组相关联地设置，并具有与包括 在该晶体管组中的晶体管相同的晶体管尺寸。根据本发明的阻抗调整方法是 一 种用于调整半导体器件中的输 出緩冲器电路的阻抗的阻抗调整方法，该半导体器件包括输出緩 冲器电路，具有彼此并联耦合到输出端子的多个晶体管并具有利用 输出緩沖器代码来控制的相应阻抗；以及阻抗调整电路，用于调整 输出緩冲器电路的阻抗值，其中阻抗调整电路包括阻抗测量电路， 用于测量包括参考晶体管的参考晶体管部分的阻抗值，每个参考晶 体管与包括组成输出緩冲器电路的那些晶体管尺寸相同的多个晶体 管的晶体管组中的 一个晶体管组相关联地设置，并具有与包括在该 晶体管组中的晶体管相同的晶体管尺寸；以及代码生成电路，用于 基于来自阻抗测量电路的测量结果来生成输出緩冲器代码以将输出 緩冲器电路的阻抗设定成期望值，其中阻抗测量电路包括多个恒 定电流部分，经由连接节点耦合到其每个都耦合到第 一 电压的参考 晶体管部分，彼此并联地设置，并响应于指令而耦合到第二电压以 便操作为允许恒定电流流动；以及比较器，用于在连接节点处生成 的电压与参考电压之间进行比较并输出比较结果，该阻抗调整方法包括以下步骤使阻抗测量电路的比较器在根据参考晶体管部分的 阻抗值而流动的电流和根据被选择性驱动的那些多个恒定电流部分 的数目的电流之间进行比较；使代码生成电路基于从比较器输出的 比较结果来生成与参考晶体管部分的阻抗值对应的阻抗代码；计算 包括在输出緩冲器电路中的要基于与参考晶体管部分的阻抗值对应 的阻抗代码而被选择性驱动以允许输出緩冲器电路具有期望阻抗值 的晶体管的数目；以及基于计算结果生成用于驱动包括在输出緩沖 器电路中的相应数目的晶体管的输出緩冲器代码。根据本发明该方面的半导体器件包括具有多个晶体管的输出 緩冲器电路和用于调整输出緩冲器电路的阻抗值的阻抗调整电路。 该阻抗调整电路包括阻抗测量电路，用于测量包括参考晶体管的参 考晶体管部分的阻抗值，每个参考晶体管与包括组成输出緩冲器电 路的那些晶体管尺寸相同的多个晶体管的晶体管组中的一个晶体管 组相关联地设置，并具有与包括在该晶体管组中的晶体管相同的晶 体管尺寸。简而言之，构造了阻抗调整电路来测量参考晶体管的阻 抗值并基于测量结果来调整输出緩冲器电路的阻抗值。这样允许减 小阻抗调整电路的面积。根据本发明的阻抗调整方法测量了半导体器件内的参考晶体管 的阻抗值，并基于测量结果生成了用于调整输出緩冲器电路的阻抗 值的输出緩冲器代码。结果，可以实现比通过使用外部电阻器的常 规方法更高速度的阻抗调整。


图1是根据本发明第一实施例的能够进行阻抗调整的包括输出缓冲器电路1的半导体器件的示意性框图；图2是根据第一实施例的输出緩冲器电路1的电路结构图；图3是根据第一实施例的包括在阻抗测量电路5中的恒定电流生成电路100的电路结构图； 图4A至4C均是图示根据第一实施例的阻抗测量单元的视图； 图5A和5B均是图示根据第一实施例的另一阻抗测量单元的视图；图6是基于来自阻抗测量电路5的输出结果生成阻抗代码的方 法的流程图；图7是用于生成用于晶体管PM201的阻抗代码的定时图； 图8是图示在输出緩沖器代码生成电路15中的算术运算处理的 流程图；图9A和9B是根据第一实施例的组成输出緩冲器电路1的晶体 管尺寸的视图；图10是根据本发明第二实施例的半导体器件1000的示意性框图；图11是根据第二实施例的用于调整输出緩冲器电路的阻抗的定 时图；图12是根据本发明第三实施例的用于调整输出緩冲器电路的阻 抗的定时图；图13是图示根据本发明第四实施例的半导体器件1000#的示意 性框图；图14是根据第四实施例的用于调整输出緩沖器电路的阻抗的定 时图；图15是根据本发明第五实施例的能够进行阻抗调整的包括输出 緩沖器电路1的半导体器件的电路框图；以及图16A和16B均是图示根据第五实施例的输出緩冲器代码平均 电路的示意图。
具体实施方式
此后参考附图来详细描述本发明的实施例。在附图中，相同或 等同的部件以相同的参考标记来表示，且将不再重复其描述。
实施例1图1是根据本发明第一实施例的能够进行阻抗调整的包括输出 緩冲器电路1的半导体器件的示意性框图。参考图1,根据第一实施例的半导体器件包括输出緩冲器电路 1;阻抗测量电路5,作为用于调整阻抗的阻抗调整电路；阻抗代码 生成电路10，用于基于来自阻抗测量电路5的测量结果来生成阻抗 代码；以及输出緩冲器代码生成电路15,用于基于来自阻抗代码生 成电路10的阻抗代码来生成用于把输出緩沖器电路1的阻抗设定成 期望值的输出緩沖器代码。阻抗代码生成电路10响应于向其输入的控制信号MSTART把控 制信号/ENPL、 ENNL、 /ENPS和ENNS输出到阻抗测量电路5 ，并基于 /人阻抗测量电路5车命出的控制信号RESPL、 RESNL、 RESPS和RESNS 来生成阻抗代码CPL0至CPL5、 /CNL0至/CNL5、 CPS0至CPS5、以及 /CNSO至/CNS5。具体而言，阻抗代码生成电路10生成指示参考晶体 管部分的相应阻抗值的代码，这将在后面进行描述。稍后将描述阻抗代码CPLO至CPL5 、 /CNLO至/CNL5 、CPSO至CPS5、 以及/CNSO至/CNS5的生成。然后，阻抗代码生成电路IO把生成的阻抗代码CPLO至CPL5、 /CNLQ至/CNL5、 CPSO至CPS5、以及/CNSQ至/CNS5输出到输出緩冲 器代码生成电路15。输出緩冲器代码生成电路15基于阻抗代码CPLO至CPL5、 /CNLO 至/CNL5、 CPS0至CPS5、以及/CNSO至/CNS5生成用于把输出緩沖器 电路1的阻抗设定成期望值的输出緩冲器代码CPO至CP4以及CNO 至CN4，这些阻抗代码是指示响应于输入的控制信号MSTART而从阻 抗代码生成电路10输出的参考晶体管部分的阻抗值的代码。后面将描述输出緩沖器代码CPO至CP4以及CNO至CN4的生成。 图2是根据第一实施例的输出緩冲器电路1的电路结构图。参考图2,根据第一实施例的输出緩冲器电路1包括反相器 IV1至IV5,它们具有不同的阻抗并彼此并联耦合到输出节点Nd,该
输出节点Nd电耦合到输出端子PAD、 OR电路310至314、 AND电路 320至324及331和NAND电路330。
反相器IV1包括在电源电压VDD和输出节点Nd之间彼此并联耦 合的晶体管P300和P301。晶体管P300和P301中的每个晶体管在其 栅极接收OR电路310的输出。反相器IV1还包括在输出节点Nd和 接地电压GND之间彼此并联耦合的晶体管N300和N301。晶体管N300 和N301中的每个晶体管在其栅极接收AND电路320的输出。
反相器IV2包括在电源电压VDD和接地电压GND之间经由输出 节点Nd串联耦合的晶体管P302和N302。晶体管P302和N302分别 在其栅极接收OR电路311的输出和AND电路321的输出。假设晶体 管P300至P302是晶体管尺寸相同的P沟道MOS晶体管。还假设晶 体管N300至N302是晶体管尺寸相同的N沟道MOS晶体管。
当考虑反相器IV1和IV2的P沟道MOS晶体管的阻抗时，P沟道 MOS晶体管的晶体管尺寸相同，使得作为响应于来自OR电路310的 信号的晶体管P300和P301的导通的结果而流动的电流量是由响应 于来自OR电路311的信号的晶体管P302的导通所引起的电流量的 二倍。因而，反相器IV2的晶体管P302的阻抗对应于反相器IV1的 晶体管P300和P301的总阻抗的二倍。同理可应用于反相器IV1和 IV2的N沟道MOS晶体管的相应阻抗。例如，假设晶体管P300的栅 极长度L和栅极宽度W满足L = 0. 3pm和W=50pm。例如，还假设晶 体管N300的栅极长度L和栅极宽度W满足L = 0. 45pm和W=35|Lim。
反相器IV3包括经由输出节点Nd串联耦合在电源电压VDD和接 地电压GND之间的晶体管部分PB303和NB303。晶体管部分PB303 包括串联耦合在电源电压VDD和输出节点Nd之间的晶体管P303和 电阻器RP303。晶体管P303在其栅极接收OR电路312的输出。晶体 管部分NB303包括串联耦合在接地电压GND和输出节点Nd之间的晶 体管N303和电阻器NR303。电阻器N303在其栅极接收AND电路3" 的输出。
反相器IV4包括经由输出节点Nd串联耦合在电源电压VDD和接
地电压GND之间的晶体管部分PB304和NB304。晶体管部分PB303 包括串联耦合在电源电压VDD和输出节点Nd之间的晶体管P304和 电阻器RP304。晶体管P304在其栅极接收OR电路313的输出。晶体 管部分NB304包括串联耦合在接地电压GND和输出节点Nd之间的晶 体管N304和电阻器RN304。电阻器N304在其栅才及接收AND电路323 的输出。
反相器IV5包括经由输出节点Nd串联耦合在电源电压VDD和接 地电压GND之间的晶体管部分PB305和NB305。晶体管部分PB305 包括串联耦合在电源电压VDD和输出节点Nd之间的晶体管P305和 电阻器RP305。晶体管P305在其栅极接收OR电路314的输出。晶体 管部分NB305包括串联耦合在接地电压GND和输出节点Nd之间的晶 体管N305和电阻器RN305。电阻器N305在其棚^及接收AND电路324 的输出。
假设晶体管P303至P305是具有相同栅极长度和不同栅极宽度 的晶体管尺寸的P沟道MOS晶体管。具体而言，假设晶体管P303的 栅极宽度设定成晶体管P304的栅极宽度的二倍，且晶体管P304的 栅极宽度设定成晶体管P305的栅极宽度的二倍。取代晶体管P304, 也可以并联使用均具有与晶体管P305相同的栅极宽度的两个晶体管 来作为晶体管P304。类似地，取代晶体管P303,也可以并联使用均 具有与晶体管P305相同的栅极宽度的四个晶体管来作为晶体管 P303。还假设晶体管N303至N305是具有相同栅极长度和不同栅极 宽度的晶体管尺寸的N沟道MOS晶体管。
具体而言，假设晶体管N303的栅极宽度设定成晶体管N304的 栅极宽度的二倍，且晶体管N304的栅极宽度设定成晶体管N305的 栅极宽度的二倍。取代晶体管N304,也可以并联使用均具有与晶体 管N305相同的栅极宽度的两个晶体管来作为晶体管N304。类似地， 取代晶体管N303,也可以并联使用均具有与晶体管N305相同的栅极 宽度的四个晶体管来作为晶体管N303。假设电阻器RP303至RP305 和RN303至RN305具有不同的电阻值。具体而言，假设电阻器RP304
的电阻值i殳定成电阻器RP303的电阻值的二倍，且电阻器RP305的 电阻值设定成电阻器RP304的电阻值的二倍。还假设电阻器RN304 的电阻值设定成电阻器RN303的电阻值的二倍，且电阻器RN305的 电阻值设定成电阻器RN304的电阻值的二倍。例如，当电阻器RP303 的电阻值设定为200Q时，电阻器RP304的电阻值设定成且 电阻器RP305的电阻值设定成800Q。当电阻器RN303的电阻值设定 成300Q时，电阻器RN304的电阻值设定成且电阻器RN305 的电阻值i殳定成900D。
因而，晶体管部分PB304具有是晶体管部分PB303的阻抗值二 倍的阻抗值，且在晶体管部分PB304中流动的电流量设定成在晶体 管部分PB303中流动的电流量的二分之一。类似地，晶体管部分 PB305具有是晶体管部分PB304的阻抗值二倍的阻抗值，且在晶体管 部分PB305中流动的电流量设定成在晶体管部分PB304中流动的电 流量的二分之一。类似地，晶体管部分NB304具有是晶体管部分 NB303的阻抗值二倍的阻抗值，且在晶体管部分NB304中流动的电流 量设定成在晶体管部分NB303中流动的电流量的二分之一。类似地， 晶体管部分NB305具有是晶体管部分NB304的阻抗值二倍的阻抗值， 且在晶体管部分NB305中流动的电流量设定成在晶体管部分NB304 中流动的电流量的二分之一。例如，假设晶体管P303的栅极长度L 和栅极宽度W满足L-0. 3pm和W= 20jam。例如，还假设晶体管N303 的栅极长度L和栅极宽度W满足L = 0. 45jam和W = 20jam。
假设晶体管部分PB303设计成具有是晶体管P302的阻抗值二倍 量级的阻抗值。
因而，假设反相器IV1至IV5设计成具有均为前一反相器的阻 抗值二倍的阻抗值。
NAND电路330基于向其输入的控制信号OE和数据信号D而输出 指示其逻辑NAND运算结果的信号IP。 AND电路331基于向其输入的 控制信号OE和数据信号D的反相信号而输出指示其逻辑AND运算结 果的信号IN。
OR电路310至314接收分别输入到其相应的一个输入节点的信 号IP以及从输出緩沖器代码生成电路15输出并分别输入到其相应 另一输入节点的输出緩冲器代码CPO至CP4的反相信号，并输出其 逻辑OR运算的相应结果。
AND电路32 0至324接收输入到其相应的一个输入节点的信号 IN以及从输出緩沖器代码生成电路15输出并输入到其相应的另一 输入节点的输出緩冲器代码CNO至CN4的相应信号，并输出逻辑AND 运算的相应结果。
输出緩沖器电路1响应于处于"H"电平的控制信号OE而激活， 并当控制信号OE处于"L"电平时进入未激活状态。
当控制信号OE处于"H"电平且数据信号D为"H"时，驱动信 号IP和IN中的每个信号均设定成"L"电平。当数据信号D处于"L" 电平时，驱动信号IP和IN中的每个信号均设定成"H"电平。
所关注的结构是能够通过选择性地驱动彼此并联耦合到输出节 点Nd的反相器IV1至IV5来执行阻抗调整的输出緩冲器电路。如上 所述，反相器IV2具有为反相器IV1的阻抗值二倍的阻抗值。反相 器IV3具有为反相器IV2的阻抗值二倍的阻抗值。反相器IV4具有 为反相器IV3的阻抗值二倍的阻抗值。反相器IV5具有为反相器IV4 的阻抗值二倍的阻抗值。
反相器IV1至IV5的晶体管P300至P305基于驱动信号IP和输 出緩冲器代码CPO至CP4而驱动。另一方面，反相器IV1至IV5的 晶体管N300至N305基于驱动信号IN和输出緩沖器代码CNO至CN4 而驱动。具体而言，当驱动信号IP处于"L"电平时，由于输出多爰 冲器代码CPO至CP4设定成"H"电平，对应的P型晶体管被驱动。 类似地，当驱动信号IN处于"H"电平时，由于输出緩冲器代码CNO 至CN4设定成"H"电平，对应的N型晶体管被驱动。
图3是根据第一实施例的包括在阻抗测量电路5中的恒定电流 生成电路100的电路结构图。
参考图3,恒定电流生成电路100包括晶体管P100至P103和
N101至N103以及比较器104和105。
比较器104把基于向其输入的来自节点NdO的电压和参考电压 VREF的比较结果输出到节点Ndl。晶体管P100设置在电源电压VDD 和节点NdO之间，且其栅极电耦合到节点Ndl。电阻器RQ耦合在节 点NdO和接地电压GND之间。晶体管P101设置在电源电压VDD和节 点Nd3之间，且其栅极电耦合到节点Ndl。晶体管N101耦合在节点 Nd3和接地电压GND之间，且其4册才及电耦合到节点Nd3。这里假设参 考电压VREF设定成电源电压VDD的二分之一。
比较器105输出基于向其输入的来自节点Nd2的电压和参考电 压VREF的比较结果。晶体管P102设置在电源电压VDD和节点Nd2 之间，且其栅极电耦合到节点Ndl。晶体管N102设置在节点Nd2和 接地电压GND之间，并在其栅极接收来自比较器105的输出信号。 晶体管P103设置在电源电压VDD和节点Nd4之间，且其斥册极电耦合 到节点Nd4。晶体管N103设置在节点Nd4和^妄地电压GND之间，且 其栅极接收来自比较器105的输出信号。
以下将对恒定电流生成电路100的操作进行描述。在恒定电流 生成电路100中，比较器104调整在节点Ndl处的电势，使得节点 NdO处于参考电压VREF。结果，在节点NdO处的电势变为恒定，4吏 得恒定电流IZQ在电阻器RQ中流动。晶体管P100与晶体管P101形 成电流镜，且在节点Nd3处生成控制电压VNG以允许恒定电流IZQ 在晶体管P101和N101中流动。控制电压VNG用作把恒定电流IZQ 供给到N沟道MOS晶体管的控制电压。
晶体管P100还与晶体管P102形成电流镜，且比较器105调整 要给到晶体管N102和N103的相应栅极的电压以允许恒定电流IZQ 在晶体管P102和N102中流动。为了允许恒定电流IZQ在晶体管P103 和N103中流动，在节点Nd4生成控制电压VPG。控制电压VPG用作 把恒定电流IZQ供给到P沟道MOS晶体管的控制电压。
通过把在恒定电流生成电路100中生成的控制电压VNG和VPG 供给到后面要描述的阻抗测量单元，在阻抗测量单元中形成用于引
入(pull in)恒定电流IZQ的恒定电流部分或用于引出(pull out ) 恒定电流IZQ的恒定电流部分。
例如，当电源电压设定成1. 8V且参考电压VREF设定成0. 9V时， 通过将电阻器RQ的电阻值设定成15kn，可以把恒定电流IZQ设定 成6(VA。将容易地认识到，通过调整电阻器RQ的电阻值，可以调整 恒定电流IZQ的量。
图4 A至4 C均是图示了根据第 一 实施例的阻抗测量单元的视图。 图4A和4B示出了阻抗测量单元201和202的相应电路结构。 参考图4A,阻抗测量单元201具有晶体管PM201、恒定电流部 分CUNLO至CUNL5以及比较器220。
这里所示的晶体管PM201是具有与参考图2所描述的P沟道MOS 晶体管P300至P302中的每个晶体管相同的晶体管尺寸的参考晶体 管。具体而言，就栅极宽度、栅极长度、在扩散区域中接触的数目、 在扩散区域中存在的接触与栅极之间的距离而言，晶体管PM201具 有与晶体管P300至P302中每个晶体管相同的结构。
阻抗测量单元201测量具有与晶体管P300至P302中每个晶体 管相同的晶体管尺寸的作为参考晶体管的晶体管PM201的阻抗值。 换句话说，阻抗测量单元201测量包括晶体管P302的晶体管部分的 阻抗值。
具体而言，晶体管PM201设置在电源电压VDD和节点Nd5之间， 且其栅极接收控制信号/ENPL。恒定电流部分CUNLO至CUNL5彼此并 联设置在节点Nd5和接地节点GND之间。比较器220对在节点Nd5 处生成的电压VMPL和参考电压VREF之间进行比较，并输出比较结 果作为控制信号RESPL。
恒定电流部分CUNLO包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N210和N230,并接收输入到相应晶体管N210和N230 的控制电压VNG和阻抗代码CPLO。
恒定电流部分CUNL1包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N211和N231，并接收输入到相应晶体管N211和N231
的控制电压VNG和阻抗代码CPL1。
恒定电流部分CUNL2包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N212和N232,并接收输入到相应晶体管N212和N232 的控制电压VNG和阻抗代码CPL2。
恒定电流部分CUNL3包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N213和N233,并接收输入到相应晶体管N213和N233 的控制电压VNG和阻抗代码CPL3。
恒定电流部分C丽L4包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N214和N234，并接收输入到相应晶体管N214和N234 的控制电压VNG和阻抗代码CPL4。
恒定电流部分CIINL5包括串联耦合在节点Nd5和接地电压GND 之间的晶体管N215和N235，并接收输入到相应晶体管N215和N235 的控制电压VNG和阻抗代码CPL5。这里假设晶体管N210至N215是 尺寸相同的N沟道M0S晶体管。还假设晶体管N230至N235是尺寸 相同的N沟道M0S晶体管。
这里假设恒定电流部分CUNLO具有引出恒定电流IZQ的能力(表 示为"xl")，且恒定电流部分CUNL1具有引出是恒定电流部分CUNLO 引出的恒定电流IZQ二倍的恒定电流IZQ的能力(表示为"x2")。 图4C示出恒定电流部分CUNL1的详细结构，其中设置了串联耦合在 节点Nd5和接地电压GND之间的两对晶体管N231和N211。晶体管 N231和N211的斥册极中的每个栅极接收阻抗代码CPL1和控制电压 VNG。因此，当阻抗代码CPL1处于"H"电平时，两个晶体管N231 导通以引出二倍的恒定电流IZ Q 。假设同样的方案应用于其它的恒定 电流部分。因而，^f艮设恒定电流部分CUNL2具有引出是恒定电流部 分CUNLO引出的恒定电流IZQ四倍的恒定电流IZQ的能力(表示为 "x4")。假设恒定电流部分C丽L3具有引出是恒定电流部分CUNLO 引出的恒定电流IZQ八倍的恒定电流IZQ的能力(表示为"x8")。 假设恒定电流部分CUNL4具有引出是恒定电流部分CUNLO引出的恒 定电流IZQ十六倍的恒定电流IZQ的能力(表示为"xl6")。假设
恒定电流部分CUNL5具有引出是恒定电流部分CUNLO引出的恒定电 流IZQ三十二倍的恒定电流IZQ的能力(表示为"x32")。因此，通过选择性地驱动恒定电流部分CUNLO至CUNL5，可以根 据它们的组合来选择性地引出1至63倍的恒定电流IZQ。将对阻抗测量单元201的操作给出描述。如上所述，接收控制 电压VNG的恒定电流部分CUNLO至CUNL5中的每个恒定电流部分在 引出的恒定电流量上是不同的。晶体管PM201是具有与组成输出緩 冲器电路1的晶体管P300至P302中的每个晶体管相同的晶体管尺 寸的参考晶体管，且操作为响应于向其输入的控制信号/ENPL根据晶 体管尺寸来供给电流。恒定电流部分CUNLO至CUNL5选择性地导通 以从节点Nd5引出根据恒定电流部分的能力的恒定电流。当晶体管 PM201的电流供给能力大于由恒定电流部分CUNL0至CUNL5引出的电 流量时，电压VMPL大于参考电压VREF。结果，指示来自比较器220 的比较结果的控制信号RESPL设定到"L"电平。相反，当晶体管PM201 的电流供给能力不大于由恒定电流部分CUNLO至CUNL5引出的电流 量时，电压VMPL不大于参考电压VREF。结果，指示来自比较器220 的比较结果的控制信号RESPL设定到"H"电平。根据指示来自比较器220的比较结果的控制信号RESPL的逻辑 电平，在由恒定电流部分CUNLO至CUNL5在节点Nd5引出的电流量 与由晶体管PM201供给到节点Nd5的电流量之间进行比较，由此测 量作为参考晶体管的晶体管PM201的阻抗值。具体而言，选择性地 驱动恒定电流部分CUNLO至CUNL5，以根据指示来自比较器220的比 较结果的控制信号RESPL的逻辑电平来允许与通过晶体管PM201供 给到节点Nd5的电流量相当的电流流动。然后，生成与为允许相当 量的电流流动而选择性驱动的恒定电流部分的It目相应的阻抗代 码。假设术语"相当量的电流"不仅可以在电流量完全与通过晶体 管PM201供给到节点Nd5的电流量相同时使用，还可以在电流量与 通过晶体管PM201供给到节点Nd5的电流量相近时使用。后面将描 述生成阻抗代码的方法。
参考图4B，阻抗测量单元202具有晶体管NM2 02、恒定电流部 分CUPLO至CUPL5以及比较器221。这里所示的晶体管NM202是具有与参考图2描述的N沟道M0S 晶体管N300至N302中每个晶体管相同的晶体管尺寸的参考晶体管。 具体而言，就栅极宽度、栅极长度、在扩散区域中接触的数目以及 在扩散区域中存在的接触与栅极之间的距离而言，晶体管NM202具 有与晶体管N300至N302中每个晶体管相同的结构。阻抗测量单元202测量具有与晶体管N300至N302中的每个晶 体管相同的晶体管尺寸的作为参考晶体管的晶体管NM 2 0 2的阻抗值。 换句话说，阻抗测量单元202测量包括晶体管N302的晶体管部分的 阻抗值。具体而言，晶体管NM202设置在接地电压GND和节点Nd6之间， 且其栅极接收控制信号ENNL。恒定电流部分CUPLO至CUPL5彼此并 联设置在电源电压VDD和节点Nd6之间。比较器221将在节点Nd6 处生成的电压V匪L和参考电压VREF之间进行比较，并输出比较结 果作为控制信号RESNL。恒定电流部分CUPLO包括串联耦合在电源电压VDD和节点Nd6 之间的晶体管P210和P230,并接收输入到相应晶体管P210和P230 的控制电压VPG和阻抗代码/CNLO。恒定电流部分CUPL1包括串联耦合在电源电压VDD和节点Nd6 之间的晶体管P211和P231,并接收输入到相应晶体管P211和P231 的控制电压VPG和阻抗代码/CNLl。恒定电流部分CUPL2包括串联耦合在电源电压VDD和节点Nd6 之间的晶体管P212和P232,并接收输入到相应晶体管P212和P232 的控制电压VPG和阻抗代码/CNL2。恒定电流部分CUPL3包括串联耦合在电源电压VDD和节点Nd6 之间的晶体管P213和P233,并接收输入到相应晶体管P213和P233 的控制电压VPG和阻抗代码/CNL3。恒定电流部分CUPL4包括串联耦合在电源电压VDD和节点Nd6
之间的晶体管P214和P234，并接收输入到相应晶体管P214和P234 的控制电压VPG和阻抗代码/CNL4。恒定电流部分CUPL5包括串联耦合在电源电压VDD和节点Nd6 之间的晶体管P215和P235,并接收输入到相应晶体管P215和P235 的控制电压VPG和阻抗代码/CNL5。这里假设晶体管P210至P215是 尺寸相同的P沟道M0S晶体管。还假设晶体管P230至P235是尺寸 相同的P沟道M0S晶体管。这里假设恒定电流部分CUPLO具有供给恒定电流IZQ的能力(表 示为"xl"),且恒定电流部分CUPL1具有供给是恒定电流部分CUPLO 供给的恒定电流IZQ二倍的恒定电流IZQ的能力(表示为"x2")。 具体的电路结构是这样的，其中在与图4C所示相同的方案下，并联 地设置了串联耦合在电源电压VDD和节点Nd6之间的两对晶体管 P211和P231。晶体管P231和P211的栅极中的每个片册极接收阻抗代 码/CNLl和控制电压VNG。因此，当阻抗代码/CNLl处于"L"电平时， 两个晶体管P231导通以供给二倍的恒定电流IZQ。假设同样的方案 应用于其它的恒定电流部分。因而，假设恒定电流部分CUPL2具有 供给是恒定电流部分CUPL0供给的恒定电流IZQ四倍的恒定电流IZQ 的能力(表示为"x4，，)。假设恒定电流部分CUPL3具有供给是恒 定电流部分CUPLO供给的恒定电流IZQ八倍的恒定电流IZQ的能力(表示为"x8，，)。假设恒定电流部分CUPL4具有供给是恒定电流 部分CUPLO供给的恒定电流IZQ十六倍的恒定电流IZQ的能力(表 示为"xl6")。假设恒定电流部分CUPL5具有供给是恒定电流部分 CUPLO供给的恒定电流IZQ三十二倍的恒定电流IZQ的能力(表示为"x32")。因此，通过选择性地驱动恒定电流部分CUPLO至CUPL5,可以才艮 据它们的组合来选择性地供给1至63倍的恒定电流IZQ。阻抗测量单元202的操作与阻抗测量单元201的相同。根据指 示来自比较器221的比较结果的控制信号RESNL的逻辑电平，在由 恒定电流部分CUPLO至CUPL5供给到节点Nd6的电流量与由晶体管 丽202从节点Nd6引出的电流量之间进行比较，从而测量作为参考晶 体管的晶体管NM202的阻抗值。具体而言，根据指示来自比较器221 的比较结果的控制信号RESNL的逻辑电平，选择性地驱动恒定电流 部分CUPLO至CUPL5以允许与由晶体管NM202从节点Nd6引出的电 流量相当的电流的供给。然后，生成与为允许相当量的电流流动而 选择性驱动的恒定电流部分的数目相应的阻抗代码。后面将描述生 成阻抗代码的方法。图5A和5B均是图示根据第一实施例的另一阻抗测量单元的视图。图5A和5B示出了阻抗测量单元203和204的相应电路结构。参考图5A，阻抗测量单元203具有晶体管PM203、电阻器RM203、 恒定电流部分CUNSO至CUNS5以及比4交器222。这里所示的晶体管PM2 0 3是具有与参考图2所描述的P沟道MOS 晶体管P303相同的晶体管尺寸的参考晶体管。电阻器RM203具有与 电阻器RP303相同的电阻值。具体而言，就栅极宽度、栅极长度、 在扩散区域中接触的数目以及在扩散区域中存在的接触与栅极之间 的距离而言，晶体管PM203具有与晶体管P303相同的结构。阻抗测量单元203测量具有与晶体管P303相同的晶体管尺寸的 作为参考晶体管的晶体管PM203以及电阻器RM203的阻抗值。换句 话说，阻抗测量单元203测量晶体管部分PB303的阻抗值。具体而言，晶体管PM203和电阻器RM203 :没置在电源电压VDD 和节点Nd7之间，且其栅极接收控制信号/ENPS。恒定电流部分CUNSO 至CUNS5彼此并联设置在接地电压GND和节点Nd7之间。比專交器222 将在节点Nd7处生成的电压VMPS和参考电压VREF之间进行比较， 并输出比较结果作为控制信号RESPS。恒定电流部分C丽SO包括串联耦合在接地电压GND和节点Nd7 之间的晶体管N220和N240，并接收输入到相应晶体管N220和N240 的控制电压VNG和阻抗代码CPSO。恒定电流部分CUNS1包括串联耦合在接地电压GND和节点Nd7
之间的晶体管N221和N241,并接收输入到相应晶体管N221和N241 的控制电压VNG和阻抗代码CPS1。恒定电流部分CUNS2包括串联耦合在^妾地电压GND和节点Nd7 之间的晶体管N222和N242，并接收输入到相应晶体管N222和N242 的控制电压VNG和阻抗代码CPS2。恒定电流部分CUNS3包括串联耦合在才妄地电压GND和节点Nd7 之间的晶体管N223和N243,并接收输入到相应晶体管N223和N243 的控制电压VNG和阻抗代码CPS3。恒定电流部分CUNS4包括串联耦合在4妄地电压GND和节点Nd7 之间的晶体管N224和N244,并接收输入到相应晶体管N224和N244 的控制电压VNG和阻抗代码CPS4。恒定电流部分CUNS5包括串联耦合在接地电压GND和节点Nd7 之间的晶体管N225和N245,并接收输入到相应晶体管N225和N245 的控制电压VNG和阻抗代码CPS5。这里假设晶体管N220至N225是 尺寸相同的N沟道M0S晶体管。还假设晶体管N240至N245是尺寸 相同的N沟道M0S晶体管。以如上所述相同的方式，这里假设恒定电流部分CUNSO具有引 出恒定电流IZQ的能力(表示为"xl"),且恒定电流部分CUNS1 具有引出是恒定电流部分CUNSO引出的恒定电流IZQ 二倍的恒定电 流IZQ的能力(表示为"x2")。假设恒定电流部分CUNS2具有引 出是恒定电流部分CUNSO引出的恒定电流IZQ四倍的恒定电流IZQ 的能力(表示为"x4，，)。假设恒定电流部分CUNL3具有引出是恒 定电流部分CUNSO引出的恒定电流IZQ八倍的恒定电流IZQ的能力 (表示为"x8，，)。假设恒定电流部分CUNS4具有引出是恒定电流 部分CUNLO引出的恒定电流IZQ十六倍的恒定电流IZQ的能力(表 示为"xl6")。假设恒定电流部分CUNS5具有引出是恒定电流部分 CUNLO引出的恒定电流IZQ三十二倍的恒定电流IZQ的能力(表示为 "x32")。因此，通过选择性地驱动恒定电流部分CUNSO至C丽S5，可以根
据它们的组合来选择性地引出1至63倍的恒定电流IZQ。阻抗测量单元203的操作也与阻抗测量单元202的相同。根据 指示来自比较器222的比较结果的控制信号RESPS的逻辑电平，在 由恒定电流部分CUNSO至CUNS5从节点Nd7引出的电流量与由晶体 管PM203经由电阻器RM203向节点Nd7供给的电流量之间进行比较， 从而测量作为参考晶体管的晶体管PM203的阻抗值。具体而言，根 据指示来自比较器222的比较结果的控制信号RESPS的逻辑电平， 选择性地驱动恒定电流部分CUNSO至CUNS5以允许与由晶体管PM203 和电阻器RM203向节点Nd7供给的电流量相当的电流的流动。然后， 生成与为允许相当量的电流流动而选择性驱动的恒定电流部分的数 目相应的阻抗代码。后面将描述生成阻抗代码的方法。参考图5B，阻抗测量单元204具有晶体管NM204、电阻器RM204、 恒定电流部分CUPSO至CUPS5以及比较器223。这里所示的晶体管NM204是具有与参考图2所描述的N沟道MOS 晶体管N303相同的晶体管尺寸的参考晶体管。电阻器RM204具有与 电阻器RN303相同的电阻值。具体而言，就栅极宽度、栅极长度、 在扩散区域中接触的数目以及在扩散区域中存在的接触与栅极之间 的距离而言，晶体管NM204具有与晶体管N303相同的结构。阻抗测量单元204测量具有与晶体管N303相同的晶体管尺寸的 作为参考晶体管的晶体管丽204的阻抗值以及电阻器RM204的阻抗 值。换句话说，阻抗测量单元204测量晶体管部分NB303的阻抗值。具体而言，晶体管NM204和电阻器RM204 i殳置在^f妾地电压GND 和节点Nd8之间，且其栅极接收控制信号ENNS。恒定电流部分CUPSO 至CUPS5彼此并联设置在电源电压VDD和节点Nd8之间。比较器223 将在节点Nd8处生成的电压VMNS和参考电压VREF之间进行比较， 并输出比较结果作为控制信号RESNS。恒定电流部分CUPSO包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P220和P240,并接收输入到晶体管P220和P240的控 制电压VPG和阻抗代码/CNSO。 恒定电流部分CUPS1包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P221和P241,并接收输入到晶体管P221和P241的控 制电压VPG和阻抗代码/CNSl。恒定电流部分CUPS2包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P222和P242,并接收输入到晶体管P222和P242的控 制电压VPG和阻抗代码/CNS2。恒定电流部分CUPS3包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P223和P243，并接收输入到晶体管P223和P243的控 制电压VPG和阻抗代码/CNS3。恒定电流部分CUPS4包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P224和P244,并接收输入到晶体管P224和P244的控 制电压VPG和阻抗代码/CNS4。恒定电流部分CUPS5包括串联耦合在电源电压VDD和节点Nd8 之间的晶体管P225和P245,并接收输入到晶体管P225和P245的控 制电压VPG和阻抗代码/CNS5。这里假设晶体管P220至P225是尺寸 相同的P沟道M0S晶体管。还假设晶体管P240至P245是尺寸相同 的P沟道M0S晶体管。晶体管丽204是具有与参考图2所描述的N沟道MOS晶体管N303 相同的晶体管尺寸的参考晶体管。这里假设恒定电流部分CUPSO具有供给恒定电流IZQ的能力(表 示为"xl"),且恒定电流部分CUPS1具有供给是恒定电流部分CUPSO 供给的恒定电流IZQ二倍的恒定电流IZQ的能力(表示为"x2")。 假设恒定电流部分CUPS2具有供给是恒定电流部分CUPSO供给的恒 定电流IZQ四倍的恒定电流IZQ的能力(表示为"x4")。假设恒 定电流部分CUPS3具有供给是恒定电流部分CUPSO供给的恒定电流 IZQ八倍的恒定电流IZQ的能力(表示为"x8")。假设恒定电流部 分CUPS4具有供给是恒定电流部分CUPSO供给的恒定电流IZQ十六 倍的恒定电流IZQ的能力(表示为"xl6")。假设恒定电流部分CUPS5 具有供给是恒定电流部分CUPSO供给的恒定电流IZQ三十二倍的恒 定电流IZQ的能力(表示为"x32")。因此，通过选择性地驱动恒定电流部分CUPS0至CUPS5，可以根 据它们的组合来选择性地供给1至63倍的恒定电流IZQ。阻抗测量单元204的操作与阻抗测量单元203的操作相同。根 据指示来自比较器223的比较结果的控制信号RESNS的逻辑电平， 在由恒定电流部分CUPSO至CUPS5向节点Nd8供给的电流量与由晶 体管NM204经由电阻器RM204从节点Nd8引出的电流量之间进行比 较，从而测量作为参考晶体管的晶体管NM204的阻抗值以及电阻器 RM204的阻抗值。具体而言，根据指示由比较器223作出的比较结果 的控制信号RESNS的逻辑电平，选择性地驱动恒定电流部分CUPSO 至CUPS5以允许与由晶体管NM204和电阻器RM204从节点Nd8引出 的电流量相当的电流的供给。然后，生成与为允许相当量的电流流 动而选择性驱动的恒定电流部分的数目相应的阻抗代码。后面将描 述生成阻抗代码的方法。图6是基于来自阻抗测量电路5的输出结果来生成阻抗代码的 方法的流程图。例如，这里将描述通过使用阻抗测量单元201来生成指示晶体 管PM201的阻抗值的6位阻抗代码CPLO至CPL5的方法。具体而言， 如上所述，根据指示来自比较器200的比较结果的控制信号RESPL 的逻辑电平，选择性地驱动恒定电流部分CUNLO至CUNL5以允许与 由晶体管PM201向节点Nd5供给的电流量相当的电流的流动。然后， 生成与为允许相当量的电流流动而选择性驱动的恒定电流部分的数 目相应的阻抗代码。在根据第 一 实施例的生成阻抗代码的方法中， 根据二分搜索法来生成阻抗代码。其它的阻抗代码CPSO至CPS5、 /CNLO至/CNL5、以及/CNSO至 /CNS5也以相同方式生成。二分搜索法允许通过六次确定操作来生成 6位阻抗代码。参考图6，阻抗代码生成电路10首先响应于向其输入的控制信 号MSTART并开始阻抗代码的生成(步骤SO)。 然后，阻抗代码生成电路10将阻抗代码CPL5设定成"H"电平， 并将阻抗代码CPL4至CPLO中的每个阻抗代码设定成"L"电平(步 骤Sl )。在下一步骤S2中，阻抗代码生成电路10将控制信号/ENPL 设定成"L"电平，由此启动阻抗测量(步骤S2)且然后将数目n 设定成满足n- 5 (步骤S3)。接着，在图4的阻抗测量单元201的 比较器220中对在节点Nd5处生成的电压VMPL和参考电压VREF之 间进行比较，以确定控制信号RESPL的逻辑电平(步骤S4)。在步骤S4中，当控制信号RESPL处于"L"电平时，整个处理 流程前进到将阻抗代码CPLn-1设定成"H"电平的步骤S5，且然后 前进到步骤S7。另一方面，当控制信号RESPL处于"H"电平时，阻抗代码CPLn 设定成"L"电平，且阻抗代码CPLn-1设定成"H"电平，且然后整 个流程前进到步骤S7。在步骤S7中，数目n设定成满足n-n-1且然后整个处理流程 前进到步骤S8。在步骤S8中，确定是否满足N- 0。当满足N- 0时， 整个流程前进到步骤S9，另一方面，当在步骤S8中确定N#0时，整 个处理流程返回到执行上述确定操作的步骤S4。即，在步骤S4中重 复5次确定操作，直到满足n-O。在重复5次确定操作后，整个处 理流程前进到下一步骤S6。在步骤S9中，在图4的阻抗测量单元201的比專交器220中对在 节点Nd5处生成的电压VMPL和参考电压VREF之间进行比较，以确 定控制信号RESPL的逻辑电平(步骤S9 )。在步骤S9中，当控制信号RESPL处于"L"电平时，结束阻抗 代码的生成(步骤Sll )。另一方面，在步骤S9中当控制信号RESPL 处于"H"电平时，阻抗代码CPLO设定成"L"电平(步骤S10)且 结束阻抗代码的生成(步骤Sll)。上述的流程图是用于通过二分搜索法来生成6位阻抗代码的算 法。简而言之，二分搜索法是这样的方法其中当从1倍恒定电流 IZQ到63倍恒定电流IZQ的范围内检测到与由晶体管PM201供给的
电流量相当的电流量时，每次增加检测(比较)次数时，通过将检 测目标范围减半来指定该相当量的电流。例如，当目标范围是从1倍恒定电流IZQ到63倍恒定电流IZQ时，绕作为中心值的32倍恒 定电流IZQ (其约为63倍恒定电流IZQ的一半)进行比较，以确定 该相当量的电流是属于l倍恒定电流组到32倍恒定电流的组还是属 于/人33倍恒定电流到63倍恒定电流的组。当确定该相当量的电流 属于其中一个组时，例如，属于从1倍恒定电流到32倍恒定电流的 组，目标范围则是从1倍恒定电流IZQ到32倍恒定电流IZQ。因而， 此时绕约为32倍恒定电流IZQ—半的16倍恒定电流IZQ进行比较， 以确定该相当量的电流是属于l倍恒定电流组到16倍恒定电流的组 还是属于从17倍恒定电流到32倍恒定电流的组。在同样的方案下， 目标范围基于中心值而逐步缩小，由此指定了与晶体管PM201供给 的电流量相当的电流量。将要描述当例如约为恒定电流IZQ 二十九倍的电流根据具有与 晶体管P300至P302中每个晶体管相同的晶体管尺寸的晶体管PM201 (参考晶体管)的阻抗值而流动时，用于参考晶体管的阻抗代码的 生成。图7是用于生成用于晶体管PM201的阻抗代码的定时图。 如上所述，在时刻t0，将阻抗代码CPL5设定成"H"电平。另 一方面，将阻抗代码CPL4至CPLO设定成"L"电平。换句话说，根 据上述二分搜索法将中心值设定成32倍恒定电流IZQ。然后，在图 7的时刻tl，将控制信号/ENPL设定成"L"电平。结果，在阻抗测 量单元201，晶体管PM201操作为将约为恒定电流IZQ 二十九倍的电 流供给到节点Nd5。另一方面，恒定电流部分CUNL5的晶体管N235 导通以从节点Nd5处引出32倍恒定电流IZQ。因为节点Nd5处的电 压VMPL达到了比参考电压VREF低的电平，所以指示来自比较器 的输出结果的控制信号RESPL被设定成"H"电平，如图7中的时刻 t2所示。作为比较结果，可以确定由晶体管PM201供给的电流量小 于32倍的恒定电流IZQ。
由于在图6的步骤S4中控制信号RESPL处于"H，，电平，所以 在图7的时刻t3,阻抗代码CPL5 ;故设定成"L"电平且阻抗代码CPL4 被设定成"H"电平。其它阻抗代码CPL3至CPL0保持在"L"电平。 即，根据上述二分搜索法，中心值被设定成16倍恒定电流IZQ。因 为n-n-1，所以在初始状态下已经设定成满足n = 5的数目n被设定 成满足n = 4。由于在图6的步骤S8中确定了 n#0，在步骤S4中再 次执行确定控制信号RESPL的操作。在阻抗测量单元2 01中，当阻抗代码CPL5设定成"L，，电平， 阻抗代码CPL4设定成"H"电平，且阻抗代码CPL3至CPLO设定成 "L"电平时，恒定电流部分CUNL4的晶体管N234导通以从节点Nd5 处引出16倍恒定电流IZQ。在这种情况下，因为晶体管PM201的电 流供给能力较大，节点Nd5处的电压VMPL变得不小于参考电压VREF, 所以在图7的时刻t4,作为来自比较器220的输出信号的控制信号 RESPL被设定成"L"电平。因此，作为比较结果，可以确定由晶体 管PM201供给的电流量大于16倍的恒定电流IZQ。因为在图6的步骤S4控制信号RESPL处于"L"电平，所以整 个处理流程前进到步骤S5,且在图7的时刻t5，阻抗代码CPL3 (n =4)被设定成"H"电平。即，根据上述二分搜索法中心值被设定 成24倍恒定电流IZQ。然后，因为n-n-1,所以数目n被设定成满足n-3，并且由 于在图6的步骤S8确定了 n#0，在步骤S4再次执行确定控制信号 RESPL的才乘作。在阻抗测量单元201中，当阻抗代码CPL5设定成"L"电平， 阻抗代码CPL4和CPL3设置成"H"电平，且阻抗代码CPL2至CPLO 设置成"L"电平时，恒定电流部分CUNL4和CUNL3的晶体管N234 和N233导通以从节点Nd5处引出24倍的恒定电流IZQ。在这种情况 下，因为晶体管PM201的电流供给能力较大，节点Nd5处的电压VMPL 变得不小于参考电压VREF，所以在图7的时刻t6,作为来自比较器 220的输出信号的控制信号RESPL被设定成"L"电平。因此，作为
比较结果，可以确定由晶体管PM201供给的电流量大于24倍的恒定 电流IZQ。因为在图6的步骤S4控制信号RESPL处于"L"电平，所以整 个处理流程前进到步骤S5,且在图7的时刻t9阻抗f^码CPL2 (n = 3)设定成"H，，电平。即，根据上述二分搜索法中心值被设定成28 倍恒定电流IZQ。然后，因为n-n-1，所以#:目n被设定成满足n-2，且由于 在图6的步骤S8确定了 n^0,在步骤S4再次执行确定控制信号RESPL 的操作。在阻抗测量单元201中，当阻抗代码CPL5设定成"L"电平， 阻抗代码CPL4、 CPL3和CPL2设定成"H"电平，且阻抗代码CPL1 和CPLO设置成"L，，电平时，恒定电流部分CUNL4、 CUNL3和CUNL2 的晶体管N234、 N233和N232导通以从节点Nd5处引出28倍的恒定 电流IZQ。在这种情况下，因为晶体管PM201的电流供给能力较大， 节点Nd5处的电压VMPL变得不小于参考电压VREF，所以在图7的时 刻t8,作为来自比较器220的输出信号的控制信号RESPL被设定成 "L，，电平。因此，作为比较结果，可以确定由晶体管PM201供给的 电流量大于28倍的恒定电流IZQ。因为在图6的步骤S4控制信号RESPL处于"L"电平，所以整 个处理流程前进到步骤S5,且在图7的时刻t7阻抗代码CPL1 (n = 2)设定成"H，，电平。即，根据上述二分搜索法中心值被设定成30 倍恒定电流IZQ。然后，因为n-n-1,所以数目n被设定成满足n-l，且由于 在图6的步骤S8确定了 r^0，在步骤S4再次执行确定控制信号RESPL 的操作。在阻抗测量单元201中，当阻抗代码CPL5设定成"L"电平， 阻抗代码CPL4、 CPL3 、 CPL2和CPL1设定成"H"电平，且阻抗代 码CPLO设置成"L，，电平时，恒定电流部分CUNL4、 CUNL3 、 CUNL2 和CUNL1的晶体管N234、 N233 、 N232和N231导通以/人节点Nd5处引出30倍的恒定电流IZQ。在这种情况下，因为晶体管PM201的电 流供给能力较小，节点Nd5处的电压VMPL变得小于参考电压VREF， 所以在图7的时刻tlO,作为来自比较器220的输出信号的控制信号 RESPL被设定成"H"电平。因此，作为比较结果，可以确定由晶体 管PM201供给的电流量小于30倍的恒定电流IZQ。因为在图6的步骤S4控制信号RESPL处于"H，，电平，所以整 个处理流程前进到步骤S6,且在图7的时刻tll阻抗代码CPL1 (n =1 )被设定成"L"电平且阻抗代码CPLO ( n = 1 )被设定成"H"电 平。即，根据上述二分搜索法将中心值设定成29倍恒定电流IZQ。然后，数目n被设定成满足n- 0，且由于在图6的步骤S8确定 了 n=0，整个处理流程前进到执行确定控制信号RESPL的操作的步骤 S9。在阻抗测量单元201中，当阻抗代码CPL5设定成"L"电平， 阻抗代码CPL4、 CPL3和CPL2设定成"H"电平，阻抗代码CPL1 i殳 置成"L"电平且阻抗代码CPLO设置成"H"电平时，恒定电流部分 CUNL4、 C丽L3 、 CUNL2和CUNLO的晶体管N234、 N233 、 N232和N230 导通以从节点Nd5处引出29倍的恒定电流IZQ。在这种情况下，因 为晶体管PM201的电流供给能力与通过所有恒定电流部分从节点 Nd5处引出的电流量相当，在节点5处的电压VMPL变得等于参考电 压VREF,所以在图7的时刻t12，作为来自比较器220的输出信号 的控制信号RESPL被设定成"L"电平。因此，作为比较结果，可以 检测由晶体管PM201供给的电流量大于28倍的恒定电流IZQ且不大 于29倍的恒定电流IZQ,即，晶体管PM201供给约29倍的恒定电流 IZQ。因为在图6的步骤S9中控制信号RESPL处于"L"电平，所以 整个处理前进到步骤Sll，且阻抗代码CPL5设定成"L"电平，阻抗 代码CPL4、 CPL3和CPL2设定成"H"电平，阻抗代码CPL1设置成 "L"电平且阻抗代码CPLO设置成"H"电平，由此结束整个处理流 程。在图7的时刻t13,示出了其中控制信号/ENPL处于"H"电平、
阻抗代码CPL5处于"H"电平且阻抗代码CPL4至CPLO处于"L"电 平的情况作为初始状态。结果，作为参考晶体管的晶体管PM201被测量为具有允许供给 约29倍恒定电流IZQ的阻抗值，使得生成"LHHHLH"，其是与要驱 动的恒定电流部分CUNL5至CUNLO中包括的晶体管数目相应的阻抗 代码CPL5至CPL0。换句话说，根据以"LHHHLH"的组合的阻抗^码 CPL5至CPLO,作为参考晶体管的晶体管PM201被测量为与约29倍 恒定电流IZQ相当，由此完成了测量P型晶体管PM201的阻抗的操 作。类似地，通过在阻抗测量单元202中根据同一确定方法来执行 阻抗测量，也可以以和用于晶体管PM201相同的方式来为N型晶体 管NM202生成阻抗代码。如结合图5描述的阻抗测量单元203中所 示，通过执行根据同一方法的阻抗测量，也可以为晶体管PM203和 电阻器RM203生成阻抗代码。如阻抗测量单元204中所示，通过执行才艮据同一方法的阻抗测 量，也可以为晶体管PM204和电阻器RM204生成阻抗代"玛。由于阻抗测量单元201至204具有彼此独立的结构，阻抗测量 和阻抗代码的生成也可以;波此并4亍地才丸行。阻抗代码生成电路10通过使用阻抗测量电路将用于参考晶体管 的阻抗代码输出到输出緩冲器代码生成电路15。输出緩冲器代码生成电路15保持目标阻抗值(目的阻抗值)(此 后也称作目标值)并通过基于从阻抗代码生成电路IO输出的阻抗代 码来执行算术运算处理而生成输出緩冲器代码，使得输出緩冲器电 路1的阻抗值处于目标阻抗值的量级上。图8是图示在输出緩冲器代码生成电路15中的算术运算处理的 流程图。首先，阻抗代码生成电路IO把阻抗代码CPL5至CPLO以及阻抗 代码CPS5至CPSO作为阻抗结果P和Q给至输出緩冲器代码生成电 路15。 例如，本文将对以下情况进行描述其中从阻抗代码生成电路 10向输出緩冲器代码生成电路15给出指示作为参考晶体管的晶体 管PM201的阻抗值具有可以供给约为恒定电流IZQ二十九倍的电流 的能力的阻抗代码CPL5至CPLO。在以下描述中，假设参考晶体管 PM201的阻抗结果P (此后也简称为结果P)是"29"。类似地，本 文将对以下情况进行描述其中从阻抗代码生成电路10向输出緩冲 器代码生成电路15给出指示作为参考晶体管的晶体管PM2 03和电阻 器RM203的阻抗值具有可以供给约为恒定电流IZQ十四倍的电流的 能力的阻抗代码CPS5至CPSO。在下面的描述中，假设参考晶体管 PM203的阻抗结果Q (此后也筒称为结果Q)是"14"。首先，基于目标值计算在均具有与作为参考晶体管的晶体管 PM2 01相同阻抗值的晶体管P300至P302中要选择性驱动的晶体管的 数目，并通过计算结果生成输出緩冲器代码CP1和CPO。然后在获得计算结果后，生成输出緩冲器代码CP4至CP2。首先， 在步骤S20中，设定目标值k。然后，确定可以从目标值k减去结果P的次数(步骤S21)。依 赖于确定结果，可以生成与要驱动的晶体管数目相应的输出緩冲器 代码。在步骤S21中，当可以从目标值k减去结果P的次数是3时， 输出緩冲器代码CP1至CPO中的每个代码设定成"H"电平，且目标 值k设定成满足k-k-Px 3。结果，根据驱动信号IP的逻辑电平驱 动了三个晶体管P300至P302。当可以从目标值k减去结果P的次数是2时，输出緩冲器代码 CP1至CP0分别设定成"L"电平和"H"电平，且目标值k设定成满足 k = k-Px2。结果，根据驱动信号IP的逻辑电平驱动了晶体管P300 至P302中的两个晶体管(P300和P301)。当可以从目标值k减去结果P的次数是1时，输出緩冲器代码 CP1至CPO分别设定成"H"电平和"L"电平，且目标值k设定成满 足k-k-P。结果，根据驱动信号IP的逻辑电平驱动了晶体管P300 至P302中的一个晶体管(P302 )。当不能从目标值k减去结果P时，即，当可以从目标值k减去 结果P的次数是0时，输出緩冲器代码CP1至CPO中的每个代码都 设定成"L"电平且目标值k满足k-k。结果，没有驱动晶体管P300 至P302。因而，依赖于可以从目标值k减去结果P的次数，生成了与要 驱动的晶体管数目相应的2位输出緩冲器代码CP1和CPO。接着，在获得计算结果后，生成输出緩冲器代码CP4至CP2。整 个处理流程前进到步骤S22，在其中确定是否可以从目标值k减去结 果Q。具体而言，根据以上结合图6描述的二分搜索法，生成与要选 择性驱动的晶体管数目相应的输出緩冲器代码CP4至CP2。首先，将目标范围设定成k并比较性地检查作为中心值的结果Q 与k之间的数量关系。在获得比较性检查的结果后，再次设定目标 范围并比较性地检查作为中心值的结果Q/2与k之间的数量关系。 在获得比较性检查的结果后，再次设定目标范围并比较性地检查作 为中心值的结果Q/4与k之间的数量关系。在步骤S22中，当可以/人k减去Q (k>Q)时，整个处理流禾呈前 进到下一步骤S23，在其中将输出緩冲器代码CP2设定成"H"电平且 将k设定成满足k-k-Q。结果，根据驱动信号IP的逻辑电平驱动 了晶体管P303。然后，整个处理流程前进到步骤S25。相反地，当不能从k减去Q(k〈Q)时，将输出緩冲器代码CP2设 定成"L，，电平(步骤S24)。然后，整个处理流程前进到步骤S25。在步骤S25中，确定是否可以从k减去结果Q/2。当可以从k减 去结果Q/2 (k>Q/2)时，整个处理流程前进到下一步骤S26，在其 中将输出緩冲器代码CP3设定成"H"电平且将k设定成满足k = k-Q/2。结果，根据驱动信号IP的逻辑电平驱动了晶体管P304。然后， 整个处理流程前进到步骤S28。相反地，当不能从k减去Q/2 (k<Q/2)时，将输出緩冲器代码 CP3设定成"L"电平(步骤S27)。然后，整个处理流程前进到步
骤S28。然后，在步骤S28中，确定是否可以从k减去结果Q/4。当可以 从k减去结果Q/4 ( k > Q/4 )时，整个处理流程前进到下一步骤S29， 在其中将输出緩冲器代码CP4设定成"H"电平且将k设定成满足k =k-Q/4。结果，根据驱动信号IP的逻辑电平驱动了晶体管P305。 然后，整个处理流程结束(步骤S31)。相反地，当不能从k减去Q/4 (k<Q/4)时，将输出緩冲器代码 CP4设定成"L，，电平(步骤S3Q)。然后，整个处理流程前进到结 束的步骤S31。这里将对旨在将作为输出緩冲器电路的目标阻抗值k的电流供 给能力设定成七十倍恒定电流IZQ时输出緩冲器代码的生成进行描 述。即，假设输出緩沖器代码生成电路15保持k-70作为目标阻抗 值。例如，这里假设结果P是"29"且结果Q是"14"。在步骤S21中，当结果P是"29"时，结果P可以从目标值k =70减去的次数是2,所以输出緩冲器代码生成电路15将输出緩冲 器代码CP1和CPO分别设定至"L"电平和"H"电平，并将k设定 成满足k-k一Px2。结果，满足了 k-k一Px2 - 12。在步骤S22中，当结果Q是14时，结果Q不能从k-12减去， 所以输出緩冲器代码生成电路15将输出緩冲器代码CP2设定成"L" 电平。在步骤S25中，当结果Q/2是7时，结果Q/2可以从k = 12减 去，所以输出緩冲器代码生成电路15将输出緩沖器代码CP3设定成 "H"电平并将k设定成满足k-k-Q/2-5。在步骤S28中，当结果Q/4是3.5时，结果Q/4可以从k-5减 去，所以输出緩冲器代码生成电路15将输出緩冲器代码CP4设定成 "H"电平并满足k-k-Q/4-1.5。然后，整个处理结束。结果，输出緩冲器代码生成电路15将输出緩冲器代码CP4至CPO 设定成"HHLLH，，。因而，输出緩冲器代码生成电路15基于阻抗代码CPL5至CPLO
的结果P以及阻抗代码CPS5至CPSO的结果Q生成输出緩冲器代码 CP4至CPO。通过将输出緩冲器代码CP4至CPO输入至输出緩冲器电 路1,可以调整输出緩沖器电路1的阻抗值至接近目标阻抗值k的阻 抗值。在上述例子中，输出緩冲器代码CP4至CPO作为"HHLLH"输入 到输出緩沖器电路l。因而，如果考虑0R电路310至314，则在信 号IP处在"L"电平上时，0R电路310至314产生处于"L，，电平、 处于"H，，电平、处于"H"电平、处于"L，，电平以及处于"L，，电 平的相应输出，所以对应的晶体管导通。具体而言，晶体管P300和 P301导通，且晶体管P304和P305导通。因为晶体管P300至P301 中的每个晶体管具有与参考晶体管PM201相同的晶体管尺寸以及相 同的电流供给能力(29倍恒定电流IZQ),所以晶体管P300和P301 操作为供给是58倍恒定电流IZQ的电流。晶体管P304具有是参考 晶体管PM203的电流驱动能力二分之一的电流驱动能力。晶体管 P305具有为参考晶体管PM203的电流驱动能力四分之一的电流驱动 能力。电阻器RP304具有为电阻器RP303的电阻值二倍的电阻值。 电阻器RP305具有为电阻器RP304的电阻1直二倍的电阻值。因而， 如上所述，在晶体管部分PB304中流动的电流量是在晶体管部分 PB 3 0 3中流动的电流量的 一 半。在晶体管部分PB 3 05中流动的电流量 是在晶体管部分PB304中流动的电流量的一半。结果，晶体管部分 PB 3 0 3具有供给与在参考晶体管PM2 0 3和电阻器RM2 0 3中流动的电流 (14倍恒定电流IZQ)相同的电流的能力，所以晶体管部分PB304 操作为供给是七倍恒定电流IZQ的电流。晶体管部分PB305操作为 供给是3. 5倍电流IZQ的电流。因而，输出緩冲器电路1的P沟道MOS晶体管的电流供给能力 是恒定电流IZQ的68. 5倍。这样允许将输出緩沖器电路1的阻抗调 整成接近目标阻抗值k = 70的值。尽管以上对其中调整P沟道MOS晶体管一侧上的阻抗的情况给 出了描述，但还可以根据同样方法来生成输出緩沖器代码CNO至CN4
并调整输出緩冲器电路1的阻抗至接近N沟道M0S晶体管一侧上的 目标阻抗值。假设目标阻抗值可以任意改变并从外部输入。也可以 改变在P沟道M0S晶体管一侧上和在N沟道M0S晶体管一侧上的目 标阻抗值。在根据第一实施例的结构中，阻抗测量电路5测量参考晶体管 部分的阻抗值，该参考晶体管部分包括晶体管PM201，该晶体管PM201 具有与组成输出緩冲器电路1的晶体管中的晶体管P300至P302中 的每个晶体管相同的晶体管尺寸。另外，阻抗测量电路5测量参考 晶体管部分的阻抗，该参考晶体管部分包括具有与组成输出緩冲器 电路1的晶体管中的晶体管P303相同的晶体管尺寸的参考晶体管 PM203以及与组成输出緩冲器电路l的电阻器RP303相同的参考电阻 器RM203。类似地，阻抗测量电路5测量参考晶体管部分的阻抗值， 该参考晶体管部分包括具有与组成输出緩冲器电路1的晶体管中的晶体管N300至N302中的每个晶体管相同的晶体管尺寸的晶体管 NM202。另外，阻抗测量电路5测量参考晶体管部分的阻抗，该参考 晶体管部分包括具有与组成输出緩冲器电路1的晶体管中的晶体管 N303相同的晶体管尺寸的参考晶体管NM204以及与组成输出緩冲器 电路1的电阻器RN303相同的参考电阻器RM204。虽然没有使用阻抗测量单元为晶体管P304和P305测量包括具 有与晶体管P304和P305相同尺寸的参考晶体管的参考晶体管部分 的阻抗值，但晶体管P303和晶体管P304和P305设计成具有不同的 沟道宽度和相同的沟道长度，如上所述。因而，如果可以测量包括 具有与晶体管P303相同晶体管尺寸的参考晶体管的参考晶体管部分 的阻抗值，则易于理解包括具有与晶体管P304和P305相同晶体管尺寸的参考晶体管的参考晶体管部分的阻抗值是其阻抗值的2倍或 4倍。因此，虽然本实施例通过使用阻抗测量单元只测量了包括具有 与晶体管P303相同晶体管尺寸的参考晶体管PM203的参考晶体管部 分的阻抗值，但自然可以根据与上述用来测量晶体管P303的阻抗值 的相同方法，通过使用参考晶体管的阻抗测量单元来测量晶体管P304和P305中的每个晶体管的阻抗值。类似地，虽然没有使用阻抗测量单元为晶体管N304和N305测 量包括具有与晶体管N304和N305相同尺寸的参考晶体管的参考晶 体管部分的阻抗值，但晶体管N303和晶体管N304和N305设计成具 有不同的沟道宽度和相同的沟道长度，如上所述。因而，如果可以 测量包括具有与晶体管N303相同晶体管尺寸的参考晶体管的参考晶 体管部分的阻抗值，则易于理解包括具有与晶体管N304和N305相 同晶体管尺寸的参考晶体管的参考晶体管部分的阻抗值是其阻抗值 的2倍或4倍。因此，虽然本实施例通过使用阻抗测量单元只测量 了包括具有与晶体管N303相同晶体管尺寸的参考晶体管丽204的参 考晶体管部分的阻抗值，但自然可以根据与上述用来测量晶体管 N303的阻抗值的相同方法，通过使用参考晶体管的阻抗测量单元来 测量晶体管N304和N305中的每个晶体管的阻抗值。相同的方法是这样的方法其测量包括具有与组成输出緩冲器 电路1的晶体管中的任何一个晶体管相同的晶体管尺寸的晶体管的 参考晶体管部分的阻抗。因此，通过测量具有与组成输出緩沖器电路1的晶体管中的任 何一个晶体管相同尺寸的参考晶体管的电流驱动能力或阻抗值，可 以高精度地执行输出緩冲器电路1的阻抗调整。结果，可以高精度 地设置阻抗。图9A和9B是图示根据第一实施例的组成输出緩冲器电路1的 晶体管的晶体管尺寸的视图。图9A是组成输出緩冲器电路1的晶体管P300至P302之一的布局图。图9B是组成阻抗测量单元201的恒定电流部分CUNLO的晶体管 N210和N230的布局图。如图9A所示，如上所述，耦合到外部焊盘PAD的晶体管应设计成具有相对大的晶体管尺寸以具有浪涌电阻。在这种情况下，提供 了具有10微米(pm)长度的有源区域。相比之下，组成恒定电流部 分CUNLO的晶体管N210和N230中每个晶体管的有源区域的长度L 约为图9A所示的有源区域的长度的1/10。因而，晶体管N210和N230 中的每个晶体管的有源区域具有在1微米(iLiin)量级的长度就已经 足够。如上所述，图9A所示的晶体管具有0. 3jani的栅极长度和50|iim 的栅极宽度，而图9B所示的晶体管具有0. 15jLim的栅极长度和2一 的栅极宽度。因而，与每个具有相当大的晶体管尺寸的晶体管P300 至P302相比，晶体管N210和N230中的每个晶体管具有极小的晶体 管尺寸。结果，即使当具有与晶体管N210和N230相同的晶体管尺 寸的晶体管的数目增加时，阻抗测量单元201的布局面积也不显著 增加，所以小面积足以允许安装。虽然这里对晶体管P300至P302中之一的布局以及对晶体管 N210和N230的布局给出了描述，但晶体管N30G至N302中之一的布 局是这样的，其栅极长度是G. 45pm且其栅极宽度是35|iim，而晶体 管P210和P230中的每个晶体管都具有0. 15lum的栅极长度和4jam的 栅极宽度。因而，与晶体管P300至P302中的每个晶体管相似，与 每个都具有相当大的晶体管尺寸的晶体管N300至N302相比，晶体管P210和P230中的每个晶体管都具有极小的晶体管尺寸。结果， 即使当具有与晶体管P210和P230相同的晶体管尺寸的晶体管的数 目增加时，阻抗测量单元202的布局面积也不显著增加，所以小面 积足以允许安装。因而，为了安装输出緩沖器电路1，由于提供了每个都耦合到外 部焊盘PAD的多个晶体管，所以需要相对大的电路面积。具体而言， 通过提高输出緩冲器电路1的阻抗调整的精度，即通过增加在输出 緩冲器代码中的位数，增加了晶体管的数目。因而，电路面积也随 着晶体管数目的增加而增加。例如，当根据相同方法将用于驱动是 反相器IV1驱动的电流的2倍电流的晶体管设置在图2的结构中时， 需要提供均具有与晶体管P300相同尺寸的四个并联的晶体管以及均 具有与晶体管N300相同尺寸的四个并联的晶体管，从而进一步增加 了电路的规模。 因此，在其中设置了具有相同电路结构的伪输出緩冲器电路的 情况下，用于调整输出阻抗的电路需要大面积。然而，通过采用如 第 一 实施例中所采用的只对组成输出緩冲器电路的晶体管中的参考 晶体管执行阻抗测量的结构，可以减少电路面积并实现用于调整阻 抗的电路。另外，可以通过调整恒定电流生成电路100的电阻器RQ的电阻 值来调整在阻抗测量电路5中流动的恒定电流IZQ。因此，通过将恒 定电流IZQ设定成极小的值，可以减少阻抗测量电路5的功率消耗， 由此减少整个器件的功率消耗。如上所述，由于该方法在阻抗测量电路5中测量了参考晶体管 的电流驱动能力，而不是通过增加外部电阻器来执行阻抗测量，所 以没有对用于阻抗测量的电势确定节点(例如节点Nd5至Nd8 )增添 大负载。结果，可以执行高速比较操作，从而允许高速阻抗测量。在根据第一实施例的图l的结构中，阻抗代码生成电路10和输 出緩沖器代码生成电路15彼此分离地设置。然而，自然可以采用其 中阻抗代码生成电路10和输出緩冲器代码生成电路15设置成一体 的代码生成电路的结构，其输出阻抗测量电路5的阻抗代码并基于 其结果将输出緩沖器代码输出至输出緩冲器电路1。实施例2图10是根据本发明第二实施例的半导体器件1000的示意性框图。将对这样的情况进行描述其中根据第二实施例的半导体器件 1000耦合到存储器DRAM (动态随机访问存储器)1001,且各种控制 信号从包括在半导体器件1000中的控制电路20输出到DRAM 1001。参考图10,根据第二实施例的半导体器件1000包括用于输出 各种控制信号至DRAM 1001的控制电路20，用于从控制电路20输出 输出信号至DRAM 1001的输出緩沖器电路1和1#,以及与输出緩沖 器电路1和1#相关联地设置以调整输出緩冲器电路1和1#的相应阻
抗的阻抗调整电路。用于输出緩沖器电路1和1#的阻抗调整电路包括阻抗测量电路5和5#,阻抗代码生成电路10和10#，以及输出緩 冲器代码生成电路15和15#。输出緩冲器电路l、阻抗测量电路5、 阻抗代码生成电路10以及输出緩沖器代码生成电路15与第一实施 例中描述的相同。输出緩冲器电路1#、阻抗测量电路5#、阻抗代码 生成电路10#以及输出緩冲器代码生成电路15#也与第一实施例中描 述的结构相同。即，为输出緩冲器电路1和1#提供了相应的阻抗调整电路。输 出緩冲器电路1输出数据信号D至DRAM 1001且输出緩冲器电路1# 丰lr出控制信号AUTOREF至DRAM 1001。控制电路20生成控制信号 AUTOREF作为具有与时钟信号CLK同步的预定定时的自动刷新命令， 并将其经由输出缓冲器电路1#输出。DRAM 1001响应于向其输入的 控制信号AUTOREF,使用在DRAM 1001中没有示出的用于执行刷新操 作的电路来执行刷新操作。这里使用的控制信号AUTOREF不需要是 单个信号。还可以使用多个输出緩冲器1#并组合使用来自它们的信 号作为自动刷新命令。图11是根据第二实施例的用于调整每个输出緩冲器电路中的阻 抗的定时图。如图ll所示，当控制信号AUTOREF与时钟信号CLK同步地在时 刻Tl经由输出緩冲器电路1 #作为自动刷新命令从控制电路20输出 到DRAM 1001时，控制电路与控制信号AUTOREF的输出同步地输出 控制信号MSTART至阻抗调整电路。如上所述，响应于控制信号MSTART的输入，通过使用阻抗测量 电路5和阻抗代码生成电路10生成阻抗代码，并通过输出緩冲器代 码生成电路15生成输出緩冲器代码，由此调整输出緩冲器电路1的 阻抗。类似地，通过4吏用阻抗测量电路5#和阻抗代码生成电路10# 生成阻抗代码，并通过输出緩冲器代码生成电路15#生成输出緩冲器 代码，由此调整输出緩沖器电路1#的阻抗。在DRAM 1001响应于自动刷新命令执行刷新操作的时段期间，
DRAM 1001处于针对给定时刻段不准备接收命令的状态，所以在此期 间执行半导体器件1000的输出緩冲器电路的阻抗调整。由此，在半导体器件1000的操作期间，可以调整输出緩冲器电 路的阻抗。结果，可以响应于由于在半导体器件1000的操作期间出 现的电源电压波动和温度变化所导致的阻抗波动。另外，由于在DRAM 1001执行刷新操作的时段期间执行阻抗调整，所以不需要重新提供 用于阻抗调整的时间。因此，可以执行高效的阻抗调整。实施例3上述第二实施例描述了这样的方法其中在控制单元20将控制 信号AUTOREF作为自动刷新命令输出至DRAM 1001时还输出控制信 号MSTART,以同时执行阻抗代码的生成和输出緩沖器代码的生成。然而，如上所述，为了执行在输出緩沖器电路1和1#中的阻抗 调整，需要执行阻抗测量、基于阻抗测量的阻抗代码的生成以及基 于阻抗代码的输出緩冲器代码的生成。因而，需要某一长度的时段 来执行阻抗调整。当考虑执行阻抗测量、基于阻抗测量的阻抗代码的生成以及基 于阻抗代码的输出緩冲器代码的生成的时刻时，可能所需的时刻比 一个刷新操作的时段长。因此，在这种情况下，也可以与输出緩冲 器代码的生成分开地执行阻抗测量以及基于阻抗测量的阻抗代码的 生成。虽然上述实施例描述了这样的结构其中例如控制信号MSTART 输入到阻抗代码生成电路和输出緩冲器代码生成电路的每个电路 中，但也可以采用这样的方法其将输入到阻抗代码生成电路和输 出緩沖器代码生成电路的控制信号分成例如控制信号MSTART1和 MSTART2，响应于控制信号MSTART1的输入来执行阻抗测量和阻抗代 码的生成，以及响应于控制信号MSTART2的输入来执行输出緩冲器 代码的生成和输出緩冲器电路的阻抗调整。图12是根据本发明第三实施例的用于调整每个输出緩冲器电路 的阻抗的定时图。参考图12，当控制信号AUT0REF与时钟信号CLK同步地在时刻 T3经由输出緩冲器电路1 #作为自动刷新命令从控制电路20输出到 DRAM 1001时，控制电路20输出控制信号MSTART1至阻抗调整电路 并执行阻抗测量和阻抗代码的生成(阻抗代码的设定)。然后，当控制信号AUT0REF与时钟信号CLK同步地在下一时刻 T4经由输出緩冲器电路1 #作为自动刷新命令从控制电路20输出到 DRAM 1001时，控制电路20输出控制信号MSTART2至阻抗调整电路 并执行基于阻抗代码的输出緩沖器代码的生成和输出緩冲器电路的 阻抗的调整(输出緩冲器代码的设定)。另外，控制电路20输出控制信号MSTART1至阻抗代码生成电路 10并与要在下一定时使用的阻抗代码的生成并行地执行阻抗测量。根据第三实施例的方法，通过将阻抗调整操作分配至多个自动 刷新时^1并执行，可以与刷新时段相应地执行阻抗调整。另外，通 过与输出緩冲器代码的设定并行地执行要在下一定时使用的阻抗测 量和阻抗代码的生成，可以高效地执行阻抗调整操作。实施例4图13是图示根据本发明第四实施例的半导体器件1000#的示意 性框图。半导体器件1000#与图10的半导体器件1000的不同之处在于， 输出緩冲器代码生成电路15a和15a并生成输出緩沖器代码并在完成 阻抗调整后输出控制信号MDONE至控制电路20。虽然第二和第三实 施例中的每个实施例都描述了其中输出緩冲器电路1#输出控制信号 AUTOREF的情况，但在本实施例中假设输出緩冲器电路1#输出控制 信号/CS。还假设DRAM 1001响应于从控制电路20输出和向其输入 的控制信号/CS、控制信号/RAS、 /CAS等来操作，并且当从半导体器 件1000#中发出命令至DRAM 1001时，控制电路20设定控制信号/CS 至"L"电平。半导体器件1000#在其它方面与半导体器件IOOO相同， 所以这里不再重复对其的描述。
图14是根据第四实施例的用于调整每个输出緩冲器电路的阻抗 的定时图。参考图14,由于在时刻T5控制信号/CS与时钟信号CLK同步地 设定成"L"电平，控制电路20在一个时钟循环后在时刻T7将控制 信号MSTART设定成"H"电平。在图14所示的情况中，控制信号/CS 在时刻T6设定成"H"电平，并与时钟信号CLK同步地在时刻T8再 次设定成"L"电平。即，通过将控制信号/CS设定成"L"电平，向 DRAM 1001发布了命令。控制电路20在时刻T8后的一个时钟循环后 在时刻T10将控制信号MSTART再次设定成"H"电平。这时，在时 刻T7开始的阻抗调整操作在时刻T8中断，且阻抗调整操作再次从 开始重新执行。在时刻T10以及之后，控制信号/CS保持"H"电平 的状态，使得阻抗代码的设定不中断。结果，执行了上述阻抗代码 的设定和输出緩冲器代码的设定。在时刻Tll生成了输出緩冲器代 码并且完成了输出緩冲器电路的阻抗调整之后，将控制信号MDONE (处于"H"电平)从输出緩沖器代码生成电路15a和15#a中的每 个电路输出到控制电路20。这样允许控制电路20识别输出緩冲器电路1和1#的阻抗调整的 完成。通过在下一定时，例如本实施例中的时刻T12,设定控制信号 MSTART为"H"电平并输出，可以再次执行输出緩冲器电路1和1# 的阻抗调整。即，由于在其中控制信号/CS不处于"L，，电平的没有从半导体 器件1000#发出命令至DRAM 1001的时段期间执行了阻抗调整，所以 不需要重新提供阻抗调整时间。结果，可以执行高效的阻抗调整。 另外，由于可以在半导体器件1000#的操作期间调整输出緩冲器电路 的阻抗，所以可以响应于由在半导体器件1000#的操作期间出现的温 度变化和电源电压波动导致的阻抗波动。尽管本实施例采用了这样的方法其假设在控制信号/CS设定成 "L"电平后的一个时钟循环完成命令的输出，通过将控制信号 MSTART设定成"H"电平来执行阻抗调整，但本实施例不限于此。自
然也可以在若千时钟循环后将控制信号MSTART设定成"H"电平。虽然本实施例描述了这样的方法其中当从输出緩冲器代码生 成电路15a和15# a中生成输出緩冲器代码并执行输出緩冲器电路1 和1#的阻抗调整时输出控制信号MD0NE，但还可以采用这样的方法 其中当阻抗代码生成电路10和10#生成阻抗代码时将控制信号 MD0NE输出至控制电路20。实施例5图15是根据本发明第五实施例的能够进行阻抗调整的包括输出 緩冲器电路1的半导体器件的电路框图。参考图15，根据第五实施例的半导体器件与参考图l描述的结 构的不同之处在于，其进一步包括用于将从输出緩冲器代码生成电 路输出的输出緩冲器代码进行平均并输出已平均的输出緩冲器代码 的输出緩冲器代码平均电路17。如图15所示的半导体器件在其它方 面与图l所示的结构相同，所以不再重复对其的详细描述。从图15 所示的输出緩冲器代码生成电路15输出的输出緩冲器代码CPAO至 CPA4以及CNA0至CNA4 :故标出以指示基于一次阻抗测量结果而生成 的输出緩冲器代码，且它们与上述的输出緩冲器代码相同。图16A和16B均是图示根据第五实施例的输出緩沖器代码平均 电路的示意图。参考图16 A,根据第五实施例的输出緩冲器代码平均电路包括多 个寄存器RG1至RG3以及平均电路18。图16B是示出用于生成移位控制信号SFT的信号生成电路19的 视图，移位控制信号SFT用于操作多个寄存器RG1至RG3。信号生成 电路19响应于控制信号MSTART的输入来输出移位控制信号SFT。参考图16A,输出緩冲器代码平均电路具有这样的结构其中多 级寄存器RG1至RG3彼此串联耦合，使得输出緩沖器代码CPAO至 CPA4与移位控制信号SFT的输入同步地输出至下一级中的寄存器。 具体而言，从第一次测量得到的输出緩冲器代码CPAO至CPA4与移
位控制信号SFT的输入同步地存储在第一级的寄存器RG1中。然后， 与下一移位控制信号SFT的输入相同步，存储在第一级的寄存器RG1 中的输出缓冲器代码CPAO至CPA4存储在下一第二级的寄存器RG2 中。在第一级寄存器RG1中，存储从输出緩冲器代码生成电路15输 出的由第二次测量得到的下一输出緩沖器代码。类似地，与再下一 移位控制信号SFT的输入相同步，存储在第二级的寄存器RG2中的 输出緩冲器代码存储在第三级的移动寄存器RG3中，并且从第二次 和第三次测量得到的输出緩冲器代码存储在第二和第一级的寄存器 RG2和RG1。从多次测量得到的输出緩沖器代码存储在寄存器RG1至 RG3中并在平均电路18中被平均。平均电路18将已平均的输出緩沖 器代码作为输出緩冲器代码CPO至CP4输出至输出緩冲器电路1 。这 样允许将在多次阻抗测量中生成的输出緩冲器代码进行平均。结果， 可以减少诸如在 一 次阻抗测量中出现的电源波动之类的噪声的影响 并提高抗噪声性。尽管对输出緩冲器代码CPQ至CP4进行了描述， 但也同样适用于输出緩沖器代码CNO至CN4。虽然本发明描述了其中寄存器电路设置为三级的结构，但本实 施例不限于此。当然，可以提供更多级的寄存器电路。因此，本实施例在所有方面都被视作是示例性而非限制性的， 本发明的范围由所附权利要求表示，而不是由前面的描述表示，且 因此在权利要求的等同方案的意义和范围内的所有变化都被包括在 本发明的范围内。
权利要求
1. 一种半导体器件，包括输出緩冲器电路，具有彼此并联耦合到输出端子的多个晶体管， 并具有利用输出緩沖器代码来控制的相应阻抗；以及阻抗调整电路，用于调整所述输出緩沖器电路的阻抗值， 其中所述阻抗调整电路包括输出緩冲器代码生成电路，用于生成所述输出緩冲器代码，以将 所述输出緩冲器电路的阻抗设定成期望值；阻抗测量电路，用于测量包括参考晶体管的参考晶体管部分的阻 抗值，每个所述参考晶体管与包括构成所述输出緩冲器电路的那些 晶体管尺寸相同的晶体管的晶体管组中的 一个晶体管组相关联地设 置，并具有与包括在所述晶体管组中的晶体管相同的晶体管尺寸； 以及阻抗代码生成电路，用于生成与所述参考晶体管部分的阻抗值对 应的阻抗代码，每个所述参考晶体管部分都用作用于基于来自所述 阻抗测量电路的测量结果来生成所述输出緩沖器代码的参考并将所 生成的阻抗代码输出至所述输出緩冲器代码生成电路。
2. 根据权利要求1的半导体器件， 其中所述阻抗测量电路包括多个恒定电流部分，经由连接节点耦合到其每个都耦合到第 一 电 压的所述参考晶体管部分，彼此并联地设置，并响应于指令而耦合 到第二电压以便操作为允许恒定电流流动；以及比较器，用于在所述连接节点处生成的电压与参考电压之间进行 比较并输出比较结果，以及其中所述阻抗代码生成电路根据被选择性驱动的那些恒定电流 部分的数目来生成所述阻抗代码，所述恒定电流部分基于从所述比 较器输出的比较结果而被选择性驱动以允许与根据所述参考晶体管 部分的阻抗值而流动的电流相当的电流流动。
3. 根据权利要求2的半导体器件，其中基于从所述比较器输出 的比较结果，根据二分搜索法来选择性地驱动所述恒定电流部分。
4. 根据权利要求1的半导体器件，其中所述输出緩冲器电路具有多对包括P型和N型M0S晶体管的 晶体管，以及其中所述阻抗测量电路包括第一和第二阻抗测量单元，用于测量 所述P型和N型M0S晶体管的相应阻抗值。
5. 根据权利要求1的半导体器件，其中所述输出緩冲器电路还具有设置在所述晶体管中之一和所 述输出端子之间的至少一个电阻器元件，以及其中所述阻抗测量电路的所述参考晶体管部分中的每个参考晶 体管部分都包括具有与所述晶体管之一相同晶体管尺寸的所述参考
6. 根据;又利要求;的半导体器件:、乡其中构成所述输出緩冲器电路的所述晶体管被分成具有不同晶 体管尺寸的所述晶体管组，其中所述阻抗测量电路包括与所述晶体管组相关联地设置的多 个阻抗测量单元，以测量所述参考晶体管部分的阻抗，所述参考晶 体管部分包括具有与包括在相关联的相应晶体管組中的晶体管相同 晶体管尺寸的参考晶体管，以及其中，在所述阻抗测量单元中，所述参考晶体管部分的阻抗值被 并行测量。
7. 根据权利要求1的半导体器件，进一步包括 平均电路，设置在所述输出緩冲器代码生成电路和所述输出緩沖器电路之间，以对多次从所述输出緩沖器代码生成电路输出的所述 输出緩冲器代码进行平均，并将已平均的输出緩冲器代码输出至所 述输出緩冲器电路。
8. —种半导体器件，包括 控制电路，用于控制半导体存储器件；输出緩冲器电路，用于响应于来自所述控制电路的指令而将控制信号输出至所述半导体存储器件；以及阻抗调整电路，用于调整所述输出緩沖器电路的阻抗值，其中所述输出緩冲器电路具有彼此并联耦合到输出端子的多个晶体管并具有利用输出緩冲器代码来控制的相应阻抗， 其中所述阻抗调整电路包括输出緩冲器代码生成电路，用于生成所述输出緩冲器代码，以将 所述输出緩冲器电路的阻抗设定成期望值；阻抗测量电路，用于测量包括参考晶体管的参考晶体管部分的阻 抗值，每个所述参考晶体管与包括构成所述输出緩沖器电路的那些 晶体管尺寸相同的晶体管的晶体管组中的一个晶体管管组相关联地 设置，并具有与包括在所述晶体管组中的晶体管相同的晶体管尺寸； 以及阻抗代码生成电路，用于生成与所述参考晶体管部分的阻抗值对 应的阻抗代码，每个所述参考晶体管部分都用作用于基于来自所述 阻抗测量电路的测量结果来生成所述输出緩冲器代码的参考并将所 生成的阻抗代码输出至所述输出緩冲器代码生成电路，以及其中所述阻抗调整电路与所述控制信号的输出同步地调整所述 输出緩冲器电路的阻抗值。
9. 根据权利要求8的半导体器件，信号'来执行刷新操作，i J ° ; 、口 、 、其中所述控制电路使得所述输出緩沖器电路输出所述刷新命令 信号作为所述控制信号，以及其中所述阻抗调整电路与所述刷新命令信号的输出同步地调整所述输出緩冲器电路的阻抗值。
10. 根据权利要求9的半导体器件，其中所述阻抗调整电路响应于来自所述控制电路的第一指令使 所述阻抗测量电路来测量所述参考晶体管部分的阻抗值，其中所述阻抗代码生成电路基于来自所述阻抗测量电路的测量 结果生成所述阻抗代码，其中所述阻抗调整电路响应于来自所述控制电路的第二指令，使 所述输出緩冲器代码生成电路基于来自所述阻抗代码生成电路的阻 抗代码来生成所述输出緩冲器代码，以及其中所述控制电路与所述刷新命令信号的输出同步地将所述第一指令输出至所述阻抗调整电路，并与下一刷新命令信号同步地将 所述第二指令输出至所述阻抗调整电路。
11.根据权利要求9的半导体器件，其中在调整所述输出緩冲器 电路的阻抗值后，所述阻抗调整电路将指示对所述输出緩冲器电路 的阻抗值的调整已完成的信号输出至所述控制电路。
12， 一种半导体器件，包括输出緩冲器电路，具有彼此并联耦合到输出端子的多个晶体管； 以及阻抗测量电路，用于测量包括参考晶体管的参考晶体管部分的阻 抗值，每个所述参考晶体管与包括构成所述输出緩冲器电路的那些 晶体管尺寸相同的晶体管的晶体管组中的 一 个晶体管组相关联地设 置，并具有与包括在所述晶体管组中的晶体管相同的晶体管尺寸。
13.根据权利要求12的半导体器件，其中所述阻抗测量电路包括多个恒定电流部分，经由连接节点耦合到其每个都耦合到第 一 电 压的所述参考晶体管部分，彼此并联地设置，并响应于指令而耦合 到第二电压以便操作为允许恒定电流流动；以及比较器，用于在所述连接节点处生成的电压与参考电压之间进行 比较并输出比较结果，其中基于从所述比较器输出的比较结果来测量所述参考晶体管部分的阻抗值，所述比较结果基于根据所述参考晶体管部分的阻抗 值而流动的电流并基于通过选择性地驱动所述恒定电流部分而^皮允 "i午流动的电流。
14. 一种用于调整半导体器件中输出緩冲器电路的阻抗的阻抗调 整方法，所述半导体器件包括所述输出緩冲器电路，具有彼此并 联耦合到输出端子的多个晶体管并具有利用输出緩冲器代码来控制 的相应阻抗；以及阻抗调整电路，用于调整所述输出緩沖器电路的 阻抗值，所述阻抗调整电路包括阻抗测量电路，用于测量包括参 考晶体管的参考晶体管部分的阻抗值，每个所述参考晶体管与包括 构成所述输出緩沖器电路的那些晶体管尺寸相同的晶体管的晶体管 组中的 一 个晶体管组相关联地设置，并具有与包括在所述晶体管组 中的晶体管相同的晶体管尺寸；以及代码生成电路，用于基于来自 所述阻抗测量电路的测量结果来生成所述输出緩冲器代码以将所述 输出緩冲器电路的阻抗设定成期望值，所述阻抗测量电路包括多 个恒定电流部分，经由连接节点耦合到其每个都耦合到第 一 电压的 所述参考晶体管部分，彼此并联地设置，并响应于指令而耦合到第 二电压以便操作为允许恒定电流流动；以及比较器，用于在所述连所述阻抗调整方法包括以下步骤使所述阻抗测量电路的所述比较器在根据所述参考晶体管部分 的阻抗值而流动的电流和根据被选择性驱动的那些恒定电流部分的 数目的电流之间进行比專交；使所述代码生成电路基于从所述比较器输出的比较结果来生成 与所述参考晶体管部分的阻抗值对应的阻抗代码；计算包括在所述输出緩冲器电路中的要基于所述与所述参考晶緩沖器电路具有期望阻抗值的晶体管的数目；以及基于计算结果生成用于驱动包括在所述输出緩冲器电路中的相应数目的晶体管的所述输出緩冲器代码。
全文摘要
提供了一种包括输出缓冲器电路的半导体器件，其减少了由用于阻抗调整的电路所占的面积并允许高速阻抗调整。在阻抗测量电路中，测量了与组成输出缓冲器电路的尺寸相同的多个晶体管具有相同尺寸的参考晶体管的阻抗值。阻抗代码生成电路基于来自阻抗测量电路的测量结果，将与参考晶体管的阻抗值对应的阻抗代码输出至输出缓冲器代码生成电路。输出缓冲器代码生成电路基于阻抗代码通过执行算术运算处理生成用于调整输出缓冲器电路阻抗的输出缓冲器代码以提供目标阻抗。
文档编号H03K19/0175GK101145776SQ200710141878
公开日2008年3月19日 申请日期2007年8月15日 优先权日2006年9月14日
发明者原口大, 大泽德哉, 山下芳弘, 森岛哉圭 申请人:株式会社瑞萨科技