脉冲输出电路、移位寄存器、以及显示装置的制作方法

专利名称：脉冲输出电路、移位寄存器、以及显示装置的制作方法
技术领域：
本发明涉及脉冲输出电路、移位寄存器和具有该移位寄存器的显示 装置、半导体装置以及电子设备。本发明特别涉及由单一导电型薄膜晶
体管(TFT)构成的脉冲输出电路、移位寄存器和显示装置、半导体装 置以及电子设备。
背景技术：
近年来，对使用由在绝缘体上，特别是在玻璃、塑料衬底上的半导 体薄膜而形成的薄膜晶体管(以下，也称为TFT)来形成电路的显示装 置，特别是对有源矩阵型显示装置的研究开发正在加步进行。使用TFT 而形成的有源矩阵型显示装置具有数十万至数百万个配置为矩阵状的 像素，并且通过利用配置在每个像素中的TFT控制每个像素的电荷，来 显示图像。
而且，最近的技术已经发展到在形成构成像素部的像素TFT的同 时，在像素部的外围也使用TFT形成驱动电路的方式。这些技术大大促 进了装置的轻量化、薄型化、小型化和低耗电量化。因而，对近年其应 用领域显著扩大的便携式信息终端的显示部等来说，TFT已经必不可 少。
一般地，使用组合N型TFT和P型TFT而形成的CMOS电路作为 构成显示装置的驱动电路的电路。作为CMOS电路的特征，可以举出如 下两点由于只当逻辑变化(从H (High (高))水平到L (Low(低)) 水平，或者从L水平到H水平)时电流才流过，并且当某种逻辑被保持 时，理想的是电流不流过(实际上有微小的漏电流)，所以可以使整体 上电路的耗电量非常低；由于具有不同极性的TFT互补性地工作，所以 可以进行高速工作。
然而，当考虑到制造工序时，由于CMOS电路的离子掺杂工序等很 复杂，因此其繁多的工序数量直接影响到制造成本。于是，提出了如下 的电路通过4吏用具有N型和P型中的任一个的单极性的TFT来构成 现有的由CMOS电路构成的电路，并且实现与CMOS电路相同程度的 高速工作(例如，参照专利文件l)。
在专利文件1所记载的电路中，如图7A至7C所示，可以通过使电 连接到输出端子的TFT2050的栅电极成为暂时的浮动状态，来利用 TFT2050的4册和源之间的电容耦合，而4吏其栅电才及的电位高于电源电 位。结果，不产生TFT2050的阈值所引起的电压下降，而可以得到没有 振幅衰减的输出。符号2010、 2020、 2030、 2040、以及2060表示TFT， 符号2070表示电容元件，符号2100表示第一振幅补偿电路，符号2200 表示第二振幅补偿电路。
这种在TFT2050中的工作称为自举工作(bootstrap operation)。通 过利用这种工作，不产生TFT的阈值所引起的电压下降，而可以得到输 出脉冲。
此外，图7A至7C所记载的电路由于在没有脉冲的输入/输出的期 间中使TFT2050、 2060的栅电极都成为浮动状态，而使在节点oc中产生 如噪音那样的电位的变动。为了解决该问题，提出了如下电路通过在 没有脉冲的输入/输出的期间中使TFT1020、 1060在接通的状态下成为 浮动状态，来减少产生在节点cc中的噪音(参照图8A至8C)(例如， 参照专利文件2)。符号1010、 1030、 1040、以及1050表示TFT,符 号1070表示电容元件，符号1100表示第一振幅补偿电路，符号1200 表示第二振幅补偿电路。专利公开2002 — 335153号公报专利公开2004 - 226429号公报

发明内容
在图8A至8C中，对SROutl来说，在输出脉冲后，CK1马上从H 水平变化到L水平。跟着，SROutl的电位也开始下降。另一方面，在 CK2成为H水平的同时，也在第二阶段中执行与上述类似的工作，而脉 冲被输出到SROut2。该脉冲在第一阶段中被输入到输入端子3,而使 TFT1030接通。由此，TFT1020、 1060的栅电极的电位上升而接通。相 应地，TFT1050的4册电才及的电位以及SROutl的电位下降。然后，当 SROut2的输出从H水平变化到L水平时，TFT1030截止。由此，此时 TFT1020、 1060的栅电极成为浮动状态。以后，在第一阶段中这种状态 继续到下 一 个脉冲被输入。
如此，在图8A和8B的电路中，节点P在没有脉冲的输入/输出的 期间中处于浮动状态。例如，当图8A和8B的电路用作扫描驱动器(scan
driver)时，在大约一个帧中，需要保持节点p的电位。TFT1040和 TFT1060的沟道宽度比4交大，所以TFT1040和TFT1060的截止电流也 成为高。此时，有可能由于TFT1040和TFT1060的截止电流，节点(3 的电位降低，而使TFT1060截止。结果，电路有可能由于与时钟信号电 容耦合而4普误工作。
此外，当从TFT1050输出脉冲时，节点(3处于浮动状态。因此，当 节点Y的电位从L水平上升到H水平时，有可能由于电容耦合，节点|3 的电位增加。其结果，有可能TFT1020接通而进行错误的工作。该电位
的变动与正常的脉冲振幅相比非常小，所以只要电位的变动小于 TFT1020的阈值，就没有问题。但是，当电位的变动大于TFT1020的阈 值时，节点oc的电位降低，而有可能发生错误的工作。特别是，当将非 晶硅使用于TFT时，大多使用氮化膜作为栅绝缘膜，所以有可能发生阁 值的变动。结果，脉冲输出电路进行错误工作的可能性高了。
此外，当将非晶硅使用于TFT时，因为与使用多晶硅的TFT相比 其电气特性差，所以难以得到足够的驱动能力，并且由于电压条件，而 使阈值移动。因此，通过利用使用了非晶硅的TFT来形成驱动像素的驱 动电路的电路技术是一个问题。
本说明书所7>开的发明的目的在于通过解决一个或多个上述问 题，来提供减少电路内的错误工作且保证更正确的工作的脉冲输出电 路、移位寄存器和显示装置。
本发明的脉冲输出电路的特征在于，在不输出脉冲的非选择期间中 对处于浮动状态的晶体管的栅电极定期供给电位以使晶体管接通。此 外，其特征还在于，通过定期使其他晶体管接通或截止，来对晶体管的 4册电一及供纟合电^f立。
此外，驱动本发明的移位寄存器，并使从第m脉冲输出电路输出的 脉冲和从第(m+l)脉冲输出电路输出的脉冲一半(1/2周期)重叠。以 下说明本发明的移位寄存器及脉冲输出电路的具体结构。
本发明的移位寄存器包括至少包含第(m-2)脉冲输出电路、第 (m-l)脉冲输出电路、第m脉冲输出电路、第(m+l)脉冲输出电路 以及第(m+2)脉冲输出电路(m^3)的多个脉冲输出电路；输出时钟 信号的第一信号线至第四信号线，其中，各脉冲输出电路包括第一输入 端子至第六输入端子和输出端子，并且，在第m脉冲输出电路中，第一
输入端子至第三输入端子电连接到第一信号线至第四信号线中的任一
个，第四输入端子电连接到第(m-2)脉冲输出电路的输出端子，第五 输入端子电连接到第(m-1 )脉冲输出电路的输出端子，第六输入端子 电连接到第(m+2)脉冲输出电路的输出端子，输出端子电连接到第(m -2)脉冲输出电路的第六输出端子、第(m+1 )脉冲输出电路的第五输 入端子以及第(m+2)脉冲输出电路的第四输入端子。
本发明的脉冲输出电路包括第一晶体管至第九晶体管，其中，在第 一晶体管中，第一电极电连接到第一电源线，第二电极电连接到第三晶 体管的栅电极，栅电极电连接到第四输入端子；在第二晶体管中，第一 电极电连接到第二电源线，第二电极电连接到第三晶体管的栅电极，栅 电极电连接到第四晶体管的栅电极；在第三晶体管中，第一电极电连接 到第一输入端子，第二电极电连接到输出端子；在第四晶体管中，第一 电极电连接到第三电源线，第二电极电连接到输出端子；在第五晶体管 中，第一电极电连接到第四电源线，第二电极电连接到第二晶体管的栅 电极以及第四晶体管的栅电极，栅电极电连接到第四输入端子；在第六 晶体管中，第一电极电连接到第四电源线，第二电极电连接到第二晶体 管的栅电极以及第四晶体管的栅电极，栅电极电连接到第五输入端子； 在第七晶体管中，第一电极电连接到第五电源线，第二电极电连接到第 二晶体管的栅电极以及第四晶体管的栅电极，栅电极电连接到第六输入 端子；在第八晶体管中，第一电极电连接到第五电源线，第二电极电连 接到第九晶体管的第二电极，栅电极电连接到第二输入端子；在第九晶 体管中，第一电极电连接到第二晶体管的栅电极以及第四晶体管的栅电 极，栅电极电连接到第三输入端子。
本发明的显示装置包括像素；驱动像素的移位寄存器，其中，移 位寄存器包括至少包含第(m-2)脉冲输出电路、第(m-l)脉冲 输出电路、第m脉冲输出电路、第(m+1 )脉冲输出电路以及第(m+2) 脉冲输出电路(m^3)的多个脉冲输出电路；输出时钟信号的第一信号 线至第四信号线，并且，各脉冲输出电路包括第一输入端子至第六输入 端子和输出端子，并且，在第m脉冲输出电路中，第一输入端子至第三 输入端子电连接到第 一信号线至第四信号线中的任一个，第四输入端子 电连接到第(m-2)脉冲输出电路的输出端子，第五输入端子电连接到 第(m - 1 )脉冲输出电路的输出端子，第六输入端子电连接到第(m+2)
脉冲输出电路的输出端子，输出端子电连接到第(m-2)脉冲输出电路 的第六输出端子、第(m+l )脉冲输出电路的第五输入端子以及第(m+2 ) 脉冲输出电路的第四输入端子。
本发明可以通过在不输入/输出脉冲的非选择期间中对处于浮动状 态的晶体管的栅电极定期供给电位，来抑制脉冲输出电路的错误工作。
此外，可以通过使用使从第m脉冲输出电路输出的脉冲和从第 (m+l)脉冲输出电路输出的脉冲一半(1/2周期)重叠的驱动方法，来 提供能承受很大负荷并以高频率工作的脉冲输出电路。


图1A至1C是表示本发明的移位寄存器以及脉冲输出电路的一个 例子的圓；
图2是表示本发明的脉冲输出电路的一个工作例子的图； 图3A至3D是表示本发明的脉冲输出电路的一个工作例子的图； 圓4A至4D是表示本发明的脉冲输出电路的一个工作例子的图； 图5A和5B是比较本发明和现有的脉冲输出电路的工作的图； 图6A至6C是表示本发明的移位寄存器以及脉沖输出电路的一个 例子的图7A至7C是表示现有的移位寄存器、脉冲输出电路、以及其工作 的一个例子的图8A至8C是表示现有的移位寄存器、脉冲输出电路、以及其工作 的一个例子的图9A至9C是表示设置有本发明的移位寄存器的显示装置的一个 例子的图10A和10B是表示设置有本发明的移位寄存器的显示装置的一个 例子的图11A和11B是表示设置有本发明的移位寄存器的显示装置的一个 例子的图12A至12C是表示设置有本发明的移位寄存器的显示装置的一 个例子的图13是表示设置有本发明的移位寄存器的显示装置的一个例子的
图14A至14H是表示设置有本发明的移位寄存器的电子设备的一
个例子的图15A和15B是表示设置有本发明的移位寄存器的显示装置的显示
元件的一个例子的图。
本发明的选择图是图1A至1C。
具体实施例方式
下面，关于本发明的实施方式参照附图而说明。 <旦是，本发明可以 以多个不同方式来实施，所属技术领域的普通人员可以很容易地理解一 个事实，就是其方式及详细内容可以被变换为各种各样的形式而不脱离 本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施 方式所记载的内容中。注意，在以下说明的本发明的结构中，在不同附 图中共同使用表示相同部分的符号。
实施方式1
在本实施方式中，参照附图而说明本发明的脉冲输出电路、包括该 脉冲输出电路的移位寄存器的一个例子。
本实施方式所表示的移位寄存器包括第一脉冲输出电路10一i至第n 脉冲输出电路10—n(n^3)、输出时钟信号的第一信号线11至第四信号 线14(参照图1A)。第一信号线ll输出第一时钟信号(CK1),第二 信号线12输出第二时钟信号(CK2),第三信号线13输出第三时钟信 号(CK3),第四信号线M输出第四时钟信号(CK4)。
时钟信号(CK)是以一定间隔反复H (High)信号和L (Low)信 号的信号，在此，第一时钟信号(CK1)至第四时钟信号(CK4)依次 延迟了 1/2周期。在本实施方式中，通过利用第一时钟信号(CK1)至 第四时钟信号(CK4),来进行脉沖输出电路的驱动的控制等。
第一脉冲输出电路10—i至第n脉冲输出电路10—n分别包括第一输 入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第 五输入端子25、第六输入端子26、输出端子27 (参照图1B)。
第一输入端子21、第二输入端子22以及第三输入端子23电连接到 第一信号线11至第四信号线14中的任一个。例如，在图1A至1C中， 在第一脉冲输出电路10—!中，第一输入端子21电连接到第一信号线 11,并第二输入端子22电连接到第二信号线12,且第三输入端子23电 连接到第三信号线13。此外，在第二脉冲输出电路10一2中，第一输入 端子21电连接到第二信号线12,并第二输入端子22电连接到第三信号
线13,且第三输入端子23电连接到第四信号线14。此外，在本实施方式所示的移位寄存器的第m脉冲输出电路(m^3)中，第四输入端子24电连接到第(m-2)脉冲输出电路的输 出端子27以及第(m-1)脉冲输出电路的第五输入端子25,第五输入 端子25电连接到第(m - 1 )脉冲输出电路的输出端子27以及第(m+l ) 脉冲输出电路的第四输入端子24,第六输入端子26电连接到第(m+2) 脉冲输出电路的输出端子27，输出端子27电连接到第(m-2)脉冲输 出电路的第六输入端子26、第(m+l )脉冲输出电路的第五输入端子25 以及第(m+2)脉冲输出电路的第四输入端子24且将信号输出到OUT(m)。例如，在第三脉冲输出电路10—3中，第四输入端子24电连接到第 一脉冲输出电路10」的输出端子以及第二脉冲输出电路10—2的第五输 入端子，第五输入端子25电连接到第二脉冲输出电路10—2的输出端子 以及第四脉冲输出电路10—4的第四输入端子，第六输入端子26电连接 到第五脉冲输出电路10—5的输出端子，输出端子电连接到第 一脉冲输出 电路10—!的第六输入端子、第四脉冲输出电路10」的第五输入端子、 以及第五脉冲输出电路10_5的第四输入端子。此外，在第三脉沖输出电路10—3中，从第一脉冲输出电路10_！的输出端子输出的信号被输入到第四输入端子24,从第二脉冲输出电路10—2的输出端子输出的信号被 输入到第五输入端子25,从第五脉冲输出电路10_5的输出端子输出的 信号被输入到第六输入端子26,从输出端子27输出的信号被输入到第 一脉冲输出电路10—i的第六输入端子、第四脉冲输出电路10_4的第五 输入端子以及第五脉冲输出电路10一5的第四输入端子。此外，在第一脉冲输出电路中，第一起始脉冲(SP1 )被输入到第 四输入端子24,并且第二起始脉冲(SP2)被输入到第五输入端子25。下面，将说明第一脉冲输出电路10—!至第n脉冲输出电路10—n的 具体结构。第一脉沖输出电路10—!至第n脉冲输出电路10—n分别具有第一晶 体管101至第九晶体管109、第一电容元件111和第二电容元件112(参 照图1C)。此外，从第一电源线31至第六电源线36将信号除了供给于 上述第一输入端子21至第六输入端子26以及输出端子27以外，还供 给于第一晶体管101至第九晶体管109。
在第一晶体管101中，第一电极(源电极和漏电极中的一个)电连 接到第一电源线31，第二电极(源电极和漏电极中的另一个)电连接到第三晶体管103的栅电极以及第二电容元件112的第二电极，栅电极电 连接到第四输入端子24。在第二晶体管102中，第一电极电连接到第二 电源线32，第二电极电连接到第三晶体管103的栅电极，栅电极电连接 到第四晶体管104的4册电极。在第三晶体管103中，第一电极电连接到 第一输入端子21,第二电极电连接到输出端子27。在第四晶体管104 中，第一电极电连接到第三电源线33,第二电极电连接到输出端子27。 在第五晶体管105中，第一电极电连接到第四电源线34,第二电极电连 接到第二晶体管102的栅电极以及第四晶体管104的栅电极，栅电极电 连接到第四输入端子24。在第六晶体管106中，第一电极电连接到第四 电源线34，第二电极电连接到第二晶体管102的栅电极以及第四晶体管 104的栅电极，栅电极电连接到第五输入端子25。在第七晶体管107中， 第一电极电连接到第五电源线35,第二电极电连接到第二晶体管102的 栅电极以及第四晶体管104的栅电极，栅电极电连接到第六输入端子 26。在第八晶体管108中，第一电极电连接到第五电源线35,第二电极 电连接到第九晶体管109的第二电极，栅电极电连接到第二输入端子 22。在第九晶体管109中，第一电极电连接到第二晶体管102的栅电极 以及第四晶体管104的栅电极，栅电极电连接到第三输入端子23。在第 一电容元件lll中，第一电极电连接到第六电源线36,第二电极电连接 到第二晶体管102的栅电极以及第四晶体管104的栅电极。在第二电容 元件112中，第一电极电连接到输出端子27，第二电极电连接到第一晶 体管101的第二电极以及第三晶体管103的栅电极。在图1C中，第一晶体管101的第二电极、第二晶体管102的第二 电极、第三晶体管103的栅电极以及第二电容元件112的第二电极的连 接的地方是节点A。此外，第二晶体管102的栅电极、第四晶体管104 的栅电极、第五晶体管105的第二电极、第六晶体管106的第二电极、 第七晶体管107的第二电极、第九晶体管109的第一电极以及第一电容 元件111的第二电极的连接的地方是节点B。此外，第三晶体管103的 第二电极、第四晶体管104的第二电极、第二电容元件112的第一电极 以及输出端子27的连接的地方是节点C。下面，参照图2至图4D说明图1所示的移位寄存器的工作。具体 地说，在图2的时序图中分割为第一期间51、第二期间52、第三期间 53、第四期间54以及第五期间55来说明。注意，在下面的i兌明中，第 一晶体管101至第九晶体管109是N沟道型薄膜晶体管，并且当栅和源 之间的电压(Vgs)大于阈值电压(Vth)时，成为接通状态。此外，在此，对第二脉冲输出电路10—2的输出进行说明。在第二脉 冲输出电路10—2中，第一输入端子21电连接到供给第二时钟信号 (CK2)的第二信号线12,第二输入端子22电连接到供给第三时钟信 号(CK3)的第三信号线13,第三输入端子23电连接到供给第四时钟 信号(CK4)的第四信号线l4。注意，VI的电位(VDD)被供给于第一电源线31以及第五电源线 35,并且V2的电位(VSS)被供给于第二电源线32至第四电源线34、 第六电源线36。在此，V1>V2。此外，第一时钟信号(CK1 )至第四时 钟信号(CK4)是以一定间隔反复H水平和L水平的信号，使当H水平 时电位为VDD,并且当L水平时电位为VSS。此外，在此为了筒化说 明，使VSS-O，但是不局限于此。在第一期间51中，第二起始脉冲(SP2)成为H水平来使电连接到 第二脉冲输出电路10j的第四输入端子24的第一晶体管101和第五晶 体管105接通。因为第三时钟信号(CK3)以及第四时钟信号(CK4) 也是H水平，所以第八晶体管108和第九晶体管109也接通(参照图 3A)。此时，因为第一晶体管101接通，所以节点A的电位上升。此外， 在第五电源线35和第四电源线34之间流过贯通电流(direct tunneling current)，但是通过调节晶体管的尺寸，来控制节点B的电位以使第二 晶体管102成为截止状态。例如，通过使第五晶体管105的沟道宽度(与 在源区和漏区中载流子流过的方向垂直的方向上的沟道宽度)大于第八 晶体管108或第九晶体管109,来实现第二晶体管102的截止状态。在第二期间52中，从第一脉冲输出电路10—i的输出端子27 (OUT (1))输出H水平的信号，来使电连接到第二脉冲输出电路10_2的第 五输入端子25的第六晶体管106接通。此外，因为第三时钟信号(CK3) 成为L水平来使第八晶体管108成为截止状态，所以不会有在第一期间 51中出现的贯通电流(参照图3B)。此时，第一晶体管101的第二电极成为源电才及，而节点A的电位成 为第一电源线31的电位减第一晶体管101的阈值电压的值即VI-VthlOl (VthlOl是第一晶体管101的阈值电压)。于是，第一晶体管 101截止，而节点A在维持VI - VthlOl的状态下成为浮动状态。在此，在第三晶体管103中，栅电极的电位是VI - VthlOl。在第 三晶体管103的栅和源之间的电压大于第三晶体管103的阈值即VI-VthlOl - V2>Vthl03( Vthl03是第三晶体管103的阈值电压)的情况下， 第三晶体管103接通。在第三期间53中，第二起始脉冲(SP2)成为L水平来使第一晶体 管IOI和第五晶体管105截止。此外，第二时钟信号(CK2)成为H水 平，而H水平的信号被供给于电连接到第一输入端子21的第三晶体管 103的第一电极(参照图3C)。在此，因为第三晶体管103接通，所以在源和漏之间发生电流，而 节点C(输出端子27(OUT(2)))即第三晶体管103的第二电极(在 此情况下，源电极)的电位开始上升。在第三晶体管103的栅和源之间 有根据第二电容元件112的电容耦合，并且伴随节点C的电位上升，处 于浮动状态的第三晶体管103的栅电极的电位上升(自举工作)。最后， 第三晶体管103的栅电极的电位成为比Vl+Vthl03高，节点C的电位 成为等于VI。注意，虽然通过在第三晶体管103的栅电极和第二电极之间设置第 二电容元件112,来进行该自举工作，但是也可以不设置第二电容元件 112,而通过利用第三晶体管103的沟道电容以及第三晶体管103的栅 电极和第二电极之间的寄生电容的电容耦合，来进行该自举工作。另夕卜，此时，因为第一脉冲输出电路10—!的输出端子27(OUT( 1 )) 是H水平，所以第六晶体管106接通而节点B被维持为L水平。因此， 当节点C的电位从L水平上升到H水平时，可以抑制由于节点B和节 点C的电容耦合导致的故障。然后，在第三期间53的后半期，第一脉冲输出电路10—i的输出端 子27(OUT(1))成为L水平，第六晶体管106截止，而节点B成为 浮动状态。此外，第三时钟信号(CK3)成为H水平，而第八晶体管108 接通(参照图3D )。在第四期间54中，第四脉冲输出电路10—4的输出端子27 (OUT (4))成为H水平，电连接到该第四脉冲输出电路10—4的输出端子27
的第二脉冲输出电路10j的输入端子26成为H水平，第七晶体管107 接通，而节点B也成为H水平。因此，第二晶体管102、第四晶体管104 接通，第三晶体管1(B截止，而输出端子27 (OUT (2))成为L水平。 此外，第四时钟信号(CK4)成为H水平，而第九晶体管109接通(参 照图4A )。然后，在第四期间54的后半期，第三时钟信号(CK3)成为L水 平，而第八晶体管108截止(参照图4B)。在第五期间55中，第四脉冲输出电路10—4的输出端子27 (OUT (4))成为L水平，第七晶体管107截止，而节点B在维持H水平的 状态下成为浮动状态。由此，第二晶体管102、第四晶体管104成为继 续接通的状态(参照图4C)。然后，在第五期间55中的某期间(第三时钟信号(CK3)以及第四 时钟信号(CK4)都是H水平时)中，第八晶体管108和第九晶体管109 接通，而定期性地将H水平的信号供给于节点B (参照图4D)。如此，通过采用如下结构，可以抑制脉冲输出电路的错误工作在 将输出端子27的电位保持为L水平的期间中定期性地将H水平的信号 供给于节点B。此外，通过定期性地使第八晶体管108、第九晶体管109 接通/截止，可以减少晶体管的阈移。此外，在第五期间55中，当没有从第五电源线35将H水平的信号 供给于节点B时，有可能由于第五晶体管105以及第六晶体管106的截 止电流，节点B的电位降低。然而，通过使第一电容元件111电连接到 节点B，可以缓和节点B的电位的降低。注意，虽然在本实施方式中示出将第五电源线35设定为与第一电 源线31相同的VI的电位(VDD)的情况，^旦是也可以将第五电源线 35设定为比第一电源线31的低(V1>V35〉V2, V35是第五电源线35 的电位)。结果，可以将第二晶体管102、第四晶体管104的栅电极的 电位抑制得成为低，并且可以减少该第二晶体管102、第四晶体管104 的阈移，来抑制退化。此外，如图5A所示，本实施方式所示的移位寄存器使用如下驱动 方法从第m脉冲输出电路输出的脉冲和从第m+l脉冲输出电路输出 的脉冲一半(1/2周期)重叠。跟现有的移位寄存器的从第m脉冲输出 电路输出的脉冲和从第m+l脉冲输出电路输出的脉冲不重叠的驱动方
法(参照图5B)相比，通过采用该驱动方法，可以使给布线充电的时 间成为大约两倍。如此，通过使用从第mj永冲输出电路输出的脉冲和从 第m+l脉冲输出电路输出的脉沖一半(1/2周期份)重叠的驱动方法， 可以提供能够承受很大负荷且以高频率工作的脉冲输出电路。此外，可 以放松脉冲输出电路的工作条件。特别是，当将图5A所示的驱动方法 使用于使用了电气特性差的非晶硅的薄膜晶体管时，非常有效。注意，可以将本实施方式所示的移位寄存器以及脉冲输出电路与本 说明书中的其他实施方式所示的移位寄存器以及脉冲输出电路的结构 组合来实施。此外，本实施方式的发明也可以适用于半导体装置。在本 说明书中，半导体装置意味着通过利用半导体特性而发挥作用的装置。实施方式2在本实施方式中，参照附图将说明与上述实施方式所示的移位寄存 器以及脉冲输出电路不同的结构。本实施方式所表示的移位寄存器包括第一脉沖输出电路10—!至第n 脉冲输出电路10—n(n^3)、输出时钟信号的第一信号线11至第四信号 线14(参照图6A)。此外，第一脉冲输出电路10j至第n脉冲输出电 路10—n分别包括第一输入端子21、第二输入端子22、第三输入端子23、 第四输入端子24、第五输入端子25、第六输入端子26、第一输出端子 27、第二输出端子28 (参照图6B)。注意，本实施方式的移位寄存器 采用如下结构在上述实施方式1所示的脉冲输出电路中新追加了第二 输出端子28。第一输入端子21、第二输入端子22以及第三输入端子23电连接到 第一信号线11至第四信号线14中的任一个。此外，在本实施方式所示 的移位寄存器的第m脉冲输出电路(n^3)中，第四输入端子24电连 接到第(m-2)脉冲输出电路的第一输出端子27及第(m-l)脉沖输 出电路的第五输入端子25,第五输入端子25电连接到第(m-l)脉冲 输出电路的第 一 输出端子2 7及第(m+1 )脉冲输出电路的第四输入端子 24,第六输入端子26电连接到第(m+2)脉冲输出电路的第一输出端子 27,第一输出端子27电连接到第(m-2)脉冲输出电路的第六输出端 子26、第(m+l)脉冲输出电路的第五输入端子25及第(m+2)脉冲 输出电路的第四输入端子24 ，第二输出端子2 8将信号输出到OUT( m )。就是说，本实施方式所示的移位寄存器具有如下结构设置第一输
出端子27和第二输出端子28，即另外设置用来将信号输出到其他脉冲输出电路的输出端子和用来将信号输出到外部的输出端子。下面，将说明本实施方式所示的第一脉冲输出电路10—!至第n脉冲输出电路10—n的具体结构。第一脉冲输出电路10j至第n脉冲输出电路10—n分别包括第一晶 体管101至第九晶体管109、第十晶体管201至第十三晶体管204、第 一电容元件lll、第二电容元件112、第三电容元件211 (参照图6C)。 本实施方式所示的脉冲输出电路具有如下结构在上述实施方式1所示 的脉冲输出电路中追加了第十晶体管201至第十三晶体管204、第三电 容元件211。此外，除了从上述实施方式1所示的第一输入端子21至第 六输入端子26、第一输出端子27、第一电源线31至第六电源线36以 外，也从第二输出端子28、第七电源线37至第九电源线39将信号供给 于晶体管。在第十晶体管201中，第一电极电连接到第一输入端子21，第二电 极电连接到第二输出端子28,栅电极电连接到第一晶体管101的第二电 极。在第十一晶体管202中，第一电极电连接到第八电源线38,第二电 极电连接到第二输出端子28，栅电极电连接到第二晶体管102的栅电极 及第四晶体管104的栅电极。在第十二晶体管203中，第一电极电连接 到第九电源线39,第二电极电连接到第二输出端子28,栅电极电连接 到第九晶体管109的栅电极。在第十三晶体管204中，第一电极电连接 到第七电源线37,第二电极电连接到第一输出端子27,栅电极电连接 到第九晶体管109的栅电极。在第三电容元件211中，第一电极电连接 到第二输出端子28,第二电极电连接到第一晶体管101的第二电极及第 十晶体管201的栅电极。此外，可以采用如下结构与第二电源线32至第四电源线34、第 六电源线36同样地将V2的电位(VSS)供给于第七电源线37至第九 电源线39。第一输出端子27和第二输出端子28被设置为输出相同信号，并且 第十晶体管201对应于第三晶体管103，第十一晶体管202对应于第四 晶体管104。就是说，第十晶体管201与第三晶体管103同样地进行自 举工作。注意，虽然通过在第十晶体管201的栅电极和第二电极之间设 置第三电容元件211,来进行第十晶体管201的自举工作，但是也可以
不设置第三电容元件211，而通过利用第十晶体管201的沟道电容以及 第十晶体管201的栅电极和第二电极之间的寄生电容的电容耦合，来进 行该自举工作。第十二晶体管203和第十三晶体管204被用来缩短扫描线的电位的 下降时间。如果通过利用第十二晶体管203和第十三晶体管204可以充 分地缩短扫描线的电位的下降时间，则没必要通过利用第四晶体管104 和第十一晶体管202缩短扫描线的电位的下降时间。因此，也可以将第 五电源线35的电^f立i殳定为比第一电源线31的电^fi^氐。由此，可以减少 第四晶体管104、第十一晶体管202、第二晶体管102的阈移。注意，可以将本实施方式所示的移位寄存器以及脉冲输出电路与本 说明书中的其他实施方式所示的移位寄存器以及脉冲输出电路的结构实施方式3在本实施方式中，将说明与上述实施方式所示的移位寄存器以及脉 冲输出电路不同的结构。虽然在上述实施方式l、实施方式2所示的结构中，示出了电路都 由N沟道型薄膜晶体管构成的例子，但是从使用单极性薄膜晶体管的意 义上讲，也可以仅仅使用P沟道型薄膜晶体管来得到同样的结构。虽然 未图示，但是在图1C或图6C所示的附图中，使晶体管的连接同样，并 且将电源线的电位的高低设定为与实施方式1及实施方式2所说明的情 况相反，即可。此外，采用将被输入的信号的H水平和L水平都成为相 反来进行输入的结构，即可。注意，本实施方式的发明也可以适用于半 导体装置。实施方式4参照

将上述实施方式所示的移位寄存器设置在显示装置 中的结构。在图9A中，显示装置具有在衬底1107上多个像素1101被配置为 矩阵状的像素部1102,并且在像素部1102的周边具有信号线驱动电路 1103、第一扫描线驱动电5^ 1104以及第二扫描线驱动电5^ 1105。通过 FPC从外部将信号供给于这些驱动电路。在图9B中，示出了第一扫描线驱动电路1104以及第二扫描线驱动 电路1105的结构。扫描线驱动电路1104、 1105具有移位寄存器1114、
緩冲器1115。此外，在图9C中，示出信号线驱动电路1103的结构。信 号线驱动电路1103具有移位寄存器1111、第一锁存电路1112、第二锁 存电路1113、緩冲器1117。可以将本实施方式所示的用作移位寄存器的电路适用于上述移位寄存器1111以及移位寄存器1114的电路。通过适用上述实施方式所示 的用作移位寄存器的电路，即使当使用了非晶硅的薄膜晶体管被用来形 成该用作移位寄存器的电路时，也可以以高频率使该用作移位寄存器的 电路工作。注意，扫描线驱动电路和信号线驱动电路的结构不局限于图9A至 9C所示的结构，例如也可以具备取样电路、电平转移电路等。此外， 除了上述驱动电路以外，还可以将CPU、控制器等电路与衬底1107形 成为一体。因此，需要连接的外部电路(IC)的个数减少，而可以实现 进一步的轻量、薄型，而这对便携式终端等来说是非常重要的。注意，可以将本实施方式所示的显示装置与本说明书中的其他实施 方式所示的移位寄存器、脉冲输出电路或者显示装置的结构组合来实施。实施方式5在本实施方式中，参照

用于上述实施方式4所示的显示装 置的显示面板的结构。首先，参照图IOA和10B说明可适用于显示装置的显示面板。注意， 图IOA是表示显示面板的俯视图，图IOB是沿图IOA的线A-A'的截面 图。该显示面板包括以虚线表示的信号线驱动电路3601、像素部3602、 第二扫描线驱动电路3603和第一扫描线驱动电路3606。此外，该显示 面板还包括密封衬底3604、密封剂3605。由密封剂3605围绕的内侧是 空间3607。注意，布线3608是用于传输输入到第二扫描线驱动电路3603、第 一扫描线驱动电3各3606以及信号线驱动电3各3601的信号的布线。并 且，从作为外部输入端子的FPC (柔性印刷电路)3609接收视频信号、 时钟信号、起始信号等。在FPC3609和显示面板的连接部分上，通过 COG (玻璃上芯片安装)等安装有IC芯片(形成存储器电路、緩冲器 电路等的半导体芯片)3618以及IC芯片3619。注意，尽管在此仅图示 了 FPC，但是也可以在该FPC上安装印刷线路板(PWB)。本说明书中 的显示装置不仅包括显示面板的主体，还包括安装有FPC或PWB的显 示面板。此外，还包括安装有IC芯片等的显示面板。下面，参照图10B说明截面结构。在衬底3610上形成有像素部3602 和其外围驱动电路(第二扫描线驱动电路3603、第一扫描线驱动电路 3606以及信号线驱动电3各3601 )。在此，示出信号线驱动电if各3601和 像素部3602。注意，信号线驱动电路3601由N沟道型TFT3620和P沟道型 TFT3621构成的CMOS电路构成。此外，尽管在本实施方式中，示出了 在衬底上一体形成有外围驱动电路的显示面板，但是本发明不限于此， 外围驱动电路的全部或一部分也可以形成在IC芯片等上并且通过COG 等安装。此外，像素部3602具有构成像素的多个电路，每个像素包括开关 TFT3611和驱动TFT3612。注意，驱动TFT3612的源电极电连接到第一 电极3613。此外，形成有覆盖第一电极3613的端部的绝缘物3614。在 此，通过使用正型感光性丙烯树脂膜，来形成绝缘物3614。此外，为了改善覆盖度，将绝缘物3614的上端部分或下端部分形 成为具有曲率的曲面。例如，在采用正型感光性丙烯作为绝缘物3614 的材料的情况下，优选仅仅将绝缘物3614的上端部分形成为具有曲率 半径(0.2 pm至3 jum)的曲面。此外，作为绝》彖物3614，可以《吏用由 于感光性的光而在蚀刻剂中不溶解的负型或者由于光而在蚀刻剂中可 溶解的正型。在第一电极3613上分別形成有包含有机化合物的层3616以及第二 电极3617。在此，作为用于用作阳极的第一电极3613的材料，优选使 用具有高功函数的材料。例如，除了使用ITO (氧化铟锡)膜、氧化铟 锌(IZO)膜、氮化钛膜、铬膜、钨膜、锌膜、铂膜等的单层膜以外， 还可以使用氮化钛膜和以铝为主要成分的膜的层合结构,氮化钛膜、以 铝为主要成分的膜和氮化钛膜的三层结构等。注意，当采用层合结构 时，可以降低布线的电阻，并实现优良的欧姆接触，且提供作为阳极的 功能。此外，通过使用气相淀积掩模的气相淀积法或者喷墨法，来形成包 含有机化合物的层3616。作为包含有机化合物的层3616，部分使用元 素周期表的第四族的金属配合物。作为能够与该金属配合物组合而使用 的材料，可以使用低分子系材料或高分子系材料。此外，通常，作为用 于包含有机化合物的层的材料，大多使用单层或层合的有机化合物。但 是，在本实施方式中也包括在由有机化合物构成的膜中部分使用无机化 合物的结构。再者，也可以使用已知的三重态材料。再者，作为用于形成在包含有机化合物的层3616上的第二电极(阴 极)3617的材料，使用具有低功函数的材料(Al、 Ag、 Li、 Ca,或这些 材料的合金诸如MgAg、 Mgln、 AlLi、 CaF2,或氮化钙)，即可。注意， 当在包含有机化合物的层3616中产生的光透过第二电极3617时，优选 使用使其膜厚成为薄的金属薄膜和透明导电膜UTO (氧化铟锡)、氧 化铟和氧化锌的合金(In2〇3-ZnO)、或者氧化锌(ZnO)等)的层合 作为第二电极(阴极)3617。再者，通过利用密封剂3605将密封衬底3604和衬底3610贴在一 起，得到显示元件3622被配置在由衬底3610、密封衬底3604以及密封 剂3605围绕的空间3607中的结构。注意，空间3607可以填充有惰性 气体(氮、氩等)或密封剂3605。注意，优选使用环氧类树脂作为密封剂3605。此外，这些材料优选 是尽可能不使湿气和氧气透过的材料。此外，作为密封衬底3604,除了 使用玻璃衬底、石英衬底以外，还可以使用由FRP(玻璃纤维增强塑料)、 PVF(聚氟乙烯)、聚酯、丙烯等构成的塑料衬底。通过如上所述的方法，可以取得显示面板。如图IOA和IOB所示，通过将信号线驱动电路3601、像素部3602、 第二扫描线驱动电路3603以及第一扫描线驱动电路3606形成为一体， 可以实现显示装置的低成本化。注意，显示面板的结构不局限于图IOA所示的结构即将信号线驱动 电路3601、像素部3602、第二扫描线驱动电路3603以及第一扫描线驱 动电路3606形成为一体的结构，并且还可以采用如下结构在IC芯片 上形成相当于信号线驱动电路3601的图11A所示的信号线驱动电路 4201,并且通过COG等将它安装在显示面板上。注意，图11A中的衬 底4200、像素部4202、第二扫描线驱动电路4203、第一扫描线驱动电 路4204、 FPC4205、 IC芯片4206, IC芯片4207、密封^)"底4208、密封 剂4209分别相当于图10A中的衬底3610、像素部3602、第二扫描线驱 动电路3603、第一扫描线驱动电路3606、 FPC3609、 IC芯片3618、 IC
芯片3619、密封衬底3604、密封剂3605。就是说，为了减少耗电量，使用CMOS等在IC芯片上仅形成驱动 电路中需要高速工作的信号线驱动电路。而且，通过使IC芯片为使用 硅薄片等形成的半导体芯片，可以实现进一步的高速工作和低耗电量 化。此外，通过将设置有上述实施方式所示的移位寄存器的第一扫描线 驱动电路4203、第二扫描线驱动电路4204与像素部4202形成为一体， 可以实现4氐成本化。因此，可以实现高清晰度显示装置的低成本化。此外，通过将形成 有功能电路(存储器或緩冲器)的IC芯片安装在FPC4205和衬底4200 的连4妻部分上，可以有效地利用^]"底面积。此外，也可以采用如下结构在IC芯片上形成分别相当于图10A 中的信号线驱动电路3601、第二扫描线驱动电路3603以及第一扫描线 驱动电路3606的图11B中的信号线驱动电路4211、第二扫描线驱动电 路4214以及第一扫描线驱动电路4213,并且通过COG等将它安装在显 示面板上。在此情况下，可以进一步降低高清晰度显示装置的耗电量。 因此，为了进一步降低显示装置的耗电量，优选使用多晶硅作为用于像 素部的晶体管的半导体层。注意，图11B中的衬底4210、像素部4212、 FPC4215、 IC芯片4216、 IC芯片4217、密封衬底4218、密封剂4219 分别相当于图10A中的衬底3610、像素部3602、FPC3609、IC芯片3618、 IC芯片3619、密封衬底3604、密封剂3605。此外，通过使用非晶硅作为用于像素部4212的晶体管的半导体层， 可以实现低成本化。而且，可以制造大型显示面沐反。图15A和15B表示可应用于显示元件3622的显示元件的例子。换 言之，参照图15A和15B说明可应用于上述实施方式所示的像素的显示 元件的结构。图15A中的显示元件具有如下元件结构，在衬底4401上层合阳极 4402、由空穴注入材料构成的空穴注入层4403、由空穴传输材料构成的 空穴传输层4404、发光层4405、由电子传输材料构成的电子传输层 4406、由电子注入材料构成的电子注入层4407和阴才及4408。在此，发 光层4405有时仅由一种发光材料形成，但也可由两种以上材料形成。 此外，本发明的元件的结构不局限于该结构。 除了采用图15A和15B所示的层合有各种功能层的层合结构以外， 还可以采用如下元件，例如使用高分子化合物的元件、高效元件等，该 高效元件利用从三重态激发发光的三重态发光材料形成其发光层。此 外，本发明的元件结构也可以应用于白色显示元件等，该白色显示元件 通过利用空穴阻挡层控制载流子重新组合区域并且将发光区域划分为 两个区域来得到。在图15A所示的本发明的元件的制造方法中，首先，在配置有阳极 4402 (ITO)的衬底4401上依次气相淀积空穴注入材料、空穴传输材料、 发光材料。接着，气相淀积电子传输材料、电子注入材料，最后通过气 相淀积形成阴极4408。以下列举适合用作空穴注入材料、空穴传输材料、电子传输材料、 电子注入材料和发光材料的材料。作为空穴注入材料，当使用有机化合物时，可以使用卟啉类化合 物、酞菁(以下称为"H2Pc")、铜酞菁(以下称为"CuPc，，)等。此外， 当其电离电位的值比空穴传输材料的小且为具有空穴传输功能的材料 时，该材料也可以被用作空穴注入材料。空穴注入材料还包括对导电高 分子化合物施行了化学掺杂法的材料，例如掺有聚苯乙烯磺酸盐(以下 称为"PSS")的聚乙烯二氧噻吩(以下称为"PEDOT")、聚苯胺等。 此外，由于绝缘体的高分子化合物可以实现阳极的平坦化，所以经常使 用聚酰亚胺(以下称为"PI")。再者，也可以使用无机化合物，例如氧 化铝(以下，称为矾土)的超薄薄膜、金属(例如金或铂等)薄膜等。作为空穴传输材料，最广泛使用的是芳香胺类化合物(就是说，具 有苯环-氮键的化合物)。作为广泛使用的材料，有4，4' - 二 ( 二苯胺) -联苯(以下称为"TAD")、它的衍生物诸如4,4，-二[N- (3-甲基 苯基)-N-苯基-氨基]-联苯(以下称为"TPD")或4，4，-二[N- (1 -萘基)-N-苯基-氨基]-联苯(以下称为"ot-NPD")。此外， 还可以举出星爆芳香胺化合物诸如4,4，,4"-三(N,N-二苯基-氨基) 三苯胺(以下称为"TDATA")或4,4，,4，，-三[N- (3-曱基苯基)-N -苯基-氨基]-三苯胺(以下称为"MTDATA")等。作为电子传输材料，经常使用金属配合物。可以使用具有喹啉骨架 或苯并喹啉骨架的金属配合物诸如Alq、 BAlq、三(4-甲基-8-奮啉 醇合)铝(以下称为"Almq" ) 、 二 ( 10 -羟基苯[h]-喹啉)铍(以
下称为"BeBq，，)等。除此之外，也可以使用具有嚅唑类配位体或p塞唑 类配位体的金属配合物诸如二[2 - ( 2 -羟基苯基)-苯并哺唑]锌(以 下称为"Zn(BOX)2" ) 、 二[2- (2-羟基苯基)-苯并噻唑]锌(以下 称为"Zn(BTZ)2")等。而且，除了金属配合物以外，"恶二唑衍生物诸 3口2— (4-联苯基)—5- (4 —tert-丁基苯基)—1,3,4 -哺二"上(以 下称为"PBD，，)或OXD-7等、三唑衍生物诸如TAZ、 3- ( 4 - tert-丁基苯基)-4- (4-乙基苯基)-5- (4-联苯基)-1, 2, 4-三 唑(以下称为"p-EtTAZ")等、菲绕啉衍生物诸如红菲绕啉(以下称 为"BPhen")或BCP等具有电子传输性。作为电子注入材料，可以使用上述电子传输材料。此外，经常使用 绝缘体的超薄薄膜，例如氟化钩、氟化锂、氟化铯等金属卣化物或例如 氧化锂等石威金属氧化物。此外，石咸金属配合物诸如乙酰丙酮锂(以下称 为"Li ( acac )")或8 -喹啉醇合-锂(以下称为"Liq，，)也是有效的。作为发光材料，除了使用金属配合物诸如Alq、 Almq、 BeBq、 BAlq、 Zn(BOX)2、 Zn(BTZ)2等以夕卜，还可以利用各种荧光色素。作为荧光色素， 有蓝色的4,4，-二 (2,2-二苯基-乙烯基)-联苯、橙红色的4- (二 氰基亚甲基)-2-甲基-6- (p-二曱氨基苯乙烯基)-4H-吡喃等。 此外，也可以使用三重态发光材料，其主体是以铂或铱为中心金属的配 合物。作为三重态发光材料，三(2-苯基吡啶)铱、二(2- (4，-tryl) p比啶醇—N，C2')乙酰丙酮铱(以下称为"acaclr(tpy)2" )、2,3,7,8，12,13,17,18 -八乙基-21H, 23H吟啉-铂等是已知的。可以通过将上述具有各功能的材料分别组合，来制造可靠性高的显 示元件。此外，当通过改变具有上述实施方式所示的像素结构的驱动晶体管 的极性而使其成为N沟道型晶体管，并且反转显示元件的相对电极的电 位和电源线的电位的高低时，可以使用以与图15A相反的顺序形成有层 的显示元件。也就是如图15B所示的元件结构在衬底4401上层合阴 极4408、由电子注入材料构成的电子注入层4407、由电子传输材料构 成的电子传输层4406、发光层4405、由空穴传输材料构成的空穴传输 层4404、由空穴注入材料构成的空穴注入层4403、以及阳才及4402。此外，为了提取发光，显示元件的阳极和阴极中的至少一个是透明 的，即可。接着，在衬底上形成TFT和显示元件。显示元件有顶部发射 结构、底部发射结构和双面发射结构的显示元件，其中顶部发射结构是 从与衬底相反的表面提取发光的，底部发射结构是从衬底一侧的表面提 取发光的，而双面发射结构是从衬底一侧的表面及与衬底相反的表面提 取发光的。上述实施方式所示的像素结构可以应用于具有任一种发射结 构的显示元件。参照图12A说明具有顶部发射结构的显示元件。在衬底4500上中间夹着基底膜4505形成驱动TFT4501,并与驱动 TFT4501的源电极接触地形成第一电极4502,且在其上形成包含有机化 合物的层4503和第二电极4504。此外，第一电极4502是显示元件的阳极，第二电极4504是显示元 件的阴极。换言之，包含有机化合物的层4503由第一电极4502和第二 电极4504夹持的部分成为显示元件。在此，作为用于用作阳极的第一电极4502的材料，优选使用具有 高功函数的材料。例如，除了使用氮化钛膜、铬膜、鴒膜、锌膜、铂膜 等的单层膜以外，还可以使用氮化钛膜和以铝为主要成分的膜的层合结 构，氮化钛膜、以铝为主要成分的膜和氮化钛膜的三层结构等。注意， 当采用层合结构时，可以降低布线的电阻，并实现优良的欧姆接触，且 提供作为阳极的功能。可以通过使用反射光的金属膜，来形成不使光透 过的阳才及。此外，作为用于用作阴极的第二电极4504的材料，优选使用由具 有低功函数的材料(Al、 Ag、 Li、 Ca，或这些材料的合金诸如MgAg、 Mgln、 AlLi、 CaF2，或氮化钙)构成的金属薄膜和透明导电膜(ITO (氧 化铟锡)、氧化铟锌(IZO)、氧化锌(ZnO)等)的层合。如此，可 以通过使用薄的金属薄膜和具有透明性的透明导电膜，来形成能够使光 透过的阴极。据此，如图12A中的箭头指示，可以将来自显示元件的光提取到顶 部表面。换言之，在将显示元件应用于图IOA和IOB所示的显示面板的 情况下，光发射到密封衬底3604 —侧。因此，当将具有顶部发射结构 的显示元件使用于显示装置时，使用具有光透过性的衬底作为密封衬底 3604。此外，在提供光学薄膜的情况下，可以在密封衬底3604上设置光 学薄膜。
下面，参照图12B说明具有底部发射结构的显示元件。因为除发射结构之外的结构与图12A相同，所以使用与图12A中相同的符号来说 明。在此，作为用于用作阳极的第一电极4502的材料，优选使用具有 高功函数的材料。例如，可以使用透明导电膜诸如ITO (氧化铟锡)膜 或氧化铟锌(IZO)膜等。可以通过使用具有透明性的透明导电膜，来形成能够使光透过的阳极。此外，作为用于用作阴极的第二电极4504的材料，优选使用由具 有低功函数的材料(Al、 Ag、 Li、 Ca,或这些材料的合金诸如MgAg、 Mgln、 AlLi、 CaF2,或氮化钙)构成的金属膜。如此，可以通过使用反 射光的金属膜，来形成不使光透过的阴极。据此，如图12B中的箭头指示，可以将来自显示元件的光提取到底 部表面。换言之，在将显示元件应用于图IOA和10B所示的显示面板的 情况下，光发射到衬底3610 —侧。因此，当将具有底部发射结构的显 示元件使用于显示装置时，使用具有光透过性的衬底作为衬底3610。此外，在提供光学薄膜的情况下，优选在衬底3610上设置光学薄膜。下面，参照图12C说明具有双面发射结构的显示元件。因为除发射 结构之外的结构与图12A相同，所以使用与图12A中相同的符号来说明。在此，作为用于用作阳极的第一电极4502的材料，优选使用具有 高功函数的材料。例如，可以使用透明导电膜诸如ITO (氧化铟锡)膜 或氧化铟锌(IZO)膜等。可以通过使用具有透明性的透明导电膜，来 形成能够使光透过的阳极。此外，作为用于用作阴极的第二电极4504的材料，优选使用由具 有低功函数的材料(Al、 Ag、 Li、 Ca，或这些材料的合金诸如MgAg、 Mgln、 AlLi、 CaF2，或氮化钙)构成的金属薄膜以及透明导电膜(ITO (氧化铟锡)、氧化铟和氧化锌的合金(ln203 - ZnO )、或者氧化锌(ZnO ) 等)的层合。如此，可以通过使用很薄的金属薄膜以及具有透明性的透 明导电膜，来形成能够使光透过的阴极。据此，如图12C中的箭头指示，可以将来自显示元件的光提取到双 面。换言之，在将显示元件应用于图IOA和10B所示的显示面板的情况 下，光发射到衬底3610—侧和密封衬底3604 —侧。因此，当将具有双 面发射结构的显示元件使用于显示装置时，使用具有光透过性的衬底作 为村底3610以及密封衬底3604。此外，在提供光学薄膜的情况下，优选在衬底3610以及密封衬底 3604双方上设置光学薄膜。此外，可以将本发明适用于通过利用白色显示元件和颜色滤光片实 现全彩色显示的显示装置。例如，如图13所示，也可以采用如下结构在衬底4600上形成基 底膜4602,在其上形成驱动TFT4601，接触于驱动TFT4601的源电极 地形成第一电极4603，在其上形成包含有机化合物的层4604和第二电 极4605。此外，第一电极4603是显示元件的阳极，第二电极4605是显示元 件的阴极。换言之，包含有机化合物的层4604由第一电极4603和第二 电极4605夹持的部分成为显示元件。在图13所示的结构中，发射白色 光。并且，在显示元件的上部分别设置有红色的颜色滤光片4606R、绿 色的颜色滤光片4606G、蓝色的颜色滤光片4606B，以可以实现全彩色 显示。此外，设置有隔离这些颜色滤光片的黑矩阵(也称为"BM")4607。可以将上述显示元件的结构组合而使用，并且可以适当地使用于使 用本发明的脉冲输出电路或移位寄存器来驱动的显示装置。此外，上述 显示面板的结构和显示元件仅是一个例子，当然可以适用另外的结构。实施方式6本发明可以适用于各种各样的电子设备。具体地说，本发明可以适 用于电子设备的显示部分的驱动。作为这种电子设备，可以举出摄像机 或数码相机等的影像拍摄装置、护目镜型显示器、导航系统、声音再现 装置(汽车音响或音响组件等)、计算机、游戏机、便携式信息终端(移 动计算机、手机、便携式游戏机或电子书等)、具备记录媒体的图像再 现装置(具体地说，再现记录媒体诸如数字通用光盘(DVD)等且具备 能够显示其图像的发光装置的装置)等。图14A表示发光装置，它包括框体6001、支撑台6002、显示部分 6003、扬声器部分6004、视频输入端子6005等。可以将本发明的显示 装置使用于显示部分6003。注意，发光装置包括用于个人电脑、电视广 播接收、广告显示等的显示信息的所有发光装置。可以通过利用本发明 的移位寄存器驱动显示部分6003，来实现耗电量的降低。图14B表示照相机，它包括主体6101、显示部分6102、图像接收 部分6103、操作键6104、外部连接端口 6105、快门按钮6106等。可以 通过利用本发明的移位寄存器驱动显示部分6102,来实现耗电量的降 低。图14C表示计算机，它包括主体6201、框体6202、显示部分6203、 键盘6204、外部连接端口 6205、定位设备6206等。可以通过利用本发 明的移位寄存器驱动显示部分6203,来实现耗电量的降低。图14D表示移动计算机，它包括主体6301、显示部分6302、开关 6303、操作4建6304、红外端口 6305等。可以通过利用本发明的移位寄 存器驱动显示部分6302,来实现耗电量的降低。图14E表示具备记录媒体的便携式图像再现装置(具体地说，DVD 再现装置)，它包括主体6401、框体6402、显示部分A6403和B6404、 记录媒体(DVD等)读出部分6405、操作键6406、扬声器部分6407 等。显示部分A6403主要显示图像信息，显示部分B6404主要显示文字 信息。可以通过利用本发明的移位寄存器驱动显示部分A6403和显示部 分B6404，来实现耗电量的降低。图14F表示护目镜型显示器，它包括主体6501、显示部分6502、 臂部分6503。可以通过利用本发明的移位寄存器驱动显示部分6502, 来实现耗电量的降低。图14G表示摄像机，它包括主体6601、显示部分6602、框体6603、 外部连接端口 6604、遥控接收部分6605、图像接收部分6606、电池 6607、声音输入部分6608、操作键6609、目镜部M10等。可以通过利 用本发明的移位寄存器驱动显示部分6602,来实现耗电量的降低。图14H表示手机，它包括主体6701、框体6702、显示部分6703、 声音输入部分6704、声音输出部分6705、操作键6706、外部连接端口 6707、天线6708等。可以通过利用本发明的移位寄存器驱动显示部分 6703,来实现耗电量的降低。如此，可以将本发明适用于所有电子设备。本说明书根据2006年10月17日在日本专利局受理的日本专利申 请编号2006 - 282931而制作，所述申请内容包括在本说明书中。
权利要求
1.一种脉冲输出电路，包括第一至第九晶体管；第一至第六输入端子；以及输出端子，其中，所述脉冲输出电路电接到第一至第五电源线，并且，所述第一晶体管的第一电极电连接到所述第一电源线，所述第一晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第一晶体管的栅电极电连接到所述第四输入端子，并且，所述第二晶体管的第一电极电连接到所述第二电源线，所述第二晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第二晶体管的栅电极电连接到所述第四晶体管的栅电极，并且，所述第三晶体管的第一电极电连接到所述第一输入端子而且所述第三晶体管的第二电极电连接到所述输出端子，并且，所述第四晶体管的第一电极电连接到所述第三电源线而且所述第四晶体管的第二电极电连接到所述输出端子，并且，所述第五晶体管的第一电极电连接到所述第四电源线，所述第五晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第五晶体管的栅电极电连接到所述第四输入端子，并且，所述第六晶体管的第一电极电连接到所述第四电源线，所述第六晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第六晶体管的栅电极电连接到所述第五输入端子，并且，所述第七晶体管的第一电极电连接到所述第五电源线，所述第七晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第七晶体管的栅电极电连接到所述第六输入端子，并且，所述第八晶体管的第一电极电连接到所述第五电源线，所述第八晶体管的第二电极电连接到所述第九晶体管的第二电极，而且所述第八晶体管的栅电极电连接到所述第二输入端子，并且，所述第九晶体管的第一电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第九晶体管的栅电极电连接到所述第三输入端子。
2. 根据权利要求1所述的脉冲输出电路，其中在所述第三晶体管 的第二电极和所述第三晶体管的栅电极之间设置电容元件。
3. —种脉冲输出电路，包括 第一至第九晶体管； 第一电容元件； 第一至第六输入端子；以及丰lr出端子，其中，所述脉冲输出电路电连接到第一至第六电源线， 并且，所述第一晶体管的第一电极电连接到所述第一电源线，所述 第一晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第一晶体管的栅电极电连接到所述第四输入端子，并且，所述第二晶体管的第一电极电连接到所述第二电源线，所述 第二晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第二晶体管的栅电极电连接到所述第四晶体管的栅电极，并且，所述第三晶体管的第一电极电连接到所述第一输入端子，而且所述第三晶体管的第二电极电连接到所述输出端子，并且，所述第四晶体管的第一电极电连接到所述第三电源线，而且所述第四晶体管的第二电极电连接到所述输出端子，并且，所述第五晶体管的第一电极电连接到所述第四电源线，所述第五晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第五晶体管的栅电极电连接到所述第四输入端子，并且，所述第六晶体管的第一电极电连接到所述第四电源线，所述 第六晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第 四晶体管的栅电极，而且所述第六晶体管的栅电极电连接到所述第五输 入端子，并且，所述第七晶体管的第一电极电连接到所述第五电源线，所述 第七晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第 四晶体管的栅电极，所述第七晶体管的栅电极电连接到所述第六输入端 子， 并且，所述第八晶体管的第一电极电连接到所述第五电源线，所述第八晶体管的第二电极电连接到所述第九晶体管的第二电极，而且所述 第八晶体管的栅电极电连接到所述第二输入端子，并且，所述第九晶体管的第一电极电连接到所述第二晶体管的栅电 极以及所述第四晶体管的栅电极，而且所述第九晶体管的栅电极电连接 到所述第三输入端子，并且，所述第一电容元件的第一电极电连接到所述第六电源线，而 且所述第一电容元件的第二电极电连接到所述第二晶体管的栅电极以 及所述第四晶体管的栅电极。
4. 根据权利要求3所述的脉冲输出电路，其中在所述第三晶体管 的第二电极和所述第三晶体管的栅电极之间设置第二电容元件。
5. 根据权利要求1所述的脉冲输出电路，其中所述第一电源线及 所述第五电源线的电位高于所述第二电源线的电位、所述第三电源线的 电位、所述第四电源线的电位以及所述第六电源线的电位。
6. 根据权利要求3所述的脉冲输出电路，其中所述第一电源线及 所述第五电源线的电位高于所述第二电源线的电位、所述第三电源线的 电位、所述第四电源线的电位以及所述第六电源线的电位。
7. 根据权利要求5所述的脉冲输出电路，其中所述第五电源线的 电位低于所述第 一电源线的电位。
8. 根据权利要求6所述的脉冲输出电路，其中所述第五电源线的 电位低于所述第一电源线的电位。
9. 根据权利要求1所述的脉冲输出电路，其中所述第一至第九晶 体管包括非晶硅。
10. 根据权利要求3所述的脉冲输出电路，其中所述第一至第九晶 体管包括非晶硅。
11. 根据权利要求1所述的脉冲输出电路，其中所述第一至第九晶 体管是N沟道型薄膜晶体管。
12. —种移位寄存器，包括包括第(m-2)脉冲输出电路、第(m - 1 )脉冲输出电路、第m 脉冲输出电路、第(m+l )脉冲输出电路以及第(m+2)脉冲输出电路 (m^3)的多个脉冲输出电^各；以及 输出时钟信号的第一至第四信号线， 其中，各所述脉冲输出电路包括第 一 至第六输入端子和输出端子，并且，所述第m脉冲输出电路的所述第一至第三输入端子电连接到所述第 一至第四信号线中的三个不同的信号线，并且，所述第m脉冲输出电路的所述第四输入端子电连接到所述第 (m-2)脉沖输出电路的所述输出端子，并且，所述第m脉冲输出电路的所述第五输入端子电连接到所述第 (m - 1 )脉冲输出电路的所述输出端子，并且，所述第m脉冲输出电路的所述第六输入端子电连接到所述第 (m+2)脉冲输出电路的所述输出端子，并且，所述第m脉冲输出电路的所述输出端子电连接到所述第(m -2)脉冲输出电路的所述第六输入端子、所述第(m+l)脉冲输出电路 的所述第五输入端子以及所述第(m+2)脉沖输出电路的所述第四输入 端子。
13. 根据权利要求12所述的移位寄存器，其中所述第一至第四信号线中的一个信号线输出第一时钟信号， 并且，所述第一至第四信号线中的另一个信号线输出延迟了 1/2周 期的第二时钟信号。
14. 根据权利要求9所述的移位寄存器，其中，各所述脉冲输出电路包括第一至第九晶体管， 并且，各所述脉冲输出电路电连接到第一至第五电源线， 并且，所述第一晶体管的第一电极电连接到所述第一电源线，所述 第一晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第一晶体管的栅电极电连接到所述第四输入端子，并且，所述第二晶体管的第一电极电连接到所述第二电源线，所述 第二晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第 二晶体管的栅电极电连接到所述第四晶体管的栅电极，并且，所述第三晶体管的第一电极电连接到所述第一输入端子，而 且所述第三晶体管的第二电极电连接到所述输出端子，并且，所述第四晶体管的第一电极电连接到所述第三电源线，而且 所述第四晶体管的第二电极电连接到所述输出端子，并且，所述第五晶体管的第一电极电连接到所述第四电源线，所述 第五晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第五晶体管的栅电极电连接到所述第四输 入端子，并且，所述第六晶体管的第一电极电连接到所述第四电源线，所述 第六晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第 四晶体管的栅电极，而且所述第六晶体管的栅电极电连接到所述第五输 入端子，并且，所述第七晶体管的第一电极电连接到所述第五电源线，所述 第七晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第 四晶体管的栅电极，而且所述第七晶体管的栅电极电连接到所述第六输 入端子，并且，所述第八晶体管的第一电极电连接到所述第五电源线，所述 第八晶体管的第二电极电连接到所述第九晶体管的第二电极，而且所述 第八晶体管的栅电极电连接到所述第二输入端子，并且，所述第九晶体管的第一电极电连接到所述第二晶体管的栅电 极以及所述第四晶体管的栅电极，而且所述第九晶体管的栅电极电连接 到所述第三输入端子。
15. —种显示装置，包括 <象素；以及驱动所述像素的移位寄存器， 其中，所述移位寄存器包括包括第(m-2)脉冲输出电路、第(m-l)脉冲输出电路、 第m脉冲输出电路、第(m+l )脉冲输出电路以及第(m+2)脉沖 输出电路(m^3)的多个脉冲输出电路；以及输出时钟信号的第一至第四信号线， 并且，各所述脉冲输出电路包括第一至第六输入端子和输出端子， 并且，所述第m脉冲输出电路的所述第一至第三输入端子电连接到 所述第一至第四信号线中的三个不同信号线，并且，所述第m脉沖输出电路的所述第四输入端子电连接到所述第 (m-2)脉冲输出电路的所述输出端子，并且，所述第m脉冲输出电路的所述第五输入端子电连接到所述第 (m - 1 )脉冲输出电路的所述输出端子，并且，所述第m脉沖输出电路的所述第六输入端子电连接到所述第(m+2)脉冲输出电路的所述输出端子，并且，所述第m脉冲输出电路的所述输出端子电连接到所述第(m -2)脉冲输出电路的所述第六输入端子、所述第(m+l)脉冲输出电路 的所述第五输入端子以及所述第(m+2)脉冲输出电路的所述第四输入 端子。
16. 根据权利要求15所述的显示装置，其中，所述第 一至第四信号线中的 一个信号线输出第 一 时钟信号， 并且，所述第一至第四信号线中的另一个信号线输出延迟了 1/2周 期的第二时钟信号。
17. 根据权利要求15所述的显示装置，其中，各所述脉冲输出电路包括第一至第九晶体管， 并且，各所述脉冲输出电路电连接到第一至第五电源线， 并且，所述第一晶体管的第一电极电连接到所述第一电源线，所述 第一晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第一晶体管的栅电极电连接到所述第四输入端子，并且，所述第二晶体管的第一电极电连接到所述第二电源线，所述 第二晶体管的第二电极电连接到所述第三晶体管的栅电极，而且所述第二晶体管的栅电极电连接到所述第四晶体管的栅电极，并且，所述第三晶体管的第一电极电连接到所述第一输入端子，而且所述第三晶体管的第二电极电连接到所述输出端子，并且，所述第四晶体管的第一电极电连接到所述第三电源线，而且所述第四晶体管的第二电极电连接到所述输出端子，并且，所述第五晶体管的第一电极电连接到所述第四电源线，所述第五晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第五晶体管的栅电极电连接到所述第四输入端子，并且，所述第六晶体管的第一电极电连接到所述第四电源线，所述 第六晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第四晶体管的栅电极，而且所述第六晶体管的栅电极电连接到所述第五输 入端子,并且，所述第七晶体管的第一电极电连接到所述第五电源线，所述 第七晶体管的第二电极电连接到所述第二晶体管的栅电极以及所述第　四晶体管的栅电极，而且所述第七晶体管的栅电极电连接到所述第六输 入端子，并且，所述第八晶体管的第一电极电连接到所述第五电源线，所述 第八晶体管的第二电极电连接到所述第九晶体管的第二电极，而且所述 第八晶体管的栅电极电连接到所述第二输入端子，并且，所述第九晶体管的第一电极电连接到所述第二晶体管的栅电 极以及所述第四晶体管的栅电极，而且所述第九晶体管的栅电极电连接 到所述第三输入端子。
18. 根据权利要求1所述的脉冲输出电路，其还包括第十晶体管、 第十一晶体管、第十二晶体管、以及第十三晶体管，其中，所述第十晶体管的栅电极连接到所述第五晶体管的所述第二 电极，所述第十晶体管的第一电极连接到所述第一输入端子，而且所述 第十晶体管的第二电极连接到所述第二输出端子，并且，所述第十一晶体管的栅电极连接到所述第二晶体管的所述栅 电极以及所述第四晶体管的所述栅电极，所述第十一晶体管的第一电极 连接到第八电源线，而且所述第十 一 晶体管的第二电极连接到所述第二 输出端子，并且，所述第十二晶体管的栅电极连接到所述第九晶体管的所述栅 电极，所述第十二晶体管的第一电极连接到第九电源线，而且所述第十 二晶体管的第二电极连接到所述第二输出端子，并且，所述第十三晶体管的栅电极连接到所述第九晶体管的所述栅 电极，所述第十三晶体管的第一电极连接到第七电源线，而且所述第十 三晶体管的第二电极连接到所述输出端子，该输出端子为第一输出端子。
19. 根据权利要求18所述的脉冲输出电路，其还包括电容元件， 其中，所述电容元件的第一电极连接到所述第二输出端子，而且所述电容元件的第二电极连接到所述第十晶体管的所述栅电极以及所述 第 一 晶体管的所述第二电极。
20. —种具有根据权利要求15所述的显示装置的电子设备， 其中，所述电子设备选自发光装置、影像拍摄装置、计算机、移动计算机、便携式图像再现装置、以及护目镜型显示器。
21. —种包括根据权利要求12所述的移位寄存器的半导体装置。
22. —种具有根据权利要求21所述的半导体装置的电子设备， 其中，所述电子设备选自发光装置、影像拍摄装置、计算机、移动 计算机、便携式图像再现装置、以及护目镜型显示器。
全文摘要
本发明的目的在于在移位寄存器中抑制晶体管的阈值电压的变动以防止在非选择期间中晶体管错误工作。本发明的特征在于在设置在移位寄存器中的脉冲输出电路中，在不输出脉冲的非选择期间中对处于浮动状态的晶体管的栅电极定期供给电位以使栅电极接通。此外，其特征还在于通过定期使其他晶体管接通或截止，来对晶体管的栅电极供给电位。
文档编号H03K3/356GK101166023SQ20071018081
公开日2008年4月23日 申请日期2007年10月17日 优先权日2006年10月17日
发明者三宅博之 申请人:株式会社半导体能源研究所