专利名称：一种具上升下降时间调整功能的mos电流模式逻辑电路的制作方法
技术领域：
本实用新型涉及MOS电流模式逻辑电路，尤其涉及一种具上升下降时间调 整功能的M0S电流模式逻辑电路。
背景技术：
在传统的低速电流模式逻辑电路中，上升时间和下降时间的不匹配不会对 电路的最终性能造成很大的影响，但是对于高速或超高速的电路，这种情况就 不能忽视了，尤其对于电流模式逻辑电路的输出信号，其上升时间和下降时间 之间的匹配对眼图特性影响非常大。而眼图测试作为评判高速电路抗噪声干扰 的重要方法，故在高速电路中需保持上升时间和下降时间的匹配，即上升时间 和下降时间均需与设计值 一致。参见图1，其显示了现有技术中一预设计的M0S电流模式逻辑电路(MOS Current Mode Logic;简称MCML)电路的结构，如图所示，该预设计的MCML电 路主要包括由N沟道场效应管M0和Ml构成的第一输入差分对、电性连接在第 一输入差分对M0和Ml的漏极和一电压源VDD间的漏极电阻对RO和Rl 、电性 连接在第一输入差分对MO和Ml的漏极与地间的第二接地电容对C0、 CI和电性 连接在第一输入差分对MQ和Ml的源极与地间的且由N沟道场效应管M2构成的 恒流源，该第一输入差分对MQ和Ml的栅极分别为正负极输入信号INP和INN 的输入端，其漏极分别为正负极输出信号OUTP和OUTN的输出端。但是，上述结构的预设计的MCML电3各会出现上升时间和下降时间不匹配的 状况，经上升时间和下降时间测试仪器(例如为示波器)的测试图1所示的电 路的上升时间和下降时间分别为274和221皮秒，与两者均为193皮秒的设计 值相比，两者均明显大于设计值。如此将会影响通过眼图测试测量电路的抗噪 特性。因此，如何提供一种具上升下降时间调整功能的MOS电流模式逻辑电路以将预设计的M0S电流模式逻辑电路的均大于设计值的上升和下降时间调整到设计值，已成为业界亟待解决的技术问题。 实用新型内容本实用新型的目的在于提供一种具上升下降时间调整功能的MOS电流模式 逻辑电路，通过所述电路可将上升时间和下降时间均调整为设计值。本实用新型的目的是这样实现的 一种具上升下降时间调整功能的MOS电 流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间均 大于设计值时将两者均调整为设计值，该具上升下降时间调整功能的MOS电流 模式逻辑电路包括预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式 逻辑电路具有一第一输入差分对，该具上升下降时间调整功能的MOS电流模式 逻辑电路还包括两漏极串联连接在该第 一输入差分对的两源极上的第二输入差 分对以及电性连接在该第 一输入差分对的两源极与地间的第一4妻地电容对。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该预设计 的MOS电流模式逻辑电路还具有漏极电阻对、第二接地电容对和一电性连接在 该第二输入差分对源极与地间的恒流源，该第 一输入差分对的两漏才及分别通过 该漏极电阻对电性连接至一 电压源，该第 一输入差分对的两漏极还分别通过该 第二接地电容对电性连接至地。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该恒流源 为N型场效应管，该N型场效应管的漏才及连^妄在该第二输入差分对的两源极上， 其源纟及连4妻在地上。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该具上升 下降时间调整功能的MOS电流模式逻辑电路的信号输入、输出端分别设置在该 第一输入差分对的栅极和漏极，该信号输入端还设置在该第二输入差分对的栅 极。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该第一输 入差分对由N型场效应管构成。在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该第二输 入差分对由N型场效应管构成。与现有技术预设计的M0S电流模式逻辑电路的上升和下降时间均大于设计 值相比，本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路在预 设计的MOS电流模式逻辑电路的第一输入差分对的两源极串联连接了第二输入 差分对，并在该第 一输入差分对的两源极与地间电性连接了第二接地电容对， 通过测试可发现电路的上升和下降时间均被调整到了设计值。
本实用新型的具上升下降时间调整功能的MOS电流;漠式逻辑电^^由以下的实施例及附图给出。图1为现有技术的预设计的MOS电流模式逻辑电路的电路图；图2为本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路的电路图。
具体实施方式
以下将对本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路 作进一步的详细描述。本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路，用于在 预设计的MOS电流模式逻辑电路的上升和下降时间均大于设计值时将两者均调 整为设计值。在本实施例中，所述预设计的MOS电流模式逻辑电路如图1所示， 在其他实施例中，所述预设计的MOS电流模式逻辑电路可由多个如图1所示的 电路串联或并联而成。参见图2,本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路 包括预设计的MOS电流模式逻辑电路(如图1所示)、由N沟道场效应管M3和 M4构成第二输入差分对和第一接地电容对C2和C3;所述预设计的MOS电流才莫 式逻辑电路包括N沟道场效应管MO和Ml构成的第一输入差分对、漏极电阻对 R0和R1、第二接地电容对C0和C1、电性连接在第二输入差分对M3和M4的源 极与地间的且由N沟道场效应管M2构成的恒流源，所述第一输入差分对MO和 Ml的两漏极分别通过所述漏极电阻对RQ和Rl电性连接至电压源VDD，所述第 一输入差分对MO和Ml的两漏纟及还分别通过所述第二接地电容对CO和CI电性连接至地；该第二输入差分对M3和M4的漏极串联连接在第一输入差分对M0和 Ml的两源极上，该第一接地电容对C2和C3电性连接在所述第一输入差分对MO 和Ml的两源才及与i也间。本实用新型的具上升下降时间调整功能的M0S电流模式逻辑电路的正负极 输入信号INP和INN的输入端分别为第一输入差分对MQ和Ml的栅极，正负极 输出信号0UTP和0UTN的输出端分别为第一输入差分对Ml和MO的漏极，该正 负极输入信号INP和I丽还输入至第二输入差分对M3和M4的4册极。经上升时间和下降时间测试仪器(例如为示波器)测试本实用新型的具上 升下降时间调整功能的MOS电流模式逻辑电路测出所述上升和下降时间均为193 皮秒，两者均达到了设计值。综上所述，本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电 路在预设计的MOS电流模式逻辑电路的第一输入差分对的两源极上串联连接了 第二输入差分对，并在所述第一输入差分对的两源极与地间电性连接了第 一接 地电容对，通过测试可发现电路的上升和下降时间均被调整到了设计值。
权利要求1、一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间均大于设计值时将两者均调整为设计值，该具上升下降时间调整功能的MOS电流模式逻辑电路包括预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式逻辑电路具有一第一输入差分对，其特征在于，该具上升下降时间调整功能的MOS电流模式逻辑电路还包括两漏极串联连接在该第一输入差分对的两源极上的第二输入差分对以及电性连接在该第一输入差分对的两源极与地间的第一接地电容对。
2、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该预设计的MOS电流模式逻辑电路还具有漏极电阻对、第二接地 电容对和一电性连接在该第二输入差分对源极与地间的恒流源，该第一输入差 分对的两漏极分别通过该漏极电阻对电性连4妻至一 电压源，该第 一输入差分对 的两漏极还分别通过该第二接地电容对电性连接至地。
3、 如权利要求2所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该恒流源为N型场效应管，该N型场效应管的漏极串联连接在该 第二输入差分对源极上，其源极连接在地上。
4、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该具上升下降时间调整功能的MOS电流模式逻辑电路的信号输入、 输出端分别设置在该第一输入差分对的栅极和漏极，该信号输入端还设置在该 第二输入差分对的栅极。
5、 如权利要求1所述的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该第一输入差分对由N型场效应管构成。
6、 如权利要求1所迷的具上升下降时间调整功能的MOS电流模式逻辑电路， 其特征在于，该第二输入差分对由N型场效应管构成。
专利摘要本实用新型提供了一种具上升下降时间调整功能的MCML电路，用于在预设计的MCML电路的上升和下降时间均大于设计值时将两者均调整为设计值。现有技术预设计的MCML电路上升和下降时间均大于设计值，会严重影响电路的抗噪测试。本实用新型的具上升下降时间调整功能的MCML电路包括具有一第一输入差分对的预设计的MOS电流模式逻辑电路、两漏极串联连接在该第一输入差分对的两源极上的第二输入差分对以及电性连接在该第一输入差分对的两源极与地间的第一接地电容对。通过本实用新型的具上升下降时间调整功能的MCML电路可将预设计的MCML电路的上升和下降时间均调整为设计值。
文档编号H03K19/017GK201113974SQ200720076619
公开日2008年9月10日 申请日期2007年10月24日 优先权日2007年10月24日
发明者皓 刘, 喻骞宇, 杨家奇, 沈志远, 邓志兵 申请人:中芯国际集成电路制造(上海)有限公司