专利名称：对栅极泄漏不敏感的电流镜电路的制作方法
技术领域：
001本发明一般地涉及集成电路，更特别地涉及电流镜电路。
背景技术：
002电流镜通常被用于模拟电路中以产生与输入电流成比例的输出电 流。电流镜中输出电流和输入电流的比例常数通常被称为镜像比
(mirroringratio)。通常，可以仅通过利用两个MOS (金属氧化物半导体) 晶体管来实现最简单的电流镜电路。随着CMOS (互补MOS)技术发展 到超深亚微米(UDSM)时代，MOS晶体管的尺寸变得急剧地按比例縮 小。在当前的90/65nm的CMOS技术中，由于非常薄的栅极氧化物厚度， MOS输入阻抗不再仅是电容性的。现在栅极阻抗具有占优势的电阻分量， 其可被归属于栅极泄漏。通常，在双极型晶体管中，基极电流决定集电 极电流，而在MOS晶体管的情况下，漏极电流并不决定于栅极电流，这 是因为MOS晶体管可以粗略地用压控电流源进行模拟。在这种情况下， 在操作过程中受到影响的基本模拟电路的一种是电流镜。在MOS电路中， 简单二极管连接成的晶体管一般表现为非常好的电流镜。在这一简单电 流镜电路中，栅极泄漏会导致与镜像率成比例的输出电流中的误差。常 常希望当电流镜两端具有小电压(通常被称为净空电压(headroom))时 电流镜具有好的精确性。通常，短沟道MOS晶体管具有更低的输出阻抗， 该输出阻抗导致了由二极管晶体管和镜晶体管的漏极电压之间差异造成 的的镜像误差。归因于晶体管的更低输出阻抗的镜像误差被称为系统误 差。
003为了克服这一问题，传统的共射共基(cascoding)方法利用四个 MOS晶体管来完善电流镜电路。与简单的双晶体管镜像技术相比，这一 传统方法中的共射共基电流源需要更大的净空电压。这些架构使系统误 差最小化。但如果存在显著的栅极泄漏，大多数传统共射共基电流镜或
5简单MOS二极管电流镜要忍受大的输出电流误差。其它传统技术在镜像 晶体管之间或者利用放大器或者利用源极跟随器，这也可以用来解决栅 极泄漏问题。然而，尽管使用源极跟随器导致对栅极泄漏不敏感，但仍 需要很大的输入净空电压。存在其它利用反馈放大器的传统技术，这些 反馈放大器需要更大的面积和功率。
发明内容
004根据本主题的一个方面，提供一种电流镜电路，其包括接收输入 电流的输入级和提供输出电流的输出级。进一步地，该电流镜电路包括 连接在所述输入级和所述输出级之间的一对互补源极跟随器。这一对互 补源极跟随器接收第一电流源和第二电流源，并为所述输入级和所述输 出级建立偏置电压，所述偏置电压是独立于所述输入级和所述输出级之 间栅极泄漏的所述输入电流的函数。这使得输出电流能够正比于输入电 流并独立于栅极泄漏。
005图l是根据本发明实施方式对栅极泄漏不敏感的电流镜电路的示意图。
006图2是根据本发明实施方式对栅极泄漏不敏感的共射共基电流镜 电路的示意图。
007图3是根据本发明实施方式的另一种对栅极泄漏不敏感的共射共 基电流镜的示意图。
008图4和图5是根据本发明实施方式举例说明针对如图1-图3所示 的电流镜电路的电流源补偿的示意图。
具体实施例方式
009通过描述本发明的示例性实施方式来举例说明可实现本发明原理 的一些方法。
010现在参考图1，其图示说明对栅极泄漏不敏感的电流镜电路100 的示例性实施例。如图1所示，电流镜电路100包括输入级110、输出级120和一对互补源极跟随器130。进一步如图1所示，输入级110包括第 一节点nl和第一镜晶体管MNl。第一镜晶体管MN1包括源电极、栅电 极和漏电极。第一镜晶体管MN1的漏电极连接到第一节点nl。
011进一步如图1所示， 一对互补源极跟随器130包括PMOS源极跟 随器132和NMOS源极跟随器134。进一步如图1所示，PMOS源极跟 随器132包括第二节点n2和PMOS晶体管MP—S。 PMOS晶体管MP—S 包括源电极、栅电极和漏电极。NMOS源极跟随器134包括NMOS晶体 管MN—S和第三节点n3。 NMOS晶体管MN—S包括源电极、栅电极和漏 电极。同样如图l所示，输出级120包括第二镜晶体管MN2，该第二镜 晶体管MN2是包括源电极、栅电极和漏电极的NMOS晶体管。
012如图l所示，节点nl连接到第一镜晶体管MN1的漏极上。此外， 节点nl还被连接以接收输入电流Iin。进一步如图1所示，节点n2连接 到PMOS晶体管MP—S的源极上。节点n2被连接以接收第一电流源II。 同时如图1所示，节点nl连接到PMOS晶体管MP一S的栅极上。进一步 地，PMOS晶体管的漏极连接到接地端140。
013此外，如图1所示，NMOS晶体管MN—S的漏极耦合到电源。 NMOS晶体管MN_S的栅极连接到节点n2，且NMOS晶体管MN—S的 源极经由节点n3连接到第二电流源I2。同时，如图1所示，第二镜晶体 管MN2的漏极被连接以提供输出电流Iout。第二镜晶体管MN2的栅极 连接到节点n3。第二镜晶体管MN2的源极连接到接地端140。
014在操作过程中，上述电流镜电路100经由节点nl接收输入电流 Iin并提供输出电流Iout。进一步地，PMOS源极跟随器132接收第一电 流源Il， NMOS源极跟随器134接收第二电流源I2，并建立偏置电压， 该偏置电压独立于输入级110和输出级120之间的栅极泄漏。节点n3 处的栅极泄漏被称为ig，其由NMOS源极跟随器134提供，因此节点n3 处的栅极电压独立于栅极泄漏(这同样适用于当第一镜晶体管MN1和第 二镜晶体管MN2均为上述的PMOS基晶体管的情况，但是互补源极跟随 器的次序需要反转，且输入电流和输出电流的方向也需要反转)。
015图1所示的电流镜电路IOO对栅极泄漏不敏感且仅需要小的输入 净空电压。在图1所示的实施例中，通过使用包括PMOS源极跟随器132的一对互补源极跟随器130来降低电流镜电路IOO所需的输入净空电压。
如图1所示，通过从偏置到VTm+VTs+Vonm+Vons的节点n2减去 VTp+Vonj(其中Vtp禾Q Von_p分别是PMOS晶体管MP—S的阈值电压和 过驱动电压)，PMOS晶体管MP_S为输入电流源Iin提供额外的净空电 压，其中V、、 VTs、 Vonm和Vons分别是第二电流镜晶体管MN2 (在这 些实施例中，第一镜晶体管MN1和第二镜晶体管MN2的阈值电压和过 驱动电压相同)和NMOS源极跟随器MN一S的阈值电压和过驱动电压。 如果PMOS晶体管MP_S和NMOS晶体管MN一S之间存在Vt失系，则 可以从电压和(VTs+Vons+VTm)中消减去电压和(VTp+Von_p)。通常， 总的消减并不能在整个过程步骤中保持，且与通过(VTs+V0ns+VTm)和 (VTp+ V0n_p)之间的差异计算处的限制V。^相比，输入净空电压需求
016现在参考图2，其图示说明对栅极泄漏不敏感的共射共基电流镜 电路200的示例性实施例。图2中所示的共射共基电流镜电路偏置图1 所示的电流镜电路的输出共射共基放大器。共射共基电流镜电路200与 图1所示的电流镜电路100类似，不同之处在于输出级包括连接到第二 镜晶体管MN2的第二NMOS晶体管MN一CAS。此外，共射共基电流镜 电路200包括复制电路210，该复制电路为第二 NMOS晶体管MN_CAS 产生偏置。
017如图2所示，复制电路210包括输入级220，该输入级连接到一 对互补源极跟随器230，这一对互补源极跟随器类似于图1所示的输入级 110和一对互补源极跟随器130，不同之处在于在输入级220中还有第二 NMOS晶体管MN—CAS一r连接到第一镜晶体管MN l_r。与输出级120 相关的第二 NMOS晶体管MN一CAS包括源电极、栅电极和漏电极。进 一步地，与复制电路210的输入级220相关的第二 NMOS晶体管 MN一CAS—r包括源电极、栅电极和漏电极。
018如图2所示，第二 NMOS晶体管MN—CAS的源电极连接到第二 镜晶体管MN2的漏电极。NMOS晶体管MN_CAS的漏电极被连接以提 供输出电流Iout。与复制电路210的输入级220相关的第二 NMOS晶体 管MN_CAS—r的漏电极被连接以接收输入电流Iin—r。进一步地，第二NMOS晶体管MN_CAS—r的源电极连接到与复制电路210相关的第一镜 晶体管MNl_r。同时如图2所示，第二 NMOS晶体管MN—CAS的栅电 极连接到与复制电路210相关的第二 NMOS晶体管MN一CAS一r的栅电 极。此外如图2所示，第二 NMOS晶体管MN—CAS一r的漏电极连接到第 二 NMOS晶体管MN—CAS—r的栅电极。
019图2所示的共射共基电流镜电路200通过使用复制电路210来偏 置图1所示的电流镜电路100的输出共射共基放大器。如图2所示，复 制电路210将nl_r节点处的电压偏置到与节点nl处的电压相同。 MN—CAS—r偏置共射共基放大器。结果，第一镜晶体管MN1和第二镜晶 体管MN2的漏极电压可以充分地彼此近似，以此使系统镜像误差最小化。 漏极电压之间的差异是由于复制电路210和主偏置级130之间的失配， 共射共基的第二 NMOS晶体管MN_CAS_r的栅极泄漏以及复制电路210 和主偏置级130之间的泄漏电流的差异。源极跟随器所用的电流源II、 12、 II—r和I2_r并不需要充分地彼此近似。这种电流源的输出净空电压 是(VTm+VTs+Vonm+Vons) - (VTp+Von_p) +Von—cas。通过适当设计MP—S， 我们可以利用(VTp+V0n_p)来补偿(VTm+VTs)。图2所示电路的输入净 空电压可以高于期望电压值(Vonm)，高出的量可以等于由PMOS源极 跟随器132所提供的消除误差。共射共基电流镜电路200的输出净空电 压可以高于输入净空电压，高出的量为共射共基放大器的过驱动电压
(Von—cas)。复制偏置追踪第一镜晶体管MN1和MN—CAS的过程变化， 因此使偏置余量的最优化成为可能。同时将复制电路210做得小些，这 通过相对于主偏置级130将其等比例縮小来实现。
020图2所示的共射共基电流镜电路200降低系统镜像误差而不使用 输入共射共基放大器且与图1所示的电流镜电路100相比不增大输入净 空电压需求。此外，共射共基电流镜电路200通过输出共射共基放大器 提高输出阻抗。
021现在参考图3，其图示说明具有共射共基偏置电路300的对栅极 泄漏不敏感的电流镜的示例性实施例。图3所示的共射共基偏置电路300 类似于图1所示的电流镜电路100，不同之处在于输入级具有第一对镜晶 体管且输出级具有第二对镜晶体管。如图3所示，第一对镜晶体管包括第一输入镜晶体管MN1—CAS和第一镜晶体管MN1。第二对镜晶体管包 括第一输出镜晶体管MN2—CAS和第二镜晶体管MN2。022第一输入镜晶体管MN1—CAS、第一镜晶体管MN1、第一输出镜 晶体管MN2—CAS和第二镜晶体管MN2中的每一个均包括源电极、栅电 极和漏电极。如图3所示，节点nl连接到第一输入镜晶体管MN1一CAS 的漏电极。第一输入镜晶体管MN1_CAS的源电极连接到第一镜晶体管 MN1的漏电极。第一输入镜晶体管MN1一CAS的栅电极连接到第一输出 镜晶体管MN2—CAS的栅电极。此外，第一输出镜晶体管MN2_CAS的 漏电极被连接以提供输出电流Iout。
023在图3所示的共射共基偏置电路300中，如果VTp+V0n_p补偿 VTs+VonS，则输入净空电压与大摆幅共射共基放大器具有可比性，且依 赖于Vbias的输出净空电压可以低至第二镜晶体管MN2和第一输出镜晶 体管MN2_CAS的过驱动电压之和。图3所示的共射共基偏置电路300 可以用作在具有高栅极泄漏的任何CMOS处理中的一般电流镜电路。
024现在参考图4和图5，其图示说明用于图1-图3所示电流镜电路 的电流补偿的实施例。图1和图3所示的栅极泄漏校正电路具有三级 输入级、 一对互补源极跟随器极和输出级。如果使MN—S的跨导gm比 较小，节点n3可以给出适度高的阻抗节点以产生米勒(Miller)补偿效 应。解耦电容可以插入到节点n3以降低接地噪声的影响，而不影响稳定 性。图1-图3所示电流镜电路的详细稳定性分析并未包括在本公开内， 因为它们在相关领域是公知的。执行图4所示电路的小信号分析，得到 由如下等式给出的回路增益
+ gds) 0Cg + gmn)x(々gmp)……
025以下等式(3)提供如图5所示添加米勒补偿后的回路增益。
^^(i + cc(n))
j ^ =__Sis_门026在电流镜的情况中，与Cg (栅极电容+解耦电容)相比，(负 载电容)比较小。我们已经假设Cg》CL。极点和零点由如下等式(4)给出。j = 2 =——_ 3 = — (CL+Cg) = j =--^- (4)
gmNcc ,(cg + Q, &cL《 c,， cc(i z —丄)
gmN
027从以上等式可以看出，Rz需要大于l/gmN以便零点位于左半平面。 以下等式(5a)显示针对具有相位裕量大于60。的情况确保p2 > 2UGB
( gmn/Cc)的关系。参数zl、 p3和p4需要确保在参数UGB之外。在这 种情况下，Cl可以较小，因此p4可以容易地保持在参数UGB之外。为 了满足以上条件且使zl在p3之前，Rz遵从以下等式
1 >丄(&)……5"
gum g mW C(
1《i + ^)〈尺〈(丄+丄).
.56
gmn
028通过用(gds，gds2) /gm2替换gds，相同的分析可以适用于图3所 示的电路，其中gm2和gw为MN—CAS的跨导和输出电导。
029在一些实施例中，图1所示的第一镜晶体管和第二镜晶体管为 PMOS晶体管。同时在一些实施例中， 一对互补源极跟随器130包括 PMOS源极跟随器134和NMOS源极跟随器132。还有在一些实施例中， PMOS源极跟随器134包括第三节点n3和PMOS晶体管MN—S。该PMOS 晶体管MN_S包括源电极、栅电极和漏电极。此外，在这些实施例中， NMOS源极跟随器132包括NMOS晶体管MP—S和第二节点n2。该NMOS 晶体管MP一S包括源电极、栅电极和漏电极。可以预见到在这些实施例 中，图1所示的电流Iin和Iout的方向被反转，且电源和接地端140也互 换。
030上述方法和设备提供各种方案来提供对栅极泄漏不敏感的电流镜 电路。上述方法和设备利用一对互补源极跟随器来降低电流镜电路的输 入净空电压需求。上述电路可以使用米勒补偿来帮助降低补偿电容。接 地的解耦电容也可以添加到镜像栅极节点以降低接地噪声影响而不影响 电流镜电路的稳定性。利用NMOS基电流镜电路描述了上述电路，但它 们同样适用于PMOS基电流镜电路。此外，由于添加上述栅极泄漏容限 方案而造成的对硅面积需求的影响是相当低的。
031应该理解，所述示例性实施方式仅是示例性的，而不是限制性的。通过阅读上述说明书，对本领域技术人员来说本发明权利要求范围内的 很多其它实施例是显而易见的。
权利要求
1.一种电路，其包括一输入级，其接收输入电流；一输出级，其提供输出电流；和一对互补源极跟随器，其连接在所述输入级和所述输出级之间，所述一对互补源极跟随器分别接收第一电流源和第二电流源，并为所述输入级和所述输出级建立偏置电压，所述偏置电压是是独立于所述输入级和所述输出级之间的栅极泄漏的所述输入电流的函数。
2. 如权利要求l所述的电路，其中所述一对互补源极跟随器包括PMOS或NMOS源极跟随器；禾口NMOS或PMOS源极跟随器，其连接到所述PMOS或NMOS源极跟 随器，其中所述PMOS或NMOS源极跟随器连接到所述输入级，且其中所 述NMOS或PMOS源极跟随器连接到所述输入级和所述输出级。
3. 如权利要求2所述的电路，其中所述输入级包括 第一节点，其连接以接收所述输入电流；和第一镜晶体管，其具有源电极、栅电极和漏电极，且其中所述第一镜 晶体管的所述漏电极连接到所述第一节点。
4. 如权利要求3所述的电路，其中所述PMOS或NMOS源极跟随 器包括第二节点，其连接以接收所述第一电流源；和PMOS或NMOS晶体管，其具有源电极、栅电极和漏电极，其中所述 PMOS或NMOS晶体管的所述源电极连接到所述第二节点，所述栅电极连 接到所述第一节点，且所述PMOS晶体管的所述漏电极连接到接地端。
5. 如权利要求4所述的电路，其中所述NMOS或PMOS源极跟随 器包括第三节点；和NMOS或PMOS晶体管，其具有源电极、栅电极和漏电极，其中所 述NMOS或PMOS晶体管的所述源电极连接到所述第二电流源，其中 所述NMOS或PMOS晶体管的所述栅电极连接到所述第二节点，其中 所述NMOS或PMOS晶体管的所述源极连接到所述第三节点，且其中 所述第三节点连接到所述第一镜晶体管的所述栅电极，其中所述第三节 点经由所述第二电流源连接到所述接地端，且所述NMOS或PMOS晶体 管的所述漏极耦合到电源。
6. 如权利要求3或5所述的电路，其中所述输出级包括 第二镜晶体管，其具有源电极、栅电极和漏电极，其中所述第二镜晶体管的所述漏电极耦合以提供输出电流，其中所述第二镜晶体管的所述栅 电极连接到所述第三节点，且其中所述第二镜晶体管的所述源电极连接到 所述接地端。
7. 如权利要求6所述的电路，其中所述第一镜晶体管和所述第二镜晶 体管是NMOS或PMOS晶体管。
8. —种电流镜共射共基偏置电路，其包括主偏置级，其中所述主偏置级包括接收输入电流的输入级； 提供输出电流的输出级；一对互补源极跟随器，其连接在所述输入级和所述输出级之间， 所述一对互补源极跟随器分别接收第一电流源和第二电流源，并为所述 输入级和所述输出级提供作为所述输入电流的函数的栅极泄漏电流；和复制电路，其连接到所述输出级以便作为所述主偏置级的函数 来偏置所述输出级。
9. 一种具有共射共基偏置电路的低压电流镜，其包括 接收输入电流的输入级，其中所述输入级具有第一对镜晶体管；提供输出电流的输出级，其中所述输出级具有第二对镜晶体管；和 一对互补源极跟随器，其连接在所述输入级和所述输出级之间，所 述一对互补源极跟随器分别接收第一电流源和第二电流源，并为所述输 入级和所述输出级建立偏置电压，所述偏置电压是独立于所述输入级和 所述输出级之间的栅极泄漏的所述输入电流的函数。
全文摘要
一种对栅极泄漏不敏感的电流镜电路(100)其包括输入级(110)、输出级(120)和一对互补源极跟随器(130)。这对互补源极跟随器连接在该输入级和该输出级之间。在操作过程中，输入级接收输入电流，这对互补源极跟随器接收第一电流源和第二电流源。然后输出级提供输出电流。互补源极跟随器形成负反馈回路并为输入级和输出级建立偏置电压，该偏置电压是独立于输入级和输出级之间的栅极泄漏的输入电流的函数。
文档编号H03F3/04GK101558557SQ200780013883
公开日2009年10月14日 申请日期2007年4月19日 优先权日2006年4月19日
发明者S·K·史瑞纳斯, S·希思 申请人:德克萨斯仪器股份有限公司