专利名称：开关电路布置的制作方法
技术领域：
本发明涉及开关电路布置。
背景技术：
对于提升高反馈控制动态学(dynamics)和在诸如电压调节器模 块(VRM)或负载点(PoL)等低电压高电流应用中减少印刷电路 板(PCB)空间的需求而言，高频率功率转换本质上是最令人心动 的解决方案。
然而，高开关频率操作不利于特别需要在这些应用中保持高的 变换器效率。因此，高效率是增加开关频率操作的主要障碍。这反 过来显著地影响变换器的设计方针，特别是不得不保持低传导电阻 和高开关性能的开关设备。
VRM和PoL应用中最广泛的变换器拓朴是同步降压。在这种变 换器中，两个功率开关损耗机制重要地相互关联同步整流器金属 氧化物半导体场效应晶体管(sync MOSFET或sync FET )的反向恢 复详口才册才及回3兆。参阅Thomas Duerbaum， Tobias Tolle, Reinhold Elferich和Toni Lopez的文章"Quantification of Switching Loss Contributions in Synchronous Rectifier Applications",第10次欧洲电 力电子和应用会议EPE, 2003年9月，图卢兹，法国，第786页。 这两个功率开关损耗机制在同步MOSFET和控制MOSFET中都产生 热量，从而降低变换器的效率。
存在通过具有自适应时滞(dead time)控制方案的智能驱动器来 减少反向恢复的公知解决方案。已经证明该解决方案仅在集成模块 中有效工作。参阅
http:〃www.semiconductors.philips.com/pip/PIP212-12M.html, 以及Philip Rutter，在Intel Symposium 2004讨论会的现有技术论文
"Challenges oflntegrated Power Trains"。另一更近来的解决方案， 参阅WO 2004/114509 Al,利用了 MOSFET呈现的所谓"体效应"， 尽管具体地意欲减少电i兹干扰(EMI)。还参阅G. M. Dolny， S. Sapp, A. Elbanhaway, C. F. Wheatley的论文"The influence of body effect and threshold voltage reduction on trench MOSFET body diode characteristics" , ISPSD2004,第217页到220页，或Thomas Duerbaum， Toni Lopez, Reinhold Elferich, Nick Koper和Tobias Tolle 的i仓文"Third Quadrant Output Characteristics in High Density Trench MOSFETs"，第11次国际电力电子和运动控制会议EPE-PEMC，2004 年9月，里加，拉脱维亚，第A14370页，以通过附加到栅极电路的 串联二极管有效地消除反向恢复。
基于该创意，在单个封装中集成串联二极管和MOSFET的新 FET设备将成为自动化行业的产品，特征在于低的电磁千扰开关特 性。
上述解决方案，虽然减轻了反向恢复，但可能会恶化栅极回跳。 在这种FET设备的情形中，栅极回跳可能坏到使得整体功率损耗比 高开关频率应用情形下的传统解决方案还要高。
最小化栅极回跳的合适技术，旨在产生一种Crss (=米勒反馈电 容)与Ciss (=集总输入电容或说明的输入电容)的低比值的设备结 构，即包括对栅极回跳低易感性的设备。低阻抗栅极路径进一步有 助于最小化这个损耗效应。
US 5 929 690提出了 一种设备，它通过修改半导体工艺参数(二 极管厚度、掺杂轮廓，…)利用"体效应"获得优化，这可能折衷 诸如电容和通态漏-源电阻RDs (on)的其它相关设备参数。在这种 情形中，US 5 929 690提出降低标称门限电压以有效地利用"体效 应"。除此之外，US 5 929 690完全地无视在功率MOSFET领域可 以显著产生开关功率损耗，具体是当降低门限电压以利用"体效应，， 时的栅极回跳效应。如此这样，"体效应"的益处，可能无法补偿
5现有技术中功率MOSFET的与栅极回跳相关的损耗的增加。
关于本发明的技术背景，可以最终参照
提出了一种自控制的主动开关的US 6421 262 Bl;
采用定时控制以最小化半桥的开关节点电压的电压振铃的US 6 819 149 B2，这个定时控制导致乱真(spurious )直通(shoot-through), 从而在被切换电路中产生额外损耗以导致降低电压振铃；
专有地适用于用于动力干线的AC (交流)/DC (直流)变换器 的US 2005/00471777A1,特别是正向变换器。
发明内容
尤其，本发明的目的是提供一种改进的开关电路布置。该发明 由独立权利要求限定。有利的实施方式由从属权利要求限定。
特别的实施方式导致反向恢复及4册才及回跳同时减轻，当理想时 避免上述情况。
本发明的实施方式主要基于用于压制与反向恢复相关的损耗以 及与栅极回跳相关的损耗的至少一个低端栅极电路。为达此目的， 驱动同步整流器(SR)金属氧化物半导体场效应晶体管(MOSFET) 进入次门限区域并由此避免反向恢复的至少 一 个栅极电压偏置装 置，与至少一个防止当开关节点电压增加时功率设备不期望切换的 箝位开关装置相结合。
与传统方案不同，本发明的特别实施方式提供了同时避免反向 恢复和栅极回跳的方式。结果，可以降低能量损耗和电磁干扰(EMI )。 另外，不再需要最小化反向恢复的低欧姆栅极驱动器，也不需要具 有消除反向恢复的严厉定时控制的驱动方案。提出的解决方案导致 良好限定的开关模式性能，其中可以简单地确定跨越设备的最大电 压峰值，这有助于优化开关的雪崩击穿电平。
提出的真软开关同步整流装置可以集成到单个封装中，不需要 附加的管脚。多芯片模块也可以从本发明获益。
更详细地，同步整流(低端)MOSFET的栅-极电^各处的至少一个箝位开关，在栅极端子和源极端子之间提供了低阻抗路径，以防
止栅极电压在dv/dt变迁中上升，dv/dt是电压关于时间的一阶导数。 根据本发明的特别改进，这个箝位开关的栅极连接到主要(整
流)开关的漏极，以防止栅极回跳。
在本发明的优选实施方式中，至少两个二极管4皮增加到栅极驱
动，其中一个二极管用于将栅极驱动偏置到零伏特之上，另一个二
极管提供用于开通的电流路径以消除由体二极管反向恢复造成的损耗。
因此，本发明的实施方式可以基于MOSFET的栅极中至少一个 串联二极管的连接，类似于在文件WO 2004/114509A1中已证明的， 用于最小化反向恢复和电磁干扰(EMI)。然而，与WO 2004/114509A1 不同，本发明的实施方式并不加剧却减轻栅才及回跳。
可选地，如果偏置二极管被实施在驱动器中，不需要这种开通 (turn-on)路径二极管。
根据本发明的某种实施方式的解决方案可以集成在金属氧化物 半导体晶体管(MOSFET)的封装中，保持相同数量的管脚，即漏 极管脚、栅极管脚和源极管脚。这避免了对外部电^各或复杂驱动方 案的需求。而且，由于同步整流器(SR)的栅极端子和漏极端子之 间的电容变得较不重要，以及可以良好地限定雪崩击穿电平，因此 这允许更灵活的设备结构设计。因此，可以进一步改善MOSFET的 其它参数，例如通态同步整流器(SR)的漏极端子和源极端子之间 的电阻。
本发明优选实施方式的益处可以概括如下 显著降低前沿转变处的开关损耗； 降低电磁干扰(EMI);
在现有技术功率MOSFET中，确定的跨越同步场效应晶体管 (syncFET)的最大电压峰值，近似低于或等于2.5倍的降压变换器 的输入电压；因此，该设备可以设计为防止雪崩击穿损耗的电平； 只要发生反向恢复就不能确保；
7不需要至关重要的栅极驱动定时； 可以使用低电流，高阻抗的传统栅极驱动器； 米勒反馈电容Crss不再如此至关重要；因此，减少了关于参数 最优化的妥协；
三管脚的具体解决方案，也就是漏极管脚、栅极管脚，源极管脚。
本发明的实施方式可以特别使用诸如电压调节器模块(VRM ) 或负载点(PoL)的应用中，举例在笔记本个人计算机(PC)的功 率提供中，在图形卡中和诸如集成动力传动模块的半导体相关产品 中，如同完全优化的动力传动模块或高电流频率同步降压DC(直流) 到DC(直流)变换器应用的功率输出级。
本发明的实施方式可以以集成的解决方案或分离的解决方案作 为目的，以及不同的同步整流器变换器，如同同步降压和加压变换 器。
器中的两个最相关开关损耗机制，即反向恢复和栅极回跳。开关损 耗的降低导致更好的变换器效率，这对于诸如电压调节器模块 (VRM)或负载点(PoL)的高频率高电流应用大有裨益。
参照下面描述的实施方式，本发明的这些或那些方面获得描述， 并且是明显的。
图1A示意性地示出了同步降压变换器的实施方式的原理电路
图1B示意性地示出了图1A的同步降压变换器的原理操作图， 其中波形涉及特定的应用示例；
图1C示意性地示出了图1A的同步降压变换器关于前沿转变的 原理操作图，其中图例中的名称利用图例中的字母C和字母S来参 照图1A、图1B，其中字母C涉及控制场效应晶体管单元的迹线，字母S涉及同步场效应晶体管单元的迹线；
图2A示意性地示出了按照本发明的方法被操作的、根据本发明
用于高效率变换器的同步整流器开关的实施方式的原理电路图2B示意性地示出了图2A中用于高效率变换器的同步整流器 开关的更加详细的原理电路图2C示意性地示出了集成到栅极驱动器中的栅极偏压二极管的 原理电路图，其中不需要用于开通路径的二极管；
图3A、图3B、图3C和图3D分别示意性示出了同步降压变换 器关于前沿转变的实施方式的原理操作图；以及
图4A、图4B、图4C和图4D分别示意性示出了根据本发明的 同步降压变换器的实施方式的原理操作图。
具体实施例方式
图1A到图4D中相应的部分采用相同的参考标号。 为了更好地理解根据本发明提出的解决方案，通过示例，在图 1A、图1B和图1C中呈现了同步降压变换器操作的深入了解。图1A 示出了电路布置，图1B和图1C示出了包括金属氧化物半导体场效 应晶体管(MOSFET参考标号20)模型的这种同步降压变换器10 的操作图。
图1B的功率波形示出了同步降压变换器IO的损耗模式LS。在 开关瞬态时产生高损耗，尤其是在控制场效应晶体管30中。
对图1C中开关节点电压Vx的前沿转变LE的更详尽观察，揭示 出穿过控制场效应晶体管30(<—>图1C中的迹线icnC)的沟道的过 电流峰值的存在，其对两个开关中实质性损耗LC和LS负责，即对 控制场效应晶体管单元30中的实质性损耗LC负责和对同步场效应 晶体管单元40的实质性损耗LS负责。
图1C中的电流峰值基本起因于3个效应
同步场效应晶体管40的体二^1管的反向导通(<—>图1C中的迹 线idioS );同步场效应晶体管40由于栅极回跳的沟道导通(<—〉图1C中的 迹线icnS );和
容性电流。
根据本发明的实施方式，提出通过修改同步场效应晶体管40的 栅极驱动42减轻首先两个电流分量。提出的解决方案可以集成到相 同的设备封装中，如图2A和图2B所示，其中示出了最相关的寄生分量。
由于意欲以零损耗来切换，所以新的同步场效应晶体管40可以 实施为真软开关同步整流器(真软开关SR),即 与反向恢复相关的损耗为零； 与栅极回跳相关的损耗为零，和 与雪崩击穿相关的损耗为零。
基本地，应用了轻微超过零伏特的次门限栅极电压(例如，在 典型门限电压为1.5伏特的设备中为0.5伏特)。在这情况下，体二 极管的特性，尤其是动态特性，实质性地改善到可以从晶体管外部 管脚不再观测到反向恢复电流。
这种通过在栅极路径70中增加二极管52来消除体二极管反向 恢复被实施为第一实施方式，其中增加的二极管52被正向偏置为关 闭同步场效应晶体管40 (参见图2B，示出真软开关同步整流器)。
在这个过程中，使用合适的外部栅极电阻RGX，功率MOSFET 的输入电容放电到被包括的栅极二极管的正向导通电压，从而提供 在期望次门限电平的偏置电压装置50。还使用二极管52的反并联二 极管54,以允许在栅极中开通电流路径。
当同步场效应晶体管单元(=参考标号为40的syncFET)的漏画 源电压上升时，与栅极回跳相关的损耗开始，如图1C所示。大的 dv/dt (=电压V对时间t的导数)导致穿过栅-漏电容CGD (—册极G 和漏极D之间的反向传输电容)的电流，所述电流促使栅极电压增 加直到沟道开通并且发生损耗。
为了降低在dv/dt转变中栅极电压的上升，包括有并联到栅-源电
10容CGS (=栅极G和源极S之间的电容)的可选低阻抗路径70 (参见 图2A示出的真软开关同步整流器)。
只要漏-源电压开始上升，那么该低阻抗路径70就起作用。作为 第一实施方式，如图2B所示，MOSFET开关62用于实施该低阻抗 路径70。开关62作为功率开关40的栅极电压的箝位装置60 (见图 2A)。箝位开关62的栅极连接到功率开关40的漏极D。
只要功率开关40的漏-源电压上升到超过箝位开关62的门限， 则箝位开关62打开，从而当栅极回跳过程开始时自动短路栅极^各径 70。本发明关于降低栅极回跳的功效，显著地依赖于功率开关40的
4册才及电阻R(3X。
箝位开关装置60，具体是图2A和图2B所示的箝位场效应晶体 管单元62,设计用于只要开关节点电压开始上升，就使栅极电压位 于门限电平以下。
不像US 6421262B1中只要功率开关中的漏-源电压为正时箝位 开关便关闭功率开关，在本发明的本实施方式中，使用箝位开关60 提供低欧姆栅极路径70以避免栅极回跳，并因此保持该设备处于关 断状态。换句话说，箝位开关60并不关闭功率设备，但是使功率设 备保持关断状态。这意味着关于US 6421262B1的两个主要区别，也 就是箝位开关60的控制策略，以及功率开关的漏-源电压的检测装 置。
l务位开关60呈现下列特性
通路状态下的低漏-源电阻Ros (on),至少低于功率MOSFET (设备40 )的多晶硅栅极电阻；通过特征为低栅极电阻RG (参见图 1A、图2A、图2B)的功率MOSFET,获得了本发明的最大益处。 低门限电压，优选地在0.5伏特和1伏特之间； 最大栅极电压等于功率MOSFET的击穿电压； N-沟道。
在不能容易地实现最大栅极电压等于功率MOSFET的击穿电压 的情况下，那么可以选择下列选项使用箝位场效应晶体管62中的串联电容，以降低箝位开关的栅 极电压；
箝位场效应晶体管62的栅极到同步场效应晶体管驱动器的连 接，即同步场效应晶体管驱动器控制箝位场效应晶体管62;在这种 情形中，如果具有第四管脚(第一栅极，第二栅极，漏极，源极) 的分离解决方案，则提供监测开关节点电压的智能驱动器。
如果箝位场效应晶体管62的栅极连接到功率MOSFET的漏极D (参见图2A、图2B)，那么同步场效应晶体管40的输出电容增加， 这有益于开关节点下降沿转变。
在根据图2A、图2B的示范性实施方式中，只要功率MOSFET 的漏-源电压高于箝位场效应晶体管62的门限电压，就确信该同步场 效应晶体管处于关断状态。相反，有短路栅极驱动42的可能性，具 体是在箝位场效应晶体管62意外地开通的情况下，栅极驱动器与箝 位场效应晶体管62—起输出。尽管通过正常操作可以预防箝位场效 应晶体管62的这种意外开启，但通过栅极驱动器42中的标准短路 保护和监测开关节点电压，可以保护栅极驱动器42免于短路。
通过二极管52、 54，由栅极电压偏置装置50在栅极实施偏置电 压。因此，提供反并联二极管54以允许电流流过相反方向。二极管 52、 54可以布置在MOSFET封装中或者外面。在MOSFET封装中 具有二极管52、 54的好处是，用二极管52、 54的正向电压温度依 赖性补偿功率MOSFET的门限电压温度依赖性。
另一方面，如果二极管52、 54在MOSFET封装的外面，那么热 量更好地被分配，这对于高开关频率来说可能很重要。如图2C所示， 如果偏置二极管52布置在栅极驱动器42中，可以避免用于开通路 径的二极管54。用于开通路径的二极管54可以;故电压源Vdrv替代， 以允许功率恢复。
栅极驱动器42的寄生电感导致栅极电压偏离偏置电压电平，因 此这些寄生电感，特别是源极电感，应该被降低，或者否则栅极路 径70的电阻应该增加以最小化它们的效应。通过外部电阻Rcx,如图2C所示，或者与偏置二极管52串联以使得通路路径并不呈现这 种高电阻，可以实现斥册才及路径70的电阻的这种增加。
为了避免高阻抗关断路径，箝位开关60、 62与功率开关的栅极 和源极并联布置，例如通过将箝位开关60集成到功率开关的硅晶片 中，使得关断路径的阻抗最小化。图2A、图2B中的电感Lc和Ls 表示封装的寄生电感。
另外，图2A、图2B的阻抗路径70和图2C的阻抗路径70之间 的区别到这种程度，与图2A、图2B的阻抗路径70相比，图2C的 阻抗路径70应该更高。在这个情形中，内部节点Nc、 Ns可以限定 在图2A、图2B的硅晶片中，并且箝位开关60、 62连接在内部栅极 硅晶片节点N(j和内部源极硅晶片节点Ns之间，从而避免封装的寄 生电感。
总的说来，从图2B可以发现，在传统MOSFET中增加了 3个 新组件，也就是
第一二极管52，用于偏置栅极电压超过零伏特； 第二二极管54，用于提供用于开通的电流路径；和 箝位场效应晶体管62。
使用精确仿真来比较图2A、图2B、图2C中的真软开关同步整 流器设备与传统同步场效应晶体管的性能。图3A、图3B、图3C、 图3D示出了开关节点前沿转变LE过程中同步降压变换器的操作图。
下面列出关于同步场效应晶体管40的栅极驱动路径70的相关 参数
栅极电阻Rcr, 0.5欧姆；
源极电感Ls: 600pH (p=pico=l(T12; H为亨)； 总栅极电感(不包括源才及电感Ls) : 2.4nH ( n=nano=l(T9)。 栅极驱动器被制作为传统的，在两个沿都具有预定的时滞40ns。 参看图3A、图3B、图3C、图3D的模拟波形，可以看出在vdsdS 的第一电压升高中发生主要功率损耗。在这个时间间隔中，同步场效应晶体管中的3个主要损耗机制导致了功率损耗 反向恢复； 牙册才及回3兆；以及 击穿。
在所述时间间隔中，控制场效应晶体管30和同步场效应晶体管 40两者中的功率损耗大约都为3.9微焦耳(=在lMHz的开关频率处 的3.9瓦特)。
图4A、图4B、图4C、图4D示出了根据本发明实施方式，使 用真软开关同步整流器MOSFET 100的同步降压变换器的仿真结 果。除了用在同步MOSFET40的4册才及路径70中帮助抑制感应效应 的外部电阻RGx (参见图2C)等于2.5欧姆之外，电路布置(包括 控制MOSFET30和同步MOSFET40)的参数被调整到应用于图3A、 图3B、图3C、图3D的仿真中的值。使用的箝位FET小于功率FET 的10倍(即，大约60毫欧姆开关)；其门限电压调整到l伏特。 二极管对于通常使用是惯常的，具有低的寄生电容。
正如由图4A、图4B、图4C和图4D可以发现，仿真结果表示 本实施方式有效地消除二极管反向恢复，并且特别地消除与栅极回 跳相关的损耗。结果，前沿LE的间隔中包括偏置二极管52和箝位 场效应晶体管62的损耗在内的整体损耗功率，从3.9mJ显著地降低 到1.5mJ。
另外，漏-源电压和漏极电流峰值被最小化，从而改进雪崩击穿
的易感性，以及降低电磁干扰(EMI)。
为了确保根据本发明实施方式的完整可操作性 功率开关的栅4及电阻Rc和箝位开关60应该尽可能地低，和/或 箝位开关60的最大栅极电压应该与功率开关的雪崩击穿电压一
样高，和/或
当集成箝位开关60时，箝位开关60的漏极应该连接到功率开 关的栅极，和/或
在栅极^各径70中应该提供特定栅才及电阻以减轻感应效应。总的说来，根据本发明的实施方式，提出了用于功率设备的栅
极电路装置，其中功率设备带有优化的通路状态中的漏-源电阻RDS (on)以及诸如比率CGo/ (CGS+CGD)的其它优化相关参数，以及 相应的操作方法，(CcjD是反向传输或栅-漏电容；CGs是栅-源电容)。 有效地，在本发明的实施方式中，利用了功率MOSFET领域中 的"体效应，，，并不降低标称门限电压(典型是大约2伏特)。另 外，通过本发明解决了栅极回跳问题，其中提出的电路布置100降 低所述栅极回跳，同时，利用"体效应，，以消除反向恢复和改善导 通。
在这个情形中，3个方面的结合是至关紧要的 栅极偏置装置，使用"体效应"； 箝位装置，避免栅极回跳；和 操作的顺序。
在利用"体效应，，降低功率损耗的US 5929690中，没有列举出 这3方面中的任一方面。
然而，在功率MOSFET的领域中，由于甚至加剧了与栅极回跳 相关的损耗，所以单独的这种降低功率损耗并不充分。适用在本发 明优选实施方式中的技术措施已示出能够在开关节点振铃上独立 地，显著地降低甚至最小化功率损耗，即
消除反向恢复；
改善导通；和
避免栅极回跳
总之， 一种开关电路布置(100)包括场效应晶体管(40)和用 于偏置场效应晶体管(40 )的栅极电压，具体地使场效应晶体管(40 ) 的栅极电压在特定门限以下，具体地，在特定正门限电平下的电路 (50, 52， 54， 60， 62)。在实施方式中，同时减轻了反向恢复以 及4册才及回跳。在一个实施方式中，偏置电路包括串联到场效应晶体 管(40)的栅极(G)以偏置场效应晶体管(40)的栅极电压的偏置 二极管52,以及连接在场效应晶体管(40)的栅极(G)以及场效应晶体管(40)的源极(S)之间以使场效应晶体管(40)的栅极电 压在特定门限以下，具体是在特定正门限电平以下的箝位场效应晶 体管单元(62)。
在权利要求中，具体地，场效应晶体管(40)可以是至少一个 同步场效应晶体管。具体地，用于偏置场效应晶体管(40)的栅极 电压的电路(50, 52, 54, 60， 62)使场效应晶体管(40)的栅极 电压在特定门限以下，具体是在特定正门限电平以下。具体地，偏 置装置(50, 52， 54)可以是至少一个串联连接到场效应晶体管(40) 的栅极(G)的偏置二极管(52)，用于偏置场效应晶体管(40)的 栅极电压。具体地，箝位开关装置(60， 62),可以是连接在场效 应晶体管(40)的栅极(G)以及场效应晶体管(40)的源极(S) 之间的至少一个箝位场效应晶体管单元(62)，用于使场效应晶体 管(40)的栅极电压在特定门限以下，具体是在特定正门限电平以 下。具体地，第二二极管(54)可以是反并联二极管和/或开通路径 二极管，以允许流过与穿过偏置二极管(52)的电流方向相反的电 流。具体地，驱动器单元(42)可以是至少一个栅极驱动，其中偏 置电路可以布置在该驱动器单元(42)中。具体地，栅极路径(70) 可以是低阻抗路径，与从场效应晶体管(40)的栅极(G)到场效应 晶体管(40)的源极(S)的电容(Cgs)并联，用于在dv/dt变迁中 减轻栅极电压的上升。只要从场效应晶体管(40)的漏极(D)到场 效应晶体管(40)源极(S)的电压开始上升，具体是超过特定门限 时，栅极路径(70)变得起作用。栅极电阻器单元(RGX)可以与第 一偏置二极管(52)串联，特别是外部地，使得反并联二极管的路 径和/或开通路径二极管(54)的路径并不包括所述栅极电阻器单元
(Rgx) c
可以意识到，上述实施方式是示范性的，而并不限制本发明， 并且本领域技术人员能够不脱离所附权利要求的范围设计许多可选 实施方式。在权利要求中，括号中的任意参考标号并不构成权利要 求的限制。单词"包括"并不排除权利要求中没有列出的元件或步
16骤的存在。元件前的单词"一个"并不排除多个这种元件的存在。 可以通过包括明显元件的硬件实施本发明，和/或通过合适编程的处 理器。在设备权利要求中列举了几种装置，可以由硬件的一个和相 同项目具体化几个这些装置。在互相不同的从属权利要求中叙述某 些措施，并不表明不能进一步使用这些措施的结合。 参考标号列表
100真软开关同步整流装置，具体是真软开关同步整流器MOSFET 10同步降压变换单元或同步降压变换器 20金属氧化物半导体场效应晶体管(MOSFET) 30控制场效应晶体管单元
32驱动器单元，具体是控制场效应晶体管单元30的栅极驱动 40同步场效应晶体管单元
42驱动器单元，具体是同步场效应晶体管单元40的栅极驱动
50电压偏置装置，具体是栅极电压偏置装置
52第一二极管，具体是电压偏置装置50的偏置二极管
54第二二极管，具体是电压偏置装置50的开通路径二极管
60箝位开关装置或箝位开关单元，具体是MOSFET开关
62箝位场效应晶体管单元
70栅极路径，具体是低阻抗路径
D同步场效应晶体管40的漏极
G同步场效应晶体管40的栅极
LC控制场效应晶体管单元30的损耗或损耗模式
LE开关节点电压Vx的前沿或前沿转变
LS同步场效应晶体管单元40的损耗或损耗模式
Nc内部栅才及硅晶片节点
Ns内部源极硅晶片节点
Rcx栅极电阻，具体是外部栅极电阻器单元
S同步场效应晶体管单元40的源极
Vx开关节点电压
权利要求
1. 一种开关电路布置(100)，包括场效应晶体管(40)，和电路(50，52，54，60，62)，用于偏置所述场效应晶体管(40)的栅极电压以使所述场效应晶体管(40)的栅极电压在门限电平以下。
2. 根据权利要求1所述的开关电路布置，其中所述偏置电路包括偏置装置(50， 52, 54),串联连接到所述场效应晶体管(40) 的栅极(G),用于偏置所述场效应晶体管(40)的栅极电压，以及箝位开关装置(60， 62),连接在所述场效应晶体管(40)的栅 极(G)以及所述场效应晶体管(40)的源极(S)之间，用于使得 所述场效应晶体管(40)的栅极电压在所述门限电平以下。
3. 根据权利要求2所述的开关电路布置，其中所述偏置装置(50, 52， 54)包括第一偏置二极管(52),以及允许与穿过所述第一偏 置二极管(52)的电流方向相反的电流流过的第二二极管(54)。
4. 根据权利要求1所述的开关电路布置，其中所述场效应晶体管 (40)包括驱动器单元(42),具体是至少一个栅极驱动，其中所述偏置电路能够被布置在所述驱动器单元(42)中。
5. 根据权利要求1所述的开关电路布置，进一步包括与从所述场 效应晶体管(40)的栅极(G)到所述场效应晶体管(40)的源极(S) 的电容(Cgs)并联的栅极路径(70)，用于减轻dv/dt变迁中栅极 电压的上升。
6. 根据权利要求5所述的开关电路布置，其中只要从所述场效应 晶体管(40)的漏极(D)到所述场效应晶体管(40)的源极(S) 的电压开始上升，那么所述栅极路径(70)就起作用。
7. 根据权利要求5所述的开关电路布置，其中只要从所述场效应 晶体管(40)的漏极(D)到所述场效应晶体管(40)的源极(S)的电压上升超过所述箝位开关装置(60, 62)的特定门限电平，那 么所述栅极路径(70)被短路，并且所述箝位开关装置(60, 62)开通。
8.根据权利要求3所述的开关电路布置，进一步包括与所述第一 偏置二极管(52)串联的栅极电阻器单元(Rgx),使得所述反并联 二极管和/或开通路径二极管(54)的路径并不包括所述栅极电阻器 单元(Rgx)。
全文摘要
一种开关电路布置(100)，包括场效应晶体管(40)和用于偏置场效应晶体管(40)的栅极电压，具体是使场效应晶体管(40)的栅极电压在特定门限以下，具体是在特定正门限电平以下的电路(50，52，54，60，62)。在实施方式中，同时减轻反向恢复以及栅极回跳。在一个实施方式中，偏置电路包括串联到场效应晶体管(40)的栅极(G)以偏置场效应晶体管(40)的栅极电压的偏置二极管(52)，以及连接在场效应晶体管(40)的栅极(G)以及场效应晶体管(40)的源极(S)之间使场效应晶体管(40)的栅极电压在特定门限以下，具体是特定正门限电平以下的箝位场效应晶体管单元(62)。
文档编号H03K17/16GK101454979SQ200780019978
公开日2009年6月10日 申请日期2007年5月14日 优先权日2006年5月29日
发明者R·埃尔费里希, T·洛佩斯 申请人:皇家飞利浦电子股份有限公司