分数分频器锁相环设备及其控制方法

专利名称：分数分频器锁相环设备及其控制方法
分数分频器锁相环设备及其控制方法技术领域本申请涉及一种采用SA调制的分数分频器PLL设备，更具体地，涉及 响应于从ZA调制器输出的输出信号对分频值进行设置。
背景技术：
日本专利公开No.2004-80404中公开的PLL电路在图8中示出。该 PLL电路用作分数NPLL频率合成器(分数分频器PLL设备)，其中构成 PLL组的比较分频器的分频值是分数。ZA调制器80被馈送比较信号fp。然后SA调制器80通过将比较信号fp 用作时钟信号来操作，以将伪随机数的比特数据流作为输出信号prs输出 到加法器90。例如，如果SA调制器80具有三阶(three-order)电路配置， 则输出信号prs变为在-3到+4之间变化的随机数。加法器90被馈送固定分频值N。然后，加法器90将输出信号prs加 到固定分频值N，并且输出该结果到比较分频器40。比较分频器40使用 在N-3到N+4之间变化的分频值执行分频操作。这里，从SA调制器80输出的输出信号prs是包括正负值以及其间的值 0的随机数。比较分频器40的分频值根据这个随机数进行算术运算。在此 情况中，如果输出信号prs是具有正极性和负极性二者的随机数，则该算 术运算不可避免地变得复杂。这是因这样的事实所致，即根据这些随机数 同时需要加法运算和减法运算的事实。这里，设置加法器90并且其适合 于将固定分频值N与输出信号prs相加。结果，能够仅输入正值到比较分 频器40，因而有助于简化算术运算。加法器90通过将固定分频值N用作 偏移值，将在负值和正值上伸展的输出信号prs移位到非负的随机值。发明内容提供一种分数分频器PLL设备及其控制方法，其能够减少待设置的参数数量，从而增强使用的便捷性并有助于简化电路设置。提供一种装备有i:A调制器的分数分频器PLL设备，该ZA调制器输出0 值或者正或负整数值的伪随机数，并且这些值的平均值为预定的分数值， 其中该分数分频器PLL设备包括三模预定标器(three-modulus prescaler) 和分数分频控制单元，该三模预定标器具有设置分频值，以及通过将该设 置分频值增加或者减少士N而获得的分频值-N和分频值十N，该分数分 频控制单元在与所述伪随机数的绝对数值相应数目的周期内输出三模预定 标器的输出信号的时间段期间，如果所述伪随机数是负值则向三模预定标 器指示分频值_ N，并且如果所述伪随机数是正值则指示分频值+N。根据本实施例的一种对使用SA调制的分数分频器PLL设备的控制方 法，该2A调制输出0值或者正或负整数值的伪随机数，并且这些值的平均 值是预定的分数值，其中该控制方法包括如下的两个步骤在与所述伪随 机数的绝对数值相应数目的周期中输出三模预定标器的输出信号的时间段 期间，如果所述伪随机数为负值则将三模预定标器的分频值设置为通过从 设置分频值中减去N分频而获得的分频值的步骤，以及在与所述伪随机数 的绝对数值相应数目的周期中输出三模预定标器的输出信号的时间段期 间，如果所述伪随机数为正值则将三模预定标器的分频值设置为通过向该 设置分频值添加N分频而获得的分频值。当结合附图阅读本公开的以上及其他新颖特征时，根据以下的详细说 明它们将更加充分清楚。然而应明显理解的是，附图仅用于说明性目的而 非意欲作为对本公开的限制的定义。


图1是示出本申请的实施例的电路框图； 图2是示出ZA调制器的例子的电路框图； 图3是示出帕斯卡三角形的视图； 图4是示出SA调制器的输出信号的视图； 图5是示出比较分频器的例子的视图；图6是示出三模预定标器的分频值的设置的视图； 图7是示出比较分频器的操作时序图的视图；以及 图8是背景技术的电路框图。
具体实施方式
在下文中将参考图1到图7具体地说明根据本申请的分数分频器PLL设备及其控制方法的实施例。近年来，PLL设备正在被应用于各种各样的领域，主要集中在移动通 信中的无线通信领域等。更具体地，在诸如便携式电话等之类的移动通信 领域中载波频率的有效利用构成了一个非常重要的问题，并且需要在高速 频率之间切换。这导致一种需求，即降低代表频率切换时间的锁定(lockup) 时间。需要极好的C/N特性来确保正常的通信质量并且需要抑制寄生 信号的产生。为了满足这些需求，提供一种采用SA调制的分数分频器PLL设备。 作为使用分数分频操作的结果，分频值通过i:A调制随机地改变，由此寄生 抑制特性得到改善，并且高速锁定时间特性被保证。图1示出根据本申请采用ZA调制的分数分频器PLL设备的实施例。振 荡器1用作使用晶体振荡器等的参考时钟信号输出电路。从振荡器1输出 的参考时钟信号被输入参考分频器2。参考分频器2由计数器电路构成并 且适合于根据预定分频值分频参考时钟信号。在参考分频器2中被分频的 参考时钟信号被作为参考信号fr输出，并且输入到相位比较器3。待从比较分频器4输出的比较信号也被输入到相位比较器3。相位 比较器3输出与参考信号fr和比较信号^之间的频率差和相位差对应的脉 冲信号，并且输出该信号到电荷泵电路5。电荷泵电路5基于输入其的脉冲信号输出电压信号。该输出的电压信 号被输入低通滤波器(LPF) 6。这里，从电荷泵电路5输出的电压信号用 作脉冲分量叠加在直流分量上的信号。该直流分量根据脉冲信号的频率波 动而改变，并且该脉冲分量基于脉冲信号的相位差而改变。低通滤波器(LPF) 6使输入其的电压信号平滑以将除去了高频分量的信号输出到压控振荡器(VCO) 7。压控振荡器(VCO) 7将输入其的 信号转换为具有与信号电压对应的频率的信号，并且输出该结果作为输出 信号fout。该输出信号fout被输出到外部电路和比较分频器4。比较分频器4具有如随后参考图5说明的电路配置。根据从2A调制器 8以伪随机数输出的输出信号prs调整分频值。比较分频器4基于经调整的 分频值对输入其的输出信号fout执行分频，并且输出比较信号*。SA调制器8被馈送比较信号*，并且将比较信号*用作时钟信号来 执行2A调制操作。待从i:A调制器8输出的输出信号prs用作显示伪随机数 (包括符号)的信号。该信号具有与构成SA调制器8的电路的级 (degree)对应的比特宽度。例如，如果ZA调制器8具有3级电路配置， 则待输出的伪随机数具有-3到+4的范围。输出信号prs被配置为一个比特 的符号位S和两个比特的数值位序列Dl和D2。在实施例的分数分频器PLL设备中(图1)，包括符号并且从SA调制 器8输出的输出信号prs被直接输入比较分频器4，由此分频值被调整。待 输入到比较分频器4的随机值不需要是通过给予偏移值而得到的不包括负 值的随机值。图2示出ZA调制器的例子。这表示三阶电路配置的例子。SA调制器8 由三个积分器9a到9c、六个微分器10a到10f以及加法器11构成。SA调制器8的分子值F从外部设备(未示出)输入到积分器9a。积分 器9a根据时钟信号fp累加输入值F，并且当其累加值变得大于分母值 (模值)Q时，其输出溢出(over-flow)信号OVFa。溢出之后，积分器 9a从累加值中减去分母值Q，并且继续输入值F的累加。分母值(模值)Q是这样的数值，由构成积分器9a的n比特位序列表 示并且在2n被设置。分子值F由关于分母值Q的幂值n的(n-l)比特的 数字信号输入。积分器9a到9c的分母值Q是相同值。例如，如果积分器 9a至9c被配置为23比特(n=23)，则Q=223=8388608，意味着分子值F 被配置为22比特。积分器9a的溢出信号OVFa通过微分器10a和10b作为输入信号a被 提供给加法器ll。同样，积分器9a的累加值Xl被提供给积分器9b。积分器9b将累积值XI用作输入信号来执行累加操作，并且提供累加值X2到积分器9c。待从积分器9b输出的溢出信号OVFb通过微分器10c 作为输入信号b被提供给加法器11，并通过积分器10c和10d被作为输入 信号c提供给加法器11 。积分器9c将累加值X2用作输入信号执行累加操作，并且输出溢出信 号OVFc。溢出信号OVFc作为输入信号d被提供给加法器11，通过微分 器10e作为输入信号e被提供给加法器11并且通过微分器10e和10f作为 输入信号f被提供给加法器11 。插入微分器10a、 10b和10c用于根据时钟信号^校正由微分器10d、 10e和10f中的操作引起的各输入信号a到f之间的定时移位。加法器11基于输入信号a到f执行算术运算(+1) a+ (+1) b+ (-1) c+ (+1) d+ (-2) e+ (+1) f。这被作为伪随机数输出。待与各输入信号a 到f相乘的系数用作基于图3中的帕斯卡三角形被设置的系数。上述算术 运算中，对-3到+4范围内的整数值执行算术运算。这些伪随机数的平均值 F/Q成为分数值，即所谓的MASH型随机数。待从加法器11中输出的输出信号prs被配置为一个比特的符号位S以 及两个比特的数值位序列Dl和D2。根据基于上述表达式进行了算术运算 的伪随机数，正负符号被作为符号位S输出，而数值被作为数值位序列 Dl和D2中的数值输出。图4是示出伪随机值和输出信号prs之间的对应关系的表格。这里， 对于负值S=0被输出，并且对于正值S=l被输出。同样，对于数值0到 3， (D2， Dl) = (0， 0) ，(0， 1) ，(1， 0) ，(1， 1)被分配。 此外，对于数值4， (D2， Dl) = (0， 0)被分配。图5示出比较分频器4的例子。待从压控振荡器(VCO) 7输出的输 出信号fout被输入三模预定标器13的输入端子(I)。在三模预定标器13 中，通过执行从M分频开始的土l分频来获得包括分频值(Mil)的任 意三个分频值，其中分频值M用作参考设置分频值。使用选择的分频值输 入的输出信号fout被分频，并且第一分频信号fpr从输出端子(O)输 出。根据输入分频值设置端子(Tl)和(T2)的信号设置在三模预定标器13中选择的分频值。换句话说，如果输入分频值设置端子(Tl)和 (T2)的信号为(0， 0)，则分频值M被选中，如果该信号是(1，0) ，则分频值(M-l)被选中，并且如果该信号是(0， 1)或者(1，1) ，则分频值(M+l)被选中，如图6所示。随后将被说明的第三分频信号ffi被输入到分频值设置端子(Tl)。 或门17的输出信号被输入到分频值设置端子(T2)。与门18的输出信号 和随后将被说明的第二分频信号fA被输入或门17。在从ZA调制器8输出 的输出信号prs中，符号位S和随后将被说明的第三分频信号ffi被输入与 门18。从三模预定标器13输出的第一分频信号^)r被分别输入主计数器14 的输入端子(I)、副计数器15和控制计数器16。主计数器14计数第一分频信号Q)r的N个周期，并且从输出端子 (0)输出低电平比较信号Q)。结果，第一分频信号i^r被N分频。副计数器15在其初始化端子(R)被馈送比较信号fj)。这里，初始化 端子(R)用作正逻辑输入。在这个副计数器中的计数操作响应于高电平 比较信号Q)而起动，该比较信号fp跟随在主计数器14中的计数操作起动 之后被输出。副计数器15对第一分频信号Q)r的A个周期进行计数，并且 从其输出端子(0)输出低电平第二分频信号fA。结果，第一分频信号 fpr被A分频。在A个周期的计数之后，第二分频信号fA被维持在低电 平，直到主计数器14对第一分频信号*r的N个周期进行了计数。控制计数器16在其初始化端子(R)被馈送第二分频信号fA。这 里，初始化端子(R)用作负逻辑输入。控制计数器16的计数操作响应于 低电平第二分频信号fA而起动，该分频信号fA跟随在副计数器15中对 第一分频信号fj)r的A个周期的计数操作完成之后被输出。控制计数器对 第一分频信号扭的B个周期进行计数，并且从输出端子(0)输出低电 平第三分频信号fB。结果，第一分频信号fi)r被B分频。在B个周期的计 数之后，第三分频信号ffi为被维持在低电平，直到副计数器15对第一分 频信号Q)r的A个周期进行了计数，从而完成计数操作。控制计数器16装备有设置端子(Tl)和(T2)。待输入到设置端子 (Tl)和(T2)的2比特数值被设置为计数值B。这里控制计数器16的 比特配置为至少B比特。对于待输入到设置端子(Tl)和(T2)的2比特 数值(T2， Tl) = (0， 1) ， (1， 0) ， (1， 1)的每个数值，设置 B=l， 2， 3。这里，从SA调制器8输出的输出信号prs中数值位序列Dl和 D2被输入设置端子(Tl)和(T2)。图5所示的比较分频器4的操作时序图在图7中示出。图5中的比较 分频器4使用在主计数器14中对第一分频信号fyr的N周期的计数作为参 考时间，并且对此进行重复从而实现分频操作。图7示出参考时间的时序 图。跟随在主计数器14中对第一分频信号的计数操作起动之后，比较 信号*转变为高电平。同样，响应于比较信号*到高电平的转变，第二 分频信号fA也转变为高电平信号。主计数器14中计数操作继续，直到对 第一分频信号的N周期的计数，并且低电平比较信号fp被作为结果输 出。副计数器15中的计数操作继续，直到对第一分频信号f^r的A周期的 计数。在此期间，第二分频信号fA被维持在高电平，并且响应于A个周 期的计数转变为低电平。第二分频信号fA的低电平状态被维持，直到主 计数器14对第一分频信号的N周期进行了计数并且比较信号*转变 到高电平。这里，A计数是小于N计数的多个计数。在响应于副计数器15中对第一分频信号fi)r的A个周期进行的计数操 作而输出的第二分频信号fA转变为低电平之后，起动控制计数器16中的 计数操作。在起动该计数操作之后第三分频信号 转变到高电平，并且 被维持在高电平，直到对第一分频信号*r的B周期进行了计数。当进行 了B个周期的计数时，信号ffi转变为低电平，然后，第三分频信号fB的 低电平状态被维持，直到在副计数器15中对第一分频信号fj)r的A周期进 行了计数，并且导致第一分频信号fA转变为低电平。这里，B计数是小于 N计数的多个计数。此外，A计数和B计数的和是小于N计数的多个计 数。根据上述操作，在主计数器14对第一分频信号fj r的N周期进行计数的参考时间内，在第二分频信号fA被维持在高电平的第一分频信号*r的 初始的A个周期的时间期间内，第三分频信号ffi被维持在低电平。三模预定标器13的分频值设置端子(Tl)被馈送第三分频信号ffi，因此被馈 送低电平，而由于通过或门17被馈送高电平的第二分频信号fA，所以三 模预定标器13的分频值设置端子(T2)被馈送高电平。结果，三模预定 标器13选择分频值(M+l)，如图6所示。在第一分频信号fpr的初始A 个周期内，输出信号fout被(M+l)分频并且导致第一分频信号f^r被输 出。在跟随在初始的A个周期之后的B个周期内，第二分频信号fA是低 电平而第三分频信号ffi是高电平。三模预定标器13的分频值设置端子 (Tl)被馈送高电平而三模预定标器13的分频值设置端子(T2)响应于 来自SA调制器8的由或门17输出的符号位S而被馈送低电平或者高电 平。自与符号位S的逻辑电平同相的逻辑电平输入到逻辑或门17之后， 输入到与门18的第三分频信号ffi是高电平。如果从SA调制器8输出的伪 随机数是负值，则低电平被输入，如果他们是正值，则高电平被输入。结 果，在三模预定标器13中，与从SA调制器8输出的伪随机数的符号一 起，分频值(M-l)在负值的情况中被选中，并且分频值(M+l)在正值 的情况中被选中，如图6所示。B个周期是相应于从5:A调制器8输出的伪 随机数的绝对数值的多个周期。跟随在第一分频信号fpr的初始的A个周 期之后，在相应于伪随机数的绝对数值的B个周期的时间期间，分频值根 据伪随机数的符号从M分频增加或者减少土l，并且输出信号font被分 频，由此第一分频信号f^r被输出。在B个计数之后的剩余周期中，第二分频信号fA和第三分频信号ffi 都是低电平。此时，三模预定标器13的分频值设置端子(Tl)被馈送低 电平，而鉴于与门18的输出信号固定为低电平并且因此低电平被输入或 门17，三模预定标器13的分频值设置端子(T2)被馈送低电平。结果， 三模预定标器13中分频值M被选中，如图6所示。在第一分频信号fi)r的 A个周期和B个周期之后，输出信号fout被M分频并且然后使得第一分 频信号fpr被输出。如上述文字说明的，在比较器分频器4中的分频值变成A (M+l) +B (M+x) +M (N-A-B) =MN+A+Bx 这里，x表示-l或者+1。这是伪随机数中的符号，其中根据符号位S设置 任一个数。B是由数值位序列Dl和D2设置的伪随机数的绝对数值。换句 话说，Bx其本身是伪随机数。因此，由比较器分频器4使用的分频值变为 通过相加这样的两个值而获得的分频值， 一个值是作为从SA调制器8输出 的伪随机数的平均值的预定分数值(F/Q)，另一个值是通过将由主计数 器14设置的分频值N乘以在副计数器15中设置的分频值A而获得的分频 值。作为结果得到的分频值被分数分频。因为设置分数分频的Bx在每个 参考时间中作为伪随机数给出，所以能够获得抑制寄生信号的特性。在日本专利公开2004-80404中公开的技术中，对于输出信号prs中所 包含的初始随机值，将比N个固定分数值更大的偏移值输入比较器分频器 40，这可以导致比待输出的指定的分频值更大的分频值。为了消除这个偏 移值，在比较分频器40中设置的计数器的计数设置值必须被调整到比偏 移值的量更小。因为响应于SA调制器80的调制级而待调整的偏移值不 同，所以必须每次都调整构成比较分频器40的计数器的计数值，这变得 麻烦。同样，移位输出信号prs的随机值要求附加的电路，诸如加法器90和 转换电路等，这就引出了甚至于简化电路配置和功率消耗的问题。本申请的实施例的分数分频器PLL设备装备有SA调制器，该SA调制 器通过输出为0值、正整数值或者负整数值的伪随机数来执行分数分频操 作，并且这些值的平均值是预定的分数值。在此情况中，对于三模预定标 器在设置分频值、通过将设置分频值减少-N而获得的分频值-N以及通过 将设置分频值增大+N而获得的分频值+N之间切换，分数分频控制单元选 择在相应于伪随机数的绝对数值的多个周期中的三模预定标器的输出信 号，并且如果伪随机数是负值则向三模预定标器指示分频值-N，而如果伪 随机数是正值则向三模预定标器指示分频值+N。在根据本申请的当前实施例的分数分频PLL设备的控制方法中，通过 使用从SA调制器输出的伪随机数(其是0值、正整数值或者负整数值)执行分数分频操作，并且这些值的平均值是预定的分数值。在此情况中，在 与伪随机数的绝对数值对应的多个周期中输出三模预定标器的输出信号的 时间段期间，如果伪随机数是负值，则三模预定标器的分频值被设置为从 设置分频值减去N分频而获得的分频值，如果伪随机数是正值，则三模预 定标器的分频值被设置为对设置分频值增加N分频而获得的分频值。结果，三模预定标器的分频值响应于从i:A调制器输出的伪随机数的值和符号被切换到关于设置分频值的分频值-N或者分频值+N。这里，因为 伪随机数的平均值被设置为预定分数，所以其中分频值响应于伪随机数而 被切换的三模预定标器中的分频值变为将预定分数值乘以N而获得的值。 因此，可通过使用伪随机数本身来获得相应于预定分数的分频值。因为可使用伪随机数本身，所以能够提供一种分数分频PLL设备及其 控制方法，其中用于取消偏移值的操作的附加参数的调整(其电路配置可 以被简化)不再必需，该调整操作在给予偏移值的情况中被需要。如上述文字说明的，根据本申请的实施例，当通过使用伪随机数在SA 调制器8中实现分数分频时，从SA调制器8输出的负值伪随机数可以如其 本身地被处理，因此使得能够相比较于如下的情况执行简单的分数分频， 即在偏移值与负值相加以将其转换为非负值之后对分频值执行算术运算的 情况。更具体地，因为用于添加偏移值的加法器等的电路配置是不必要 的，并且取消了添加到伪随机数的偏移值，所以诸如调整副计数器15的 计数值(A计数)之类的麻烦的电路常数调整变得不必要。因此能够简化 电路配置并且消除诸如调整电路常数等之类的麻烦的动作。本公开不限于上述实施例，并且不必说，可执行对它的各种改进和修 改而不会脱离本实施例的范围。例如，尽管在本实施例中给出对如下情况的说明，其中在比较分频器 4中，跟随在副计数器15执行计数之后由控制计数器16执行B计数，但 是本公开并不限于此。副计数器15的计数操作和控制计数器16的计数操 作必须在第一分频信号的操作周期中不重叠。换句话说，除在相邻的 操作周期中执行第一分频信号*r的操作周期中的A计数操作和B计数操 外，还可以在互相分隔的操作周期中执行这些计数操作。同样，尽管给出SA调制器8具有三阶电路配置的说明，但是本公开不 限于此。调制器可被类似地配置为具有两阶或者四阶或者更高阶的电路配 置。在此情况中，因为数值位序列响应于上述阶而被增加或者减少，所以位宽必须匹配于SA调制器8的级，以便获得使得控制计数器能够计数数值 位序列中的位数的位配置。同样，尽管给出对在本实施例中设置副计数器15的情况的说明，但 是本公开不限于此。也可以不设置副计数器15。在此情况中，将被输出的 分频值是(MN+Bx)。同样，尽管给出对如下情况的说明，其中除了作为参考设置分频值的 分频值M之外，还为三模预定标器13设置了分频值(M士l)，但是本公 开不限于此。也可以设置分频值(M士N) (N是等于2或以上的整 数)。相关申请的交叉引用本申请基于并且要求于2007年2月20日递交的在先日本专利申请 No.2007-038830的优先权，该日本专利申请的整个内容通过引用合并于 此。
权利要求
1.一种装备有∑Δ调制器的分数分频器锁相环设备，该∑Δ调制器输出0值或者正整数值或负整数值的伪随机数，并且这些值的平均值是预定的分数值，所述设备包括三模预定标器，具有设置分频值，和通过将所述设置分频值减少或者增加±N而获得的分频值-N和分频值+N；以及分数分频控制单元，在与所述伪随机数的绝对数值相应数目的周期内输出所述三模预定标器的输出信号的时间段期间，如果所述伪随机数是负值则该分数分频器控制单元向所述三模预定标器指示所述分频值-N，并且如果所述伪随机数是正值则该分数分频器控制单元向所述三模预定标器指示所述分频值+N。
2. 如权利要求1所述的分数分频器锁相环设备， 其中所述分数分频控制单元还包括控制计数器，对所述三模预定标器的所述输出信号的周期进行计数， 其中所述控制计数器对所述周期进行计数到目标计数值，该目标计数值是从指定来自所述SA调制器的输出信号的所述伪随机数的绝对数值的数值位序列中提取的，并且其中直到所述控制计数器对所述周期进行计数到目标计数值，所述三模预定标器的分频值被设置为与指定来自所述2A调制器的输出信号的所述伪随机数的符号的符号位相应的分频值-N或者分频值+N。
3. 如权利要求2所述的分数分频器锁相环设备，其中所述控制计数器具有构成所述数值位序列的位数。
4. 如权利要求2所述的分数分频器锁相环设备，还包括主计数器，对所述三模预定标器的所述输出信号的第一预定数目个周期进行计数；以及副计数器，对所述三模预定标器的所述输出信号的第二预定数目个周 期进行计数，该第二预定数目个周期在数目上小于所述第一预定数目个周 期，其中所述控制计数器在所述副计数器不对周期进行计数时执行计数操作。
5. 如权利要求4所述的分数分频器锁相环设备，其中所述控制计数器 响应于所述副计数器的计数操作的完成而起动计数操作。
6. 如权利要求4所述的分数分频器锁相环设备，其中在所述副计数器对所述第二预定数目个周期进行计数时，所述三模预定标器的所述分频值被设置为所述分频值+N。
7. 如权利要求6所述的分数分频器锁相环设备，其中所述三模预定标 器具有N4。
8. 如权利要求1所述的分数分频器锁相环设备，其中所述伪随机数是 MASH型随机数。
9. 一种对使用i:A调制的分数分频器锁相环设备的控制方法，该SA调制 输出0值或者正整数值或负整数值的伪随机数，并且这些值的平均值是预 定的分数值，所述控制方法包括在与所述伪随机数的绝对数值相应数目的周期中输出三模预定标器的 输出信号的时间段期间，在所述伪随机数为负值的情况中，将所述三模预 定标器的分频值设置为通过从设置分频值减去N分频而获得的分频值，并 且在与所述伪随机数的绝对数值相应数目的周期中输出所述三模预定标 器的输出信号的时间段期间，在所述伪随机数为正值的情况中，将所述三 模预定标器的分频值设置为通过向所述设置分频值添加N分频而获得的分 频值。
10. 如权利要求9所述的对分数分频器锁相环设备的控制方法，还包括对所述三模预定标器的所述输出信号的第一预定数目个周期进行计 数，以及对所述三模预定标器的所述输出信号的第二预定数目个周期进行计 数，该第二预定数目个周期在数目上小于所述第一预定数目个周期，其中对所述第二预定数目个周期的计数是在与根据所述随机数的符号对所述三模预定标器的所述分频值的设置不同的定时处执行的。
11. 如权利要求10所述的对分数分频器锁相环设备的控制方法，其中 响应于对所述第二预定数目个周期的计数的完成，起动对与所述随机数的 符号相应的所述三模预定标器的所述分频值的设置。
12. 如权利要求10所述的对分数分频器锁相环设备的控制方法，其中 在对所述第二预定数目个周期进行计数时，所述三模预定标器的所述分频值被设置为通过将N分频添加到所述设置分频值而获得的分频值。
13. 如权利要求12所述的对分数分频器锁相环设备的控制方法，其中 所述三模预定标器具有N=l 。
14. 如权利要求9所述的对分数分频器锁相环设备的控制方法，其中 所述伪随机数是MASH型随机数。
全文摘要
在随后的B个周期中，第二分频信号(fA)被维持在低电平，并且第三分频信号(fB)被维持在高电平。根据从∑Δ调制器(8)输出的伪随机值的符号，如果所述伪随机值为负值则三模预定标器(13)具有分频值(M-1)，并且如果所述伪随机值为正值则三模预定标器(13)具有分频值(M+1)。然后，分频值变成M。在比较分频器(4)中获得包括伪随机值(Bx)的分频值(MN+A+Bx)。通过使用包括负值的伪随机数自身的∑Δ调制，可实现分数分频操作。
文档编号H03L7/16GK101252356SQ20081000672
公开日2008年8月27日 申请日期2008年1月28日 优先权日2007年2月20日
发明者长谷川守仁 申请人:富士通株式会社