专利名称：显示驱动器及其内嵌相位校正电路的制作方法
技术领域：
本发明涉及一种信号相位校正，且特别是涉及一种相位校正电路以及内嵌该相位校正电路的显示驱动器。
背景技术：
一般会随着工艺、环境、经过路径的不同等等因素产生不同的信号偏移。
信号偏移会衍生出设定时间(set叩time)与保持时间(hold time)问题。图1A是说明信号路径。图1B是说明图1A中信号时序关系。请同时参照图IA与图IB,信号源(发送器110)通过信号路径120将信号(时钟CLHO与数据DIO )传送给接收器130。因此，接收器130可以依据所接收的时钟CLKIO与数据DIO,而输出对应的时钟CLKll与数据D11给下一级电路(未示出)。
时钟CLK1Q与数据D10在传输过程中可能会使信号偏移。图IB是说明数据Dll的传输发生信号偏移，使得数据Dll的转态时间点相当接近时钟CUQl的上升缘。由于时钟CLK11的上升缘出现在数据Dll传输所需的设定时间内，因此下一级电路(未示出)将在时钟CLK11的上升缘错误地取样了数据Dll,此即为设定时间问题。另外，若在时钟CLK11的升缘后的保持时间不够长，将会导致保持时间问题。
图2A是说明利用固定延迟緩沖器来修正信号偏移的传统系统方块图。图2B是说明图2A中信号时序关系。具有固定延迟时间的延迟緩冲器240被用来延迟时钟CLKll的时序而产生时钟CLK12,以消除信号偏移的问题。然而，固定的延迟緩冲器无法随着工艺变异与电压等等变因而弹性修正信号的偏移。
发明内容
本发明提供一种相位校正电路，可以自我检测随工艺变异与工作电压变化，弹性选择所需要延迟时间，以将芯片内部数字信号的延迟偏移所造成的i殳定时间(setup time)与保:持时间(hold time)问题予以j奮正。本发明提供一种显示驱动器，内嵌相位校正电路，可以随工艺变异与工作电压变化弹性地选择所需要延迟时间，以将接收器的延迟偏移予以修正。
为解决上述问题，本发明提出一种相位校正电路，用以调校目标电路。相位校正电路包括样本产生器、相位调整器、旋转寄存单元、检测单元以及最佳化单元。样本产生器产生时钟样本以及数据样本给目标电路。相位调整器接收目标电路所输出的第 一时钟与第 一数据，并依控制数据调整第 一时钟与第一数据二者之间的相位关系，以输出第二时钟与第二数据。旋转寄存单元提供控制数据给相位调整器，并依据预定时序改变控制数据。检测单元耦接至相位调整器，用以检测第二时钟与第二数据二者之间的相位关系，以输出检测结果。最佳化单元耦接至检测单元与旋转寄存单元，用以依据检测结果，纪录该旋转寄存单元所输出的各种控制数据，以从中择一做为校正控制数据，并且控制旋转寄存单元输出校正控制数据给相位调整器。
本发明提出一种显示驱动器，包括接收器以及相位校正电路。接收器接收外部所提供的信号。相位校正电路内嵌于显示驱动器，用以调校接收器。相位校正电路包括样本产生器、相位调整器、旋转寄存单元、检测单元以及最佳化单元。样本产生器产生时钟样本以及数据样本给接收器。相位调整器接收接收器所输出的第 一时钟与第 一数据，并依控制数据调整第 一时钟与第一数据二者之间的相位关系，以输出第二时钟与第二数据。旋转寄存单元提供控制数据给相位调整器，并依据预定时序改变控制数据。检测单元耦接至相位调整器，用以检测第二时钟与第二数据二者之间的相位关系，以输出检测结果。最佳化单元耦接至检测单元与旋转寄存单元，用以依据检测结果纪录旋转寄存单元所输出的各种控制数据，以从中择一做为校正控制数据，并且控制旋转寄存单元输出校正控制数据给相位调整器。
本发明相位校正电路利用检测单元检测目标电路的输出，并依据检测结果动态选择所需要延迟时间。因此，本发明可以动态修正因延迟偏移所造成的设定时间与保持时间问题。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
图1A是说明数字信号的信号路径。图1B是说明图1A中信号时序关系。
图2A是说明传统技术利用一组固定延迟緩冲器来修正数字信号偏移的方块图。
图2B是说明图2A中信号时序关系。
图3是依照本发明实施例说明一种内嵌有相位校正电路的集成电路方块图。
图4是依照本发明另一实施例说明内嵌有相位校正电路的集成电路方块图。
图5是依照本发明说明一种相位校正电路的实施范例。
图6是依照本发明实施例说明图5相位校正电路的信号时序图。
图7A是依照本发明说明图5中样本产生器的实施范例。
图7B是依照本发明说明图5中样本产生器的另一实施范例。
图8是依照本发明说明图5中差动接口单元的实施范例。
图9是依照本发明说明图5中相位调整器的实施范例。
图IO是依照本发明说明图5中检测单元的实施范例。
图11是依据本发明说明另一种相位校正电路的实施范例。
图12是依据本发明说明图11中样本产生器的实施范例。
图13是依据本发明说明图11中样本产生器的另一实施范例。
图14是依照本发明说明图11中才佥测单元的实施范例。
附图符号说明
110、 310、 410:发送器
120:信号^各径
130、 320、 336、 420:接收器240:延迟緩沖器300、 400:显示驱动器
330、 430:相位校正电^各
331、 431、 531、 1110:样本产生器
332、 337、 432、 532:相位调整器
333、 433、 533、 1130:检测单元
334、 434、 534:最佳化单元335 、 435、 535:旋转寄存单元436:选择器520:目标电路710、 1210:振荡器720:样本单元
721、 722、 1220、 1230:延迟器
730、 1310:差动接口单元
810、 820:反相器
811—816、 821-826:电阻
900:延迟选择器
911-916:延迟单元
921-926:开关
1010、 1410、 1423:触发器
1020、 1420:比较器
1240:切换器
1421:与门
1422:或门。
具体实施例方式
图3是依照本发明实施例说明一种内嵌有相位校正电路的集成电路方块图。在此是以显示驱动器300代表说明内嵌有相位校正电路的集成电路。显示驱动器300包含4妄口电3各(interface circuit) 310以及通道(channel)340,以接收来自发送器200的信号，并且驱动显示面板(未示出)。
接口电路310包括接收器320以及相位校正电路330。举例来说，接收器320利用^^罢幅差动信号传ir (reduced swing differential signaling,RSDS)或是其它信号传输接口接收来自发送器200的信号。若有需要，接收器320亦将所接收的信号格式转换为显示驱动器300内部的信号格式。相位校正电路330包括样本产生器331、副本接收器(replicate receiver) 336、副本相位调整器(replicate phase adjuster) 332、相位调整器337、旋转寄存单元33、检测单元333以及最佳化单元"4。相位校正电路"0接收目标电路(例如接收器320)所输出的时钟与数据，并调整时钟与数据二者之间的相位关系，以输出经调整后的时钟与数据给下一级电路(例如信道340 )。副本接收器336的电路设计可以和接收器320相同，而副本相位调整器332 二者的电路设计可以与相位调整器337相同。由于副本接收器336和接收器320均配置在显示驱动器300内，亦即二者是由相同工艺所制造出来的，因此二者的特性(包含信号的延迟偏移)几乎相同。换句话说，副本接收器336与副本相位调整器332可以分别视为接收器320与相位调整器337的副本。
在校正阶段，样本产生器331产生时钟样本以及数据样本给副本接收器336。副本接收器336便依据时钟样本以及数据样本而输出第一时钟与第一数据给副本相位调整器332。副本相位调整器332依旋转寄存单元335所提供的控制数据调整第一时钟与第一数据二者之间的相位关系，以输出第二时钟与第二数据。旋转寄存单元335依据预定时序产生控制数据，并且提供控制数据给副本相位调整器332与相位调整器337。检测单元333耦接至副本相位调整器332。检测单元"3检测第二时钟与第二数据二者之间的相位关系，以输出检测结果。最佳化单元334耦接至检测单元333与旋转寄存单元335。依据检测单元333的检测结果，最佳化单元334纪录旋转寄存单元335所输出的各种控制数据，以从中择一做为校正控制数据，并且控制旋转寄存单元335输出校正控制数据给副本相位调整器332与相位调整器337。相位校正电^各330的详细实施方式容后详述。
要注意的是，内嵌有相位校正电路的集成电路的实施方式并不限于上述实施例。例如，图4是依照本发明另一实施例说明内嵌有相位校正电路的集成电路方块图。在此是以显示驱动器400代表说明内嵌有相位校正电路的集成电路。显示驱动器400包括接口电路410以及信道440,以接收来自发送器200的信号，并且驱动显示面板(未绘示)。
接口电路410包括接收器420以及相位校正电路430。举例来说，接收器420利用RSDS或是其它信号传输接口接收来自发送器200的信号。若有需要，接收器420亦可以将所接收的信号格式转换为显示驱动器400内部所需的其它信号格式。相位校正电路430内嵌于显示驱动器400,用以调校目标电路(例如接收器420)。相位校正电路430包括样本产生器431、相位调整器432、旋转寄存单元435、检测单元433以及最佳化单元434。在显示驱动器400内部，相位校正电路430接收接收器420所输出的时钟与数据，并调整时钟与数据二者之间的相位关系，以输出经调整后的时钟与数据给下一级电^各(例如信道440 )。
在校正阶段，选择器436将会输出样本产生器431所产生的时钟样本以及数据样本给接收器420。接收器420便依据时钟样本以及数据样本而输出第一时钟与第一数据给相位调整器432。相位调整器432接收接收器420所输出的第一时钟与第一数据，并依旋转寄存单元435所提供的控制数据调整第一时钟与第一数据二者之间的相位关系，以输出第二时钟与第二数据。旋转寄存单元435依据预定时序改变控制数据，并且提供控制数据给相位调整器432。检测单元433耦接至相位调整器432。检测单元433检测第二时钟与第二数据二者之间的相位关系，以输出检测结果。最佳化单元434耦接至检测单元433与旋转寄存单元435。依据检测单元433的检测结果，最佳化单元434纪录旋转寄存单元435所输出的各种控制数据，以从中择一做为校正控制数据，并且控制旋转寄存单元435输出校正控制数据给相位调整器432。
相位校正电路330及/或430的操作将以图5说明之。图5的相位校正电路用以调校目标电^各520。以图3的实施例而言，目标电路520可以视为图3的副本接收器336。以图4的实施例而言，目标电路520可以视为图4的接收器420。
请参照图5,此相位校正电路包括样本产生器531、相位调整器532 、检测单元533、最佳化单元534以及旋转寄存单元5 35 ,其可以分别视为图3的样本产生器331、副本相位调整器332、检测单元333、最佳化单元334以及旋转寄存单元335 ,也可以分别视为图4的样本产生器431、相位调整器"2、检测单元433、最佳化单元434以及旋转寄存单元435。
图6是依照本发明实施例说明图5相位校正电路的信号时序图。请同时参照图5与图6,样本产生器531产生时钟样本rs—clk以及数据样本rs — data给目标电路520。时钟样本rs—clk以及凄t据样本rs_data经过目标电^各520内部的信号路径后，可能会使时钟样本rs—clk及/或数据样本rs —data发生信号偏移。
旋转寄存单元5 35提供控制数据DC—con[n: l]给相位调整器"2,并依据预定时序改变控制数据DC一con[n: 1]。例如，假设n=6(即控制数据DC —con [n: 1]有6位)，则旋转寄存单元535可以依序输出控制数据DC — con [n:l]为OOOOOlb、 000010b、 000100b、 001000b、 010000b、 100000b、 000001b、 00001 0b、...等。若以10进位表示，则控制数据DC—con[n: l]依据预定时序改变为1、 2、4、 8、 16、 32、 1、 2、…。
相位调整器532可以接收目标电路520所输出的第一时钟test—elk与第一数据test—data,并依控制数据DC—con[n: l]调整第一时钟test — elk与第一数据test—data 二者之间的相位关系，以输出第二时钟elk—delay与第二数据data-delay。在一实施例中，假设相位调整器532不改变第一时钟test — clk的相位(亦即test —elk = elk—delay),且依控制数据DC —con [n: 1]调整第一数据test-data的相位来做为第二数据data—delay。若控制数据DC —con[n:l] =1，则相位调整器532所输出的第二数据data —delay譬如为图6的波形data-delay (1)，若控制数据DC—con [n:l] = 2 (即00001 Ob )，则相位调整器532所输出的第二数据data—delay譬如为图6的波形data_delay(2)。以此类推，若控制数据DC_con [n: 1] = 32 (即100000b )，则相位调整器532所输出的第二数据data-delay譬如为图6的波形data—delay (32)。
检测单元533耦接至相位调整器532以便接收第二时钟clk_delay与第二数据data—delay。检测单元533检测第二时钟elk-delay与第二数据data-delay 二者之间的相位关系，以输出检测结果detect — result。在此假设检测单元533是依据第二时钟clk_delay (本实施例中等同于第 一时钟test-elk的相位)的上升缘来取样第二数据data_delay。因此，若控制数据DC_con[n:l] = 2，则检测单元533所取样的第二数据data —delay (即图6的波形data—delay (2))为「0」；若控制数据DC —con [n: 1] =8,则检测单元533所耳又样的第二数据data—delay (即图6的波形data — delay (8))为「 1 J。依据样本产生器531所产生的时钟样本rs —elk以及数据样本rs-data 二者的相位关系，4企测单元533所取样的第二数据data—delay理应为「 1」。因此检测单元533可以依据所取样的第二数据data-delay来判断相位调整器532的调整结果是否适当，并依据上述判断输出检测结果detect -resu 11 。
最佳化单元534耦接至检测单元533与旋转寄存单元535,用以依据检测结果detect-result,纪录旋转寄存单元535所输出的各种控制数据DC-con[n:l]，以从中择一做为校正控制数据，并且控制旋转寄存单元535输出此一校正控制数据给相位调整器532。例如，旋转寄存单元535所输出的控制数据DC — con [n: l]依循1、 2、 4、 8、 16、 32、 1、 2…的次序不断变换。最佳化单元534通过检测结果detect — result可以判断出当控制数据DC —con[n: l]为4、 8、 16时，相位调整器532的调整结果是适当的。因此，最佳化单元534可以从4、 8、 16中择一做为校正控制数据(例如选择中间值「 8」)，并且藉由信号Optimal-signal控制旋转寄存单元535输出校正控制数据「 8」(即DC-Con[n: 1] = 001000b)给相位调整器532。因此，相位调整器532可以依校正控制数据「 8」(控制数据DC—con[n: 1])调整目标电路520所输出的第一时钟test-clk与第一数据test-data二者之间的相位关系，以输出第二时钟clk一delay与第二数据data —delay (参照图6的test — clk与data—delay (8)的波形)。
图7A是依照本发明说明图5中样本产生器531的实施范例。样本产生器531可以包括振荡器710、样本单元720以及差动接口单元730。振荡器710提供时钟样本o-clk给样本单元720。样本单元720依据时钟样本O-clk输出时钟样本p-clk与数据样本p—data给差动接口单元730。差动接口单元730将样本单元720所输出的时钟样本p-clk与数据样本p-data转换成时钟样本rs-clk以及^:据样本rs—data。在此样本单元720可能包含延迟器721。此实施例中，样本单元720是将时钟样本o-clk直接输出做为时钟样本p—clk,并且将时钟样本o—clk通过延迟器721做为数据样本p-data。
然而，样本单元720的实施方式并不限于此。例如，图7B是依照本发明说明图5中样本产生器531的另一实施范例。在此实施例中，样本单元720可能包含延迟器722。样本单元720是将时钟样本o_clk直接输出做为数据样本p-data,并且将时钟样本o-clk通过延迟器722做为时钟样本p-clk。
上述差动接口单元730可以将样本单元720所输出的时钟样本p-clk与数据样本p-data转换成符合低摆幅差动信号传输(reduced swingdifferential signaling, RSDS)或是其它信号传输接口的信号。当然，差动接口单元730亦可能被省略，使得样本产生器531将样本单元720所输出的时钟样本p-clk与数据样本p-data直接输出做为时钟样本rs —elk以及数据样本rs —data。
图8是依照本发明说明图5中差动接口单元730的实施范例。差动接口单元730包括反相器810与820,以及电阻811、 812、 813、 814、 815、 816、821、 822、 823、 824、 825与826。反相器810的输入端接收时钟样本p—elk,而反相器820的输入端接收数据样本p-data。电阻811-813串联于时钟样本p_clk与接地电压之间，其中，电阻812与813之间的共同接点耦接参考电压VDC,而电阻811与812之间的共同接点可以输出信号rs —c。电阻814-816串联于反相器810的输出端与接地电压之间，其中，电阻815与816之间的共同接点耦接参考电压VDC,而电阻814与815之间的共同接点可以输出信号rs-cB。信号rs —c与信号rs—cB即为差动接口单元730所输出的时钟样本rs — clk。另外，电阻821-823串联于数据样本p—data与接地电压之间，其中电阻822与823之间的共同接点耦接参考电压VDC，而电阻821与822之间的共同接点可以输出信号rs_d。电阻824-826串联于反相器820的输出端与接地电压之间，其中，电阻825与826之间的共同接点耦接参考电压VDC,而电阻824与825之间的共同接点可以输出信号rs-dB。信号rs-d与信号rs-dB即为差动接口单元730所输出的数据样本rs—data。
延续前述范例的假设，在此亦假设控制数据DC-con[n: 1]为6位数据(即DC—con[6: 1])。图9是依照本发明说明图5中相位调整器5 32的实施范例。相位调整器532包括延迟选择器900,用以接收目标电路520所输出的第一数据test — data,并依该控制数据DC—con[6: l]延迟第一数据test—data,以输出为第二数据data-delay。在本实施例中，相位调整器532是将目标电路520所输出的第一时钟test —elk直接输出做为第二时钟elk-delay,并且通过延迟选择器900调整目标电路520所输出第一数据test-data的相位。
请参照图9，延迟选择器900包括延迟单元串以及开关921、 922 、 923、924、 925、 926。延迟单元串由延迟单元911 、 912、 913、 914、 915及916相互串接所形成。其中，延迟单元串的第一个延迟单元911的输入端接收目标电路520所输出第一数据test-data。开关921的第一端接收第一数据test—data。开关922、 923、 924、 925与926的第一端分別耦接至延迟器912-915的输出端。开关921-926的第二端相互连接以便输出第二数据data_delay。开关921-926分别受控于控制数据DC—con [6: l]的其中一个位(即DC—con [1]、DC一con[2]、 DC—con[3]、 DC一con[4]、 DC—con[5]或DC—con[6]),而使开关921-926其中之一导通，以输出第二数据data-delay。因此，藉由控制数据DC —con[6: l]可以调整第二数据data —delay与第二时钟elk—delay 二者之间的相位关系。
相位调整器532的实施方式不应被限定为图9所示，所属领域具有通常知识者亦可以其它方式实现相位调整器532。例如，将延迟选择器改耦接于第一时钟test_clk与第二时钟elk—delay之间，使得延迟选择器依控制数据DCLcon[6:l]延迟目标电路所输出的第一时钟test_clk,以获得第二时钟clk_delay。另外，亦可将第一数据test-data直接输出做为第二数据data—delay。
图IO是依照本发明说明图5中检测单元533的实施范例。在本实施例中，检测单元5 33包括触发器1010以及比较器1020。触发器IOIO依据第二时钟clk_delay锁存第二数据data —delay。比较器1020检查触发器1010所锁存的数据是否正确，以输出检测结果detect-result。依据前述样本产生器531所产生的时钟样本rs-clk以及数据样本rs-data 二者的相位关系，比较器1020可以比较触发器1010所锁存的第二数据data —delay是否为「1」。因此检测单元533可以依据所锁存的第二数据data-delay来判断相位调整器532的调整结果是否适当，并依据上述判断输出检测结果detect-result。
上述比较器1020可以与门(未示出)实施之。其中，与门的第一输入端耦接至触发器101Q的输出端，与门的第二输入端接收一逻辑值(在此为逻辑rl」)，而其输出端输出^r测结果detect — result。当然，上述比较器1020的实施方式并不限于此。
本发明的实施方式并不限于上述所示。例如，图ll是依据本发明说明另一种相位校正电路的实施范例。图ll所示的实施方式类似于图5的实施范例，因此不再赘述相同部分。与图5的实施范例相较，图11的检测单元1130是依据第二时钟c 1 k _de 1 ay与第二数据da t a - de 1 ay 二者之间的相位关系，更输出样本设定信号setup —result给样本产生器1110;以及样本产生器1110更依据才羊本设定信号setup—result调整数据样本rs—data的相位。例如，当样本设定信号setup_result为逻辑「 0」时，样本产生器1110所产生的时钟样本r s - c 1 k以及数据样本r s - d a t a的相位关系是符合系统本身所设定的设定时间(setup time)关系；当样本设定信号setup—result为逻辑r 1」时，样本产生器1110所产生的时钟样本rs-clk以及数据样本rs-data的相位关系是符合系统本身所设定的保持时间(hold time)关系。
在此假设样本设定信号setup-result的初始值为逻辑「 Q」，此时为r设定时间」测试4莫式。由于样本i殳定信号setup—result为逻辑「 0」，样本产生器1110产生符合系统「设定时间」关系的时钟样本rs_clk以及数据样本rs-data。时钟样本rs — clk以及数据样本rs—data经过目标电路520会产生第一时钟test — elk与第一数据test-data。旋转寄存单元5"输出循环的控制数据DC_con[n: 1]给相位调整器532。相位调整器5 32受控制数据DC-con [n: l]的控制，以决定第二时钟elk—delay与第二数据data — delay的延迟时间。检测单元1130检测第二时钟clk_delay与第二数据data—delay二者之间的相位关系，以判定可否锁存到正确的数据。随着控制数据DC-con[n: l]的改变，当检测单元1130可以锁存到正确的数据时，检测单元1130便输出样本设定信号setup_result为逻辑「 1」给样本产生器1110,此时相位4交正电路将开始进行「保持时间」测试。
当样本设定信号set叩-result为逻辑「 1」，此时为「保持时间」测试模式。由于样本设定信号setup-result为逻辑「 1」，样本产生器1110产生符合系统「保持时间」关系的时钟样本rs-clk以及数据样本rs-data。旋转寄存单元535输出循环的控制数据DC—con[n: l]给相位调整器5 32。相位调整器532受控制数据DC — con [n: l]的控制，以决定第二时钟clk_delay与第二数据data-delay的延迟时间。检测单元1130 4全测第二时钟clk_delay与第二数据data-delay 二者之间的相位关系，以判定可否锁存到正确的数据。
当^r测单元1130第一次锁存到正确的数据时，检测单元1130输出检测结果detect-result由逻辑「 0」转变为逻辑「 1」，使得最佳化单元534内部计数器计数一次，同时最佳化单元534内部寄存器会记录此时的控制数据DC — con [n: 1]的值。之后，最佳化单元534不再随着检测结果detect —resul t改变其内部寄存器的值。
旋转寄存单元535会循环地改变控制数据DC-con [n: l]的值。当控制数据DC—con [n: 1 ]改变状态时，检测单元1130所输出的检测结果de t ec t — resu 11会由逻辑「 1」转变为逻辑「 0」，然后再依据是否锁存到正确数据来决定是否再次将4企测结果detect — result由逻辑「 0」转变为逻辑r 1」。因此当检测单元1130连续一企测到第二时钟elk —delay与第二数据data — delay 二者之间的相位关系足以锁存到正确数据时，随着控制数据DC-Con[n: l]的循环改变，才全测结果detect — result亦会呈现「0」、「1」、r 0」、「1」…的变化。最佳化单元534内部计数器亦会计数检测结果detect — result的变化，直到检测结果detect-result保持逻辑「0」。因此，最佳化单元534内部计数器所记录的值即为通过检测的控制数据DC—con [n: l]笔数。
由于旋转寄存单元535会循环地改变控制数据DC—con[n: l]的值，因此当控制数据DC —con[n: l]的值再一次轮回至相同于最佳化单元534内部寄存器所记录的值时，由于最佳化单元534内部计数器所记录的值即为通过检测的控制数据DC—con [n: l]笔数，因此当控制数据DC—con [n: l]再改变「最佳化单元534内部计数器的值/2」次时，最佳化单元534藉由信号Optimal — signal控制旋转寄存单元535保持所输出的控制数据DC—con[n: 1]而不再循环改变。
若以图6为例，当控制数据DC-con[n: l]的值为4时，检测单元1130第一次锁存到正确的数据。于是，检测单元1130输出检测结果detect — result由逻辑「 0」转变为逻辑「 1」，使得最佳化单元534内部计数器计数一次，同时最佳化单元534内部寄存器会记录此时的控制数据DC_con[n: l]的值为4。接下来当控制数据DC—con[n: 1] = 8、 16时，4全测结果detect — result为逻辑「 1」。当控制数据DC—con[n: 1] = 32时，检测结果detect — result为逻辑「0」。此表示控制数据DC—con[n: 1] =4、 8、 16等三笔数据可以使相位调整器532输出适当相位关系，所以此时最佳化单元534内部计数器所记录的值即为3。旋转寄存单元535会循环地改变控制数据DC—con[n:l]的值，当控制数据DC—con[n: l]再一次改变为4时(相同于最佳化单元5 34内部寄存器所记录的值)，因此最佳化单元534从控制数据DC — con [n:l]M起算，等控制数据DC_con [n:l]再改变「3/2」次时(相当于将最佳化单元534内部计数器的计数值右移1位，因此3/2=1 ),亦即当控制数据DC_con[n: l]再一次改变为8时，最佳化单元534藉由信号Optimal-signal控制旋转寄存单元5"保持输出控制数据DC-con [n: 1]为8而不再循环改变。
图12是依据本发明说明图11中样本产生器1110的实施范例。样本产生器1110包括振荡器1210、第一延迟器1220、第二延迟器1230以及切换器1240。振荡器1210提供时钟样本rs — clk。第一延迟器1220与第二延迟器1230各自接收并延迟时钟样本rs-clk。切换器1240依据样本设定信号setup—result的控制，选择将第一延迟器1220与第二延迟器lUO 二者之一的输出做为数据样本rs—data。
考量系统信号规格，亦可配置信号转换电路于样本产生器1110中。例如，图13是依据本发明说明图11中样本产生器1110的另一实施范例。样本产生器1110包括振荡器1210、第一延迟器1220、第二延迟器1230、切换器1240以及差动接口单元1310。振荡器1210提供原始时钟p-clk。第一延迟器1220与第二延迟器1230各自接收并延迟原始时钟p-clk。切换器12"依据样本设定信号setup—result的控制，选择将第一延迟器12"与第二延迟器l230据p—data。差动接口单元1310可以将原始时钟p-clk与原始数据p—data分别转换为差动模式的时钟样本rs_clk与数据样本rs—data。上述时钟样本rs_clk与数据样本rs —data可以是符合低摆幅差动信号传输(reduced swing differential signaling, RSDS )或是其它信号传输接口的信号。图8所示的电路亦可以做为差动接口单元1310的实施范例。
图14是依照本发明说明图11中检测单元1130的实施范例。在本实施例中，；险测单元1130包括触发器1410以及比较器1420。触发器1410依据第二时钟elk—delay锁存第二数据data —delay。比较器1420检查触发器1410所锁存的数据是否正确，以输出检测结果detect —result以及样本设定信号set叩-result。依l居前述才羊本产生器1110所产生的时钟样本rs —elk以及数据样本rs —data 二者的相位关系，比较器1420可以比较触发器1410所锁存的第二数据data—delay是否为r U。因此检测单元1130可以依据所锁存的第二数据data-delay来判断相位调整器532的调整结果是否适当，并依据上述判断输出4全测结果detect — result以及样本设定信号set叩—result。
比较器1420包括与门1421、或门1422以及第二触发器1423。与门1421的第一输入端耦接至触发器1410的输出端，与门1421的第二输入端接收一逻辑值(在此为逻辑r 1」)，而其输出端输出检测结果detect-result。或门1422的第一输入端接收第二时钟clk-delay。第二触发器1423的触发端耦接至或门1422的输出端。第二触发器1423的输入端耦接至与门1421的输出端。第二触发器1423的输出端耦接至或门1422的第二输入端。其中，第二触发器1423的输出端输出样本"i殳定信号setup-result给样本产生器1110,使得样本产生器1110还依据样本设定信号setup—result调整数据样本rs_data及/或时钟样本rs—elk的相位。
综上所述，上述实施例中相位校正电路利用检测单元检测目标电路的输出，并依据检测结果动态选择所需要延迟时间。因此，上述实施例可以动态修正因延迟偏移所造成的设定时间与保持时间问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
权利要求
1.一种相位校正电路，用以调校一目标电路，包括样本产生器，用以产生一时钟样本以及一数据样本给该目标电路；相位调整器，用以接收该目标电路所输出的一第一时钟与一第一数据，并依一控制数据调整该第一时钟与该第一数据二者之间的相位关系，以输出一第二时钟与一第二数据；旋转寄存单元，用以提供该控制数据给该相位调整器，并依据一预定时序改变该控制数据；检测单元，耦接至该相位调整器，用以检测该第二时钟与该第二数据二者之间的相位关系，以输出一检测结果；以及最佳化单元，耦接至该检测单元与该旋转寄存单元，用以依据该检测结果，纪录该旋转寄存单元所输出的各种该控制数据，以从中择一做为一校正控制数据，并且控制该旋转寄存单元输出该校正控制数据给该相位调整器。
2. 如权利要求1所述的相位校正电路，其中，该检测单元依据该第二时 钟与该第二数据二者之间的相位关系，还输出一样本设定信号给该样本产生器；以及该样本产生器更依据该样本设定信号调整该数据样本的相位。
3. 如权利要求2所述的相位校正电路，其中，该样本产生器包括 振荡器，用以提供该时钟样本；第一延迟器，用以接收并延迟该时钟样本； 第二延迟器，用以接收并延迟该时钟样本；以及切换器，依据该样本设定信号的控制，选择将该第一延迟器与该第二延 迟器二者之一的输出做为该数据样本。
4. 如权利要求2所述的相位校正电路，其中，该样本产生器包括 振荡器，用以提供一原始时钟；第一延迟器，用以接收并延迟该原始时钟； 第二延迟器，用以接收并延迟该原始时钟；切换器，依据该样本设定信号的控制，选择将该第一延迟器与该第二延 迟器二者之一的输出做为一原始数据；以及差动接口单元，用以将该原始时钟与该原始数据分别转换为差动模式的该时钟样本与该^:据样本。
5. 如权利要求1所述的相位校正电路，其中，该相位调整器包括延迟选择器，用以接收该目标电路所输出的该第一数据，并依该控制数据延迟该第一数据，以输出为该第二数据；其中，该第二时钟为该第一时钟。
6. 如权利要求5所述的相位校正电路，其中，该延迟选择器包括延迟单元串，由多个延迟单元相互串接所形成，其中，该延迟单元串的第一个延迟单元的输入端接收该第一数据；以及多个开关，所述开关的第一端与所述延迟单元的输出端为一对一相互连接，其中，受控于该控制数据而使所述开关其中之一导通，以输出该第二数据。
7. 如权利要求1所述的相位校正电路，其中，该相位调整器包括延迟选择器，用以接收该目标电路所输出的该第一时钟，并依该控制数据延迟该第一时钟，以输出为该第二时钟；其中，该第二数据为该第一数据。
8. 如权利要求1所述的相位校正电路，其中，该检测单元包括触发器，用以依据该第二时钟锁存该第二数据；以及比较器，用以检查该触发器所锁存的数据是否正确，以输出该检测结果。
9. 如权利要求8所述的相位校正电路，其中，该比较器包括与门，其第一输入端耦接至该触发器的输出端，其第二输入端接收一逻辑值，而其输出端输出该检测结果。
10. 如权利要求9所述的相位校正电路，其中，该比较器更包括或门，其第一输入端接收该第二时钟；以及第二触发器，其触发端耦接至该或门的输出端，其输入端耦接至该与门的输出端，其输出端耦接至该或门的第二输入端；其中，该第二触发器的输出端输出一样本设定信号给该样本产生器；以及该样本产生器更依据该样本设定信号调整该数据样本的相位。
11. 一种显示驱动器，包括接收器，用以接收外部所提供的信号；以及相位校正电路，内嵌于该显示驱动器，用以调校该接收器，其中，该相位校正电^各包括样本产生器，用以产生一时钟样本以及一数据样本给该接收器；相位调整器，用以接收该接收器所输出的 一第 一时钟与 一第 一数据，并依一控制数据调整该第一时钟与该第一数据二者之间的相位关系，以输出一第二时钟与一第二数据；旋转寄存单元，用以提供该控制数据给该相位调整器，并依据一预定时序改变该控制数据；检测单元，耦接至该相位调整器，用以检测该第二时钟与该第二数据二者之间的相位关系，以输出一检测结果；以及最佳化单元，耦接至该检测单元与该旋转寄存单元，用以依据该检测结果，纪录该旋转寄存单元所输出的各种该控制数据，以从中择一做为一校正控制数据，并且控制该旋转寄存单元输出该校正控制数据给该相位调整器。
12. 如权利要求11所述的显示驱动器，其中，该检测单元依据该第二时钟与该第二数据二者之间的相位关系，还输出一样本设定信号给该样本产生器；以及该样本产生器更依据该样本设定信号调整该数据样本的相位。
13. 如权利要求12所述的显示驱动器，其中，该样本产生器包括振荡器，用以提供该时钟样本；第一延迟器，用以接收并延迟该时钟样本；第二延迟器，用以接收并延迟该时钟样本；以及切换器，依据该样本设定信号的控制，选择将该第一延迟器与该第二延迟器二者之一 的输出做为该数据样本。
14. 如权利要求12所述的显示驱动器，其中，该样本产生器包括振荡器，用以提供一原始时钟；第一延迟器，用以接收并延迟该原始时钟；第二延迟器，用以接收并延迟该原始时钟；切换器，依据该样本设定信号的控制，选择将该第一延迟器与该第二延迟器二者之一的输出做为一原始数据；以及差动接口单元，用以将该原始时钟与该原始数据分别转换为差动模式的该时钟样本与该数据样本。
15. 如权利要求11所述的显示驱动器，其中，该相位调整器包括延迟选择器，用以接收该接收器所输出的该第一数据，并依该控制数据延迟该第一数据，以输出为该第二数据；其中，该第二时钟为该第一时钟。
16. 如权利要求15所述的显示驱动器，其中，该延迟选择器包括延迟单元串，由多个延迟单元相互串接所形成，其中，该延迟单元串的第一个延迟单元的输入端接收该第一数据；以及多个开关，所述开关的第一端与所述延迟单元的输出端为一对一相互连接，其中，受控于该控制数据而使所述开关其中之一导通，以输出该第二数据。
17. 如权利要求11所述的显示驱动器，其中，该相位调整器包括延迟选择器，用以接收该接收器所输出的该第一时钟，并依该控制数据延迟该第一时钟，以输出为该第二时钟；其中，该第二数据为该第一数据。
18. 如权利要求11所述的显示驱动器，其中，该检测单元包括触发器，用以依据该第一时钟锁存该第二数据；以及比较器，用以检查该触发器所锁存的数据是否正确，以输出该检测结果。
19. 如权利要求18所述的显示驱动器，其中，该比较器包括与门，其第一输入端耦接至该触发器的输出端，其第二输入端接收一逻辑值，而其输出端输出该检测结果。
20. 如权利要求19所述的显示驱动器，其中，该比较器还包括或门，其第一输入端接收该第二时钟；以及第二触发器，其触发端耦接至该或门的输出端，其输入端耦接至该与门的输出端，其输出端耦接至该或门的第二输入端；其中，该第二触发器的输出端输出 一样本设定信号给该样本产生器；以及该样本产生器更依据该样本设定信号调整该数据样本的相位。
全文摘要
一种相位校正电路，包括样本产生器、相位调整器、旋转寄存单元、检测单元以及最佳化单元。样本产生器产生时钟样本以及数据样本给目标电路。相位调整器依控制数据调整目标电路所输出的第一时钟与第一数据二者之间的相位关系，以输出第二时钟与第二数据。旋转寄存单元提供控制数据给相位调整器。检测单元检测第二时钟与第二数据二者之间的相位关系，以输出检测结果。最佳化单元依据检测结果纪录该旋转寄存单元所输出的各种控制数据，以从中择一做为校正控制数据，并且控制旋转寄存单元输出校正控制数据给相位调整器。
文档编号H03L7/06GK101567688SQ200810093590
公开日2009年10月28日 申请日期2008年4月25日 优先权日2008年4月25日
发明者林立平 申请人:奇景光电股份有限公司