专利名称：：三除数分频单元、可编程分频装置及可编程分频方法
技术领域：
：本发明有关于一种可编程分频装置，更具体地涉及一种三除数分频单元、可编程分频装置及可编程分频方法。
背景技术：
：图l所示为公知频率合成器的方框图，该频率合成器30主要包含相位/频率检测器300、回路滤波器302、电压控制振荡器(VCO)304、多系数分频器306及可编程分频器(ProgrammableDivider)308。该相位/频率检测器300会比较参考输入频率Fref与反馈输入频率(该多系数分频器306的输出)两者间的差别，并输出与两者间的相位与频率差异量相关的输出信号。该相位/频率检测器300产生的输出信号经由该回路滤波器302处理后送到该电压控制振荡器304。若没有该多系数分频器306的存在，则该电压控制振荡器304输出端所送出的输出频率Fvco的频率信号将会被用来锁定参考输入频率Fref，也就是永远与参考频率同步保持一致的相位与频率状态；当反馈输入频率Fdiv与参考输入频率Fref的频率与相位一致时也就是整个相位回路已经锁定了(Locked)。该多系数分频器306可以将该电压控制振荡器304输出分频以锁定参考输入频率Fref,假设该多系数分频器306提供的除数为M，则该电压控制振荡器304的输出为MxFref，即可锁定参考输入频率Fref。因此，借由调整该多系数分频器306提供的除数M,即可弹性地调整该电压控制振荡器304的输出频率Fvco。若该可编程分频器308所提供的除数为P,则该频率合成器30最终输出频率Fout为-.<formula>formulaseeoriginaldocumentpage7</formula>数字电路的设计工程师们，可借由改变分频电路的参数搭配，变动M及P之间的比率，便很容易地由一个基准的参考频率信号源，产生出电路中所需要的各种频率信号。频率合成器在频率电路中，除了应用于频率产生器之外，还可以发挥其相位锁定的特性，进而延伸发展出各种频率电路相关的应用组件，图2所示即为频率合成器应用于手机接收电路中的方框图。由上述说明可以看出，可弹性调整除数的可编程分频器是锁相回路的一个重要组件，因此如能提供一种以简易电路即可达成多数个除数的可编程分频器，即可有利于锁相回路的应用。
发明内容有鉴于此，本发明的主要目的在于提供一种利用反馈即可实现多数个除数的三除数分频单元、可编程分频装置及可编程分频方法。为达到上述目的，本发明提供一种三除数分频单元，可接收输入信号，并对该输入信号做除以2，3，4的分频运算，该三除数分频单元包含第一触发器，接收该输入信号；第一逻辑部分，该第一逻辑部分的输入端连接到该第一触发器的输出端；第二逻辑部分，该第二逻辑部分的输入端连接到该第一逻辑部分的输出端；第二触发器，该第二触发器的输入端连接到该第二逻辑部分的输出端，且该第二触发器的输出端分别连接到该第一触发器的另一个输入端及选择性地馈入该第二逻辑部分的另一个输入端；第一控制信号，连接到该第一逻辑部分的另一个输入端；及第二控制信号，可选择性地输入固定位准(Level)信号或反馈该第二触发器的输出到该第二逻辑部分的输入端；借由控制该第一控制信号及该第二控制信号，可以使该分频单元做除以2，3，4的分频运算。为达到上述目的，本发明提供一种可编程分频装置，可接收一个输入信号，并对该输入信号做除以4至12的分频运算。该可编程分频装置包含提供除以2，3,4的分频运算的第一分频单元；提供除以2，3的分频运算的第二分频单元，其与第一分频单元串接；及反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号，控制该第一分频单元做除以2，3，4的分频运算；第二选择控制信号，控制该第二分频单元做除以2，3的分频运算；及反馈控制信号，控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准，借此可以提供4至12的分频运算。为达到上述目的，本发明还提供另一种可编程分频装置，可接收输入信号，并对该输入信号做分频运算，包含第一分频单元，提供除以N,N+1,N+2的分频运算；第二分频单元，提供除以2，3的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号及反馈控制信号，控制该第一分频单元做除以N,N+l，N+2的分频运算；第二选择控制信号，控制该第二分频单元做除以2，3的分频运算；及反馈控制信号，控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。为达到上述目的，本发明还提供一种可编程分频装置，与上述第二种可编程分频装置的不同之处在于所述第一分频单元，可提供至少三个连续整数的分频运算。其中，该至少三个连续整数可表示为N、N+1,...，N+n，且N至少为2，且n至少为2，因此可以提供2N(3N+3n)的分频运算。为达到上述目的，本发明还提供一种可编程分频装置，与上述第三种可编程分频装置的不同之处在于所述第二分频单元，提供两个整数m，n的分频运算，并与该第一分频单元串接；所述第二选择控制信号，可控制该第二分频单元做m或n的分频运算。为达到上述目的，本发明还提供一种可编程分频方法，其接收输入信号，并对该输入信号做分频运算，该方法包含提供第一分频单元，其提供至少三个整数的分频运算；提供第二分频单元，其提供两个整数m或n的分频运算，并与该第一分频单元串接；提供反馈控制单元，其连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；控制该第一分频单元做某一个整数的分频运算；控制该第二分频单元做m或n的分频运算；及控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。由以上技术方案可以看出，本发明可提供一种以简易电路即可实现多数个除数的可编程分频器，有利于锁相回路的应用。图l为公知频率合成器的方框图；图2为频率合成器应用于手机接收电路中的方框图；图3A为依据本发明一个较佳具体实施例的可编程分频装置的方框图；图3B为依据本发明另一个较佳具体实施例的可编程分频装置的方框4为实现本发明第一分频单元的电路图5A为依据本发明的可编程分频装置10用于除数为6的信号波形图5B为依据本发明的可编程分频装置10用于除数为7的信号波形图5C为依据本发明的可编程分频装置10用于除数为10的信号波形图5D为依据本发明的可编程分频装置10用于除数为11的信号波形图6为依据本发明另一个较佳具体实施例的示意图7为依据本发明另一个较佳具体实施例的示意图。附图标记说明频率合成器30相位/频率检测器300回路滤波器302电压控制振荡器304多系数分频器306可编程分频器308可编程分频装置10，10',10"第一分频单元100，100',100"第二分频单元120,120'，120"反馈控制单元140，140'，140"逻辑单元142多任务器144输入信号cue反馈输出信号FB反馈输出反置信号FB—INV第一选择控制信号SEL—2—3—4,SEL第二选择控制信号DIV—2反馈控制信号DIV—0，DIV一l第一触发器102第二触发器104切换开关单元105或门106,109A与门108非门109B第一控制信号DIV—2—3第二控制信号DIV—3—具体实施例方式参考图3A，为依据本发明一个较佳具体实施例的可编程分频装置10的方框图，该可编程分频装置10包含第一分频单元100、与第一分频单元100串接的第二分频单元120及反馈控制单元140。该反馈控制单元140的输入端连接到该第二分频单元120的输出端，且该反馈控制单元140的输出端接到第一分频单元100的一个输入端，以构成一个反馈控制路径，该第一分频单元100的另一个输入端则接收输入信号CLK，其中S1、S2分别代第一分频单元100与第二分频单元120的输出信号。该第一分频单元100为一个三除数分频器(Triple-Division-RatioDivider)，可以受到第一选择控制信号SEL一2—3—4及反馈输出信号FB的控制而提供除以2，3及4的除数(/2,/3,/4)。该第二分频单元120为一个双除数分频器(Double-Division-RatioDivider)，可以受到第二选择控制信号DIV—2的控制而提供除以2及3的除数(/2,/3)。该反馈控制单元140连接于该第一分频单元100及该第二分频单元120之间，并且受到反馈控制信号DIV一O、DIV—l的控制而选择性地断开或是封闭该反馈控制路径；并且可在断开反馈控制路径时，选择性地输出高位准信号或低位准信号。参见下表一，为反馈控制单元140输出与反馈控制信号DIV—0，DIV—l的关系。DIV—0DIV—1反馈控制单元140输出00101010FB表一为了简化电路设计，参见图3B,该可编程分频装置10可以另外设置一个对反馈输出信号FB反置处理的逻辑单元142,该逻辑单元142可接收FB反置信号FB—INV,以将反馈控制单元140产生的反馈输出信号FB反置。因此可以将原本该第一分频单元100除以3的运算改成除以4的运算，并将原本该第一分频单元100除以4的运算改成除以3的运算，借此在不增加电路复杂度的状况下，达成除以11的效果。再者该可编程分频装置10的反馈控制单元140另外包含多任务器144,以受反馈控制信号DIV—0,DIV—l的控制而选择性地将该第二分频单元120的输出提供至该第一分频单元100的输入端，或提供逻辑1或是逻辑0的位准。图4为实现本发明第一分频单元100的电路图，该第一分频单元100包含第一触发器(FF1)102(在此实施例为D型触发器102)、第二触发器(FF2)104(在此实施例为D型触发器104)、第一逻辑部分106(在此实施例为或门106)、第二逻辑部分108(在此实施例为与门108)、第三逻辑部分109A(在此实施例为或门109A)及第四逻辑部分109B(在此实施例为非门109B);其中该第一触发器102的输出端连接到该或门106的一个输入端，该或门106的输出端连接到该与门108的一个输入端，且该与门108的输出端连接到该第二触发器104的输入端，而第二触发器104的输出端则反馈至该第一触发器102的一个输入端及经由该或门109A连接至该与门108的另一输入端。另外，该或门106的另一输入端则受第一控制信号DIV—2一3控制(详见后述)。在图4所示的电路中，第一控制信号DIV—2—3为第二逻辑位准(例如逻辑l)时，该第一分频单元100可提供除以2的分频运算(也即将输入信号CLK除以2产生CLK/2);第一控制信号DIV—2—3为第一逻辑位准(也即逻辑O)时，可提供除以3的分频运算(/3);而第一控制信号DIV—2—3为第一逻辑位准(也即逻辑0)且第二控制信号DIV—3—4为逻辑0，即借由该非门109B及该或门109A的逻辑操作而切断该第二触发器104对于与门108的反馈输入(也即输入固定位准信号到该与门108)时，可提供除以4的分频运算(/4)。上述的第一控制信号DIV—2—3及第二控制信号DIV一3—4可以由该第一选择控制信号SEL—2—3—4与反馈输出信号FB控制，以使第一分频单元100可以提供三种除数(/2,/3，/4)的分频运算功能。具体地说，反馈输出信号FB受到图3的第一选择控制信号SEL—2一3一4操作切换开关单元105的切换选择而输出第一控制信号DIV—2—3或是第二控制信号DIV—3一4;当第一控制信号DIV—2—3或是第二控制信号DIV—3—4其中之一为反馈输出信号FB时，另一个则为固定逻辑位准，如下面表二所示。<table>tableseeoriginaldocumentpage13</column></row><table>表二上述图3A至图4中的第一分频单元100、第二分频单元120电路仅为本发明的较佳具体实施例，需知本发明的第一分频单元100、第二分频单元120电路尚可以由其它替代电路或修改而实现。例如D型触发器102、104可以由其它闩锁器或RS,JK,T型触发器来取代；或门106可以由或非门(NORGate)配合反相器(Inverter)或者非门(NOTGate)来取代；而与门108可以由与非门(NANDGate)配合反相器(Inverter)或者非门(NOTGate)来取代，均在本发明的保护范围内。另外，上述第一控制信号DI、2—3(及第二控制信号DIV—3—4对于该第一分频单元100的操作位准也可以根据内部电路设计而变更，而并不限制于由逻辑0或是逻辑1来作切换，例如在前面加上反相器(Inverter)即可改变逻辑关系。由于第一分频单元100可以提供三种除数(/2,/3,/4)的分频运算功能，且第二分频单元120可以提供两种除数(/2,/3)的分频运算功能，再配合反馈控制单元140及适当的控制信号(包含第一选择控制信号SEL一2一3—4、第二选择控制信号DIV—2及反馈控制信号DIVJ),DIV_1),依据本发明的可编程分频装置10可以提供除数4(/4)到除数12(/12)的9种分频除数，在本发明中除数N可用2或3个操作数(Operand)的加法运算表示，分频除数N的组成细节如下表三所表示<table>tableseeoriginaldocumentpage14</column></row><table>表三配合上表三，本发明的可编程分频装置10的运算可由下列规则界定1、除数N的组成有操作数重复部分(标示有星号*的部分，也即A二B或是A二BK:的状况)可以由第一分频单元100及该第二分频单元120的处理直接得到，而不需要反馈控制单元140的处理。其它未标示有星号的部分则需要反馈控制单元140的处理，以完成操作数混合的部分(也即有相异的操作数的状况)。2、参见表三，所需的除数N为需要2个操作数(操作数A及操作数B)组成的状况，第二分频单元120受到第二选择控制信号DIV一2的控制而做除以2的动作(/2)，也就是要选择2个搡作数(操作数A及操作数B)组成除数N。参见表三，所需的除数N为需要3个操作数(操作数A、操作数B及操作数C)组成的状况，第二分频单元120受到第二选择控制信号DIV—2控制而做除以3的动作(/3)，也就是要选择3个操作数(操作数A、操作数B及操作数C)组成除数N。3、操作数A、搡作数B及操作数C的数值由第一分频单元100决定。参见图5A至图5D，分别为依据本发明的可编程分频装置10使用于除数6,7，10，ll的信号波形图。由于其它的除数产生部分都可以由此四种状况类推，因此在本说明书仅举此四个范例说明。参见图5A，为该可编程分频装置10做除以6的运算信号波形图。再参见表三，由于除数为6的运算不牵涉反馈运算，因此反馈控制单元140的输出为一个固定值，且不会反馈第二分频单元120的输出到该第一分频单元100。此固定值经由第一选择控制信号SEL—2—3—4控制的切换开关单元105输出控制第一分频单元100做除以3的运算，且设定第二选择控制信号DIV—2为逻辑1控制第二分频单元120做除以2的运算，以达成整体为除以6(3+3)的分频处理。参见图5B，为该可编程分频装置10做除以7的运算信号波形图。再参见表三，由于除数为7的运算牵涉反馈运算，因此反馈控制单元140使用反馈控制信号DIV—0、DIV—1来选择反馈第二分频单元120的输出到该第一分频单元100。设定第一选择控制信号SEI^2—3一4为逻辑0，以反馈输出信号FB的位准改变选择除以3或4的运算；另外，设定第二选择控制信号DIV一2为逻辑1控制第二分频单元120做除以2的运算。由于第二分频单元120做除以2的运算，反馈控制单元140产生的反馈输出信号FB会轮流为逻辑1及逻辑0位准，以使该第一分频单元IOO轮流做除以3及除以4的运算，以达成整体为除以7(3+4)的分频处理。参见图5C,为该可编程分频装置10做除以10的运算信号波形图。再参见表三，由于除数为10的运算牵涉反馈运算，因此反馈控制单元140使用反馈控制信号DIVJ)、DIVJ来选择反馈第二分频单元120的输出到该第一分频单元100。设定第一选择控制信号SEL—2—3—4为逻辑0，以反馈输出信号FB的位准改变选择除以3及4的运算；另外设定第二选择控制信号DIV一2为逻辑0控制第二分频单元120做除以3的运算。由于第二分频单元120做除以3的运算，而使反馈控制单元140产生的反馈输出信号FB会依序产生逻辑值为001的信号，该第一分频单元100轮流做除以3、除以3及除以4的运算，以达成整体为除以10(3+3+4)的分频处理。参见图5D，为该可编程分频装置10做除以11的运算信号波形图。再参见表三，由于除数为ll的运算牵涉反馈运算，因此反馈控制单元140使用反馈控制信号DIV—0，DIV_1来选择反馈第二分频单元120的输出并以反置信号FB—INV将其加以反相输出到该第一分频单元IOO。设定第一选择控制信号SEL—2一3—4为逻辑0,以反馈输出信号反置的FB的位准改变选择除以3及4的运算；另外设定第二选择控制信号DIV—2为逻辑0控制第二分频单元120做除以3的运算。由于第二分频单元120做除以3的运算且使用反置信号FB—INV将第二分频单元120的输出信号加以反相，而使反馈控制单元140产生的反馈输出信号FB会依序产生逻辑值为110的信号，而使该第一分频单元100轮流做除以4、除以4及除以3的运算，以达成整体为除以ll(4+4+3)的分频处理。由以上四个范例可以看出，借由本发明的可编程分频装置IO,可以提供除数4到除数12的分频运算。参见图6，为依据本发明另一个较佳具体实施例的示意图，该可编程分频装置10咆含第一分频单元100'、与第一分频单元100'串接的第二分频单元120'及反馈控制单元140'。该第二分频单元120'与该反馈控制单元140'和图3A所示的单元相同，而该第一分频单元100'为一个可以提供三个连续整数(N,N+l，N+2)除数的分频单元，且受到第一选择控制信号(SEL—N—N+l—N+2)的控制以选择性地进行(N,N+l,N+2)其中之一个除数的分频操作。图3A所示的具体实施例为图6所示的较佳具体实施例的一个特例，也就是N-2的特例。该可编程分频装置10'可以提供2N(3N+6)的分频运算，因此在N二2时，可编程分频装置10'可以提供4至12的分频运算。而在N:3时，可编程分频装置10'可以提供6至15的分频运算。参见图7，为依据本发明的另一个较佳具体实施例的示意图，该可编程分频装置10"包含第一分频单元100"、与第一分频单元100"串接的第二分频单元120"及反馈控制单元140"。该第二分频单元120"与该反馈控制单元140"和图3A所示的单元相同，而该第一分频单元100"为一个可以提供(n+l)个连续整数(N，N+l，N+2，...，N+n)的分频单元，且受到第一选择控制信号(SEL—N—N+1—N+2…N+n)的控制，以选择性地进行(N，N+l，N+2,…，N+n)其中之一个除数的分频操作。该可编程分频装置10"可以提供2N(3N+3n)的分频运算，因此在N二2且!1=2的时，可该编程分频装置10"即等同于图3A所示的特例(可该编程分频装置10),且可以提供除数为4至12的分频运算。而在忖=2且11=3时，可编程分频装置10"的第一分频单元100"为一个可以提供4个除数(Four-RatioDivider)的分频单元，且可以提供除数为4至15的分频运算。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。权利要求1、一种三除数分频单元，其特征在于，其接收输入信号，并对该输入信号做除以2，3，4的分频运算，该三除数分频单元包含第一触发器，接收该输入信号；第一逻辑部分，该第一逻辑部分的输入端连接到该第一触发器的输出端；第二逻辑部分，该第二逻辑部分的输入端连接到该第一逻辑部分的输出端；第二触发器，该第二触发器的输入端连接到该第二逻辑部分的输出端，且该第二触发器的输出端分别连接到该第一触发器的另一个输入端及选择性地馈入该第二逻辑部分的另一个输入端；第一控制信号，连接到该第一逻辑部分的另一个输入端；及第二控制信号，选择性地输入固定位准信号或反馈该第二触发器的输出到该第二逻辑部分的输入端；借由控制该第一控制信号及该第二控制信号，使该分频单元做除以2，3，4的分频运算。2、根据权利要求l所述的三除数分频单元，其特征在于，该三除数分频单元还包含第三逻辑部分，具有两个输入端及一个输出端，其中一个输入端连接至该第二触发器的输出，该输出端连接至该第二逻辑部分的另一个输入端；第四逻辑部分，具有连接至该第二控制信号的输入端及连接至该第三逻辑部分另一个输入端的输出端；借由该第三逻辑部分及该第四逻辑部分处理该第二控制信号，选择性地输入固定位准信号或反馈该第二触发器的输出到该第二逻辑部分的输入端。3、根据权利要求2所述的三除数分频单元，其特征在于，所述第三逻辑部分为或门，该第四逻辑部分为非门。4、根据权利要求l所述的三除数分频单元，其特征在于，所述第一逻辑部分为或门，而该第二逻辑部分为与门。5、根据权利要求l所述的三除数分频单元，其特征在于，所述第一逻辑部分为或非门和非门的组合，而该第二逻辑部分为与非门和非门的组合。6、根据权利要求l所述的三除数分频单元，其特征在于，所述第一触发器及该第二触发器为D型，RS型，JK型，T型触发器或闩锁器。7、根据权利要求l所述的三除数分频单元，其特征在于，所述第一控制信号为第一逻辑位准时，切换第二控制信号于高位准与低位准，所述分频单元提供两个除数的运算；所述第一控制信号为第二逻辑位准时，切换第二控制信号于高位准与低位准，该分频单元提供第三个除数的运算或关闭分频功能。8、根据权利要求7所述的三除数分频单元，其特征在于，所述第一逻辑位准为逻辑l;而所述第二逻辑位准为逻辑O。9、根据权利要求7所述的三除数分频单元，其特征在于，所述第一逻辑位准为逻辑0;而所述第二逻辑位准为逻辑l。10、根据权利要求7所述的三除数分频单元，其特征在于，所述第一控制信号为第一逻辑位准时，该分频单元提供除以3或4的运算；该第一控制信号为第二逻辑位准时，该分频单元提供除以2的运算或关闭分频功能。11、一种可编程分频装置，其特征在于，其接收输入信号，并对该输入信号做除以4至12的分频运算，包含第一分频单元，提供除以2，3,4的分频运算；第二分频单元，提供除以2，3的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号，控制该第一分频单元做除以2，3,4的分频运算；第二选择控制信号，控制该第二分频单元做除以2，3的分频运算；及反馈控制信号，控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。12、根据权利要求ll所述的可编程分频装置，其特征在于，所述反馈控制单元包含多任务器，其连接于所述第二分频单元，并受到该反馈控制信号的控制而选择性地将所述第二分频单元的输出或反相输出提供至所述第一分频单元的输入，或提供逻辑1或是逻辑0的位准。13、根据权利要求ll所述的可编程分频装置，其特征在于，所述装置还包含逻辑单元，其位于所述多任务器前，该逻辑单元以反置命令信号决定提供至该第一分频单元的输入为第二分频单元的输出或反相输出。14、一种可编程分频装置，其特征在于，其接收输入信号，并对该输入信号做分频运算，包含第一分频单元，提供除以N,N+1,N+2的分频运算；第二分频单元，提供除以2，3的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号及反馈控制信号，控制该第一分频单元做除以N,N+1,N+2的分频运算；第二选择控制信号，控制该第二分频单元做除以2，3的分频运算；及反馈控制信号，控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。15、一种可编程分频装置，其特征在于，其接收输入信号，并对该输入信号做分频运算，包含第一分频单元，提供至少三个连续整数的分频运算；第二分频单元，提供除以2，3的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号及反馈控制信号，控制该第一分频单元做某一个整数的分频运算；第二选择控制信号，控制该第二分频单元做除以2，3的分频运算；及反馈控制信号，控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。16、根据权利要求15所述的可编程分频装置，其特征在于，所述至少三个连续整数可表示为N、N+1,N+n,且N至少为2的整数，且n至少为2的整数。17、一种可编程分频装置，其特征在于，其接收输入信号，并对该输入信号做分频运算，包含第一分频单元，提供至少三个整数的分频运算；第二分频单元，提供两个整数m，n的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；两个或两个以上的分频装置控制信号，包含第一选择控制信号及反馈控制信号，控制该第一分频单元做某一个整数的分频运算；第二选择控制信号，可控制该第二分频单元做m或n的分频运算；及反馈控制信号，可控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。18、根据权利要求17所述的可编程分频装置，其特征在于，m=2,n=3。19、一种可编程分频方法，其特征在于，其接收输入信号，并对该输入信号做分频运算，该方法包含提供第一分频单元，其提供至少三个整数的分频运算；提供第二分频单元，其提供两个整数m或n的分频运算，并与该第一分频单元串接；提供反馈控制单元，其连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间；控制该第一分频单元做某一个整数的分频运算；控制该第二分频单元做m或n的分频运算；及控制该反馈控制单元选择性地将该第二分频单元的输出或反相输出提供至该第一分频单元的输入，或提供逻辑i或是逻辑o的位准。20、根据权利要求19所述的可编程分频方法，其特征在于，所述方法还包含提供一个多任务器连接于该第二分频单元，并受到该反馈控制信号的控制而选择性地将该第二分频单元的输出提供至该第一分频单元的输入，或提供逻辑1或是逻辑0的位准。全文摘要本发明涉及一种三除数分频单元、可编程分频装置及可编程分频方法。其中，该分频装置包含第一分频单元，可提供至少三个整数的分频运算；第二分频单元，可提供两个除数的分频运算，并与该第一分频单元串接；反馈控制单元，连接于该第二分频单元的输出端与该第一分频单元的一个输入端之间，以提供反馈控制信号；及两个或两个以上的分频装置控制信号。该分频装置控制信号及反馈输出信号可控制该第一分频单元做该至少三个整数之一的分频运算；并可控制该第二分频单元做两个除数的分频运算；及可控制该反馈控制单元选择性地将该第二分频单元的输出提供至该第一分频单元的输入，借此达成可编程分频运算。文档编号H03K23/54GK101635569SQ20081013206公开日2010年1月27日申请日期2008年7月22日优先权日2008年7月22日发明者吴汉豪申请人:立积电子股份有限公司