专利名称：单片集成的多路复用器-转换器-多路分配器电路和方法
技术领域：
本发明一般涉及电子学，尤其涉及形成半导体器件的方法和结构。
背景技术：
许多电子系统使用不同逻辑系列的集成电路来实现。例如，计算
机系统经常使用互补金属-氧化物-半导体("COMS，，)电路来执行计 算功能，使用低电压差分信号("LVDS，，)电路用于磁盘驱动数据信 号，使用正射极耦合逻辑("PECL")电路用于时钟驱动器。对于一 个逻辑系列的电路指定的电压电平不落在对于与之不同的逻辑系列 的电路指定的电压范围内，在这种意义上，这些逻辑电路互相之间一 般不兼容。因此，数据就会丢失或者抗噪性被大大削弱。为此，接收 器-转换器电路经常用于转换不同逻辑系列之间的信号。
除了将不同逻辑系列彼此连接，也希望能够将不同的系统彼此连 接。例如，在许多应用中，期望具有能将数据传输到多媒体卡(MMC) 并从其接收数据的微处理器，或者期望具有能将数据传输到安全数字 输入输出(SDIO)系统并从其接收数据的微处理器，或者期望具有 能将数据传输到诸如MMC和SDIO系统的多个系统并从其接收数据 的微处理器。微处理器也被称为中央处理单元。这样，微处理器应该 能与具有与该微处理器不同的并且彼此也不同的电压参数的一个或
更多系统一起操作。连接不同的逻辑电路、不同的收发器、以及不同 的系统需要使用不同的分立的转换器，以允许不同电路部件之间的通 信。例如，系统可包括耦合到转换器的输入的多个分立的电路部件以 及耦合到转换器的输出的分立的电路部件，其中，耦合到转换器的输
6出的分立的电路部件具有与连接到转换器的输入的一个或更多电路 部件不同的工作电压。这导致较高的系统开销，这是因为由于每种类 型的转换器用得很少，所以需要存储多种转换器，而且缺乏大规模经 济的效益。
除了较高的成本，包含在不同电压下工作的部件的系统可能需要 额外的电路来克服不兼容的电源电压电平或者可能被限制在可接受
的电源电压内。例如，图l说明现有技术的用在多路复用应用中的逻
辑电压转换器IO,其中，耦合到转换器的输入的多个电路被限制为具 有相同的电压电源电平。图1所示的是n沟道传输晶体管(pass transistor) 12，其通过相应的单触发器(one-shot) 16和22分别耦 合到p沟道边缘调节(edge-adjusting)晶体管14和20。上拉电阻器 18和24分别连接到p沟道边缘调节晶体管14和20。更具体地，n 沟道传输晶体管12具有连接到输入/输出节点26的源极、连接到输入 /输出节点28的漏极、以及耦合成接收工作电势源Vcd的栅极。传输 晶体管12的漏极通过单触发器16耦合到边缘调节晶体管14的栅极， 传输晶体管12的源极通过单触发器22耦合到边缘调节晶体管20的 栅极。传输晶体管12的源极连接到边缘调节晶体管14的漏极和上拉 电阻器18的端子19，传输晶体管12的漏极连接到边缘调节晶体管 20的漏极和上拉电阻器24的端子25。传输晶体管12的栅极连接到 边缘调节晶体管14的源极和上拉电阻器18的端子21。边缘调节晶体 管20的源极连接到上拉电阻器24的端子27，并和端子27 —起耦合 成接收工作电势源VCC2。源区到基体(source-to-body) 二极管13在 传输晶体管12的源极和漏极之间形成。
传输晶体管12的源极、边缘调节晶体管14的漏极、以及上拉电 阻器18的端子19共同连接在一起并连接到输入/输出节点26，边缘 调节晶体管20的漏极以及上拉电阻器24的端子25共同连接在一起 并连接到输入/输出节点28。
收发器3(h， 302， ...， 30n连接到逻辑转换器10。每个收发器3(h， 302，…，30n包括输入/输出晶体管32i， 322，…，32 以及输入/输出緩冲器3+， 342， ...,34n，其中输入/输出晶体管32!， 322， ...， 32n的漏极和输 入/输出緩冲器34，， 342，...，34n的输入端子分别连接到输入/输出节点 31,， 312，…，31n。每个收发器3(h， 302， ...， 30 耦合成接收工作电势 源Vcc,。输入/输出晶体管32n322， ...， 32n的栅极连接到控制电路36n 362，...，36n，输入/输出晶体管32n 322，…，32n的源极耦合成接收工作 电势源V^，并且输入/输出緩冲器34n 342， ...， 34n的输出端子分别 连接到逻辑电路38t， 382， ，.，， 38n。例如，工作电势源Vss,是地。应 注意，为了清楚的目的，控制电路36" 362， ...，36n和逻辑电路38n 382， ...，38n以方框的形式显示，控制和逻辑电路的类型对本领域技术 人员来说是已知的。收发器3(h， 302， ...， 30 的输入/输出节点3h， 312， ...，31 连接到逻辑电压转换器10的输入/输出节点26。
收发器40连接到逻辑电压转换器10的输入/输出节点28。收发 器40包括输入/输出晶体管42和输入输出緩冲器44，其中输入/输出 晶体管42的漏极和输入输出緩冲器44的输入端子连接到输入/输出节 点56，其反过来连接到输入/输出节点28。收发器40耦合成接收工作 电势源VCC2。输入/输出晶体管42的栅极连接到控制电路46，输入/ 输出晶体管42的源极耦合成接收工作电势源VSS2，输入/输出緩沖器 44的输出端子连接到逻辑电路48。例如，工作电势源Vss2是地。为 了清楚的目的，控制电路46和逻辑电路48以方框的形式显示。控制 和逻辑电路的类型对本领域技术人员来说是已知的。
在描述逻辑电压转换器10的工作之前，应注意，为了解释它的 工作，假i殳电源电压Vcc2大于电源电压VCC1，而该电源电压Vcd假 设大于传输晶体管12的阈值电压。然而，电源电压Vcd可大于、小 于、或等于电源电压VCC2。而且，电源电压Vcd对于每个收发器3(h， 302, ...，30 来说都是相同的。逻辑低或逻辑零电压通过导通被选择的 收发器3(h， 302，…，30n的输入/输出晶体管32" 322，…，32n中的一个 而被传输到收发器40。用于从多个收发器中选择收发器的技术对于本 领域技术人员来说是已知的。导通输入/输出晶体管32" 322, ...， 32n 中的一个将相应的输入/输出节点31" 312，…，31n上的电压设置为逻辑低或逻辑零电压电平，该逻辑低或逻辑零电压电平被传输到输入/
输出节点26。出现在输入/输出节点26上的逻辑低电压将传输晶体管 12的栅极-源极电压设置为近似等于电源电压VCC1。这样，传输晶体 管12导通，将输入/输出节点28上的电压设置为等于逻辑零电压，例 如近似地等于零伏。
收发器40通过导通输入/输出晶体管42将逻辑零电压传输到被 选择的收发器3(h， 302，...，30n，这样将输入/输出节点56上的电压设 置为逻辑低或逻辑零电压。输入/输出节点56上的逻辑零电压传输到 输入/输出节点28，从而促使体二极管13变成正向偏压，导通传输晶 体管12，并在输入/输出节点26上产生逻辑零电压。
通过截止输入/输出晶体管3215 322，…，32n以及输入/输出晶体管 42，逻辑高或逻辑一电压被从输入/输出节点26传输到输入/输出节点 28或者从输入/输出节点28传输到从输入/输出节点26。截止输入/输 出晶体管32n 322， ...， 32 以及输入/输出晶体管42将传输晶体管12 的栅极到源极电压设置为接近零伏特，由此截止传输晶体管12。由于 传输晶体管12截止，因此出现在输入/输出节点26和28的电压分别 等于电源电压Vcd和Vcc2。逻辑转换器10的缺点是出现在输入/输出 节点26的电压Vcd会超过收发器模块3(h， 302，…，30n的最大工作电 压，从而引起功率损耗增加并最终损坏它们中的一个或多个。逻辑转 换器10的另一个缺点是用于每一个收发器30" 302,…，30n的电源电 压是一样的。
因此，具有用于多路复用和转换多个电信号中的至少一个信号或 者多路分配多个电信号中的至少一个信号的结构和方法是有用的。成 本低廉的结构和方法更加有用。
结合附图，对下列详细说明阅读后将更好地理解本发明，其中相 同的附图标记表示相同的元件，其中
图l是现有技术的逻辑转换器的电路示意图；图2A和图2B都是根据本发明的实施方案的单片集成的多路复 用器(multiplexer)-转换器-多路分配器(demultiplexer)的电路图3A，图3B，图3C,以及图3D都是根据本发明的实施方案的 单片集成的多路复用器-转换器-多路分配器的方框图4是图3中的单片集成的多路复用器-转换器-多路分配器的另 一方框图5是图4中的单片集成的多路复用器-转换器-多路分配器的输 入/输出级的一部分的电路示意图6是图4中的单片集成的多路复用器-转换器-多路分配器的另 一输入/输出级的一部分的电路示意图。
具体实施例方式
一般地，本发明提供单片集成的双向的漏极开路自动检测的多路 复用器-转换器-多路分配器，以及用于多路复用、转换、多路分配电 信号的方法。根据本发明的一个实施方案，单片集成的多路复用器-转换器-多路分配器提供使得数据能够传送到在不同电源电压下工作 的系统的电压电平转变。更具体地，以输入电压电源为参考的逻辑信 号被转换成具有与输出电压电源匹配的逻辑电平的逻辑信号。以相似 的方式，通过将具有以输出电压电源为参考的逻辑电平的输入信号转 变成具有与输入电源电压匹配的逻辑电平的逻辑信号，电路就完成从 输出到输入的转换。这允许转换器的输入侧上的电压逻辑信号被转换 成输出侧上的电压信号，反之亦然。电路的多路复用器特征从多个数 字数据输入源中选择一个数据源并提供单通道的输出信号。这允许数 据被从多个输入端口中的任一个传输到输出端口 ，或者从输出端口传 输到多个输入端口之一。此外，自动检测电路使得数据通道能够独立 地确定数据流的方向而不包括定向管脚。每一条数据线都可配置成单 向的输入或输出数据端口或双向的输入或输出数据端口 。
根据另一实施方案，提供了一种用于多路复用和电平转变电信号 的方法。将多个电信号提供给单片集成电路，其中单片集成电路从多个电信号中选择一个电信号。调整所选择的电信号的信号电平以形成 电平被转变的所选择的电信号。
根据另一实施方案，提供了一种用于多路复用和电平转变第一电 信号或者电平转变和多路分配第二电信号的方法。电信号可通过下述
步骤而被多路复用和电平转变将多个电信号提供给单片集成电路； 使用单片集成电路选择多个电信号中的第一电信号；调节所选择的第 一电信号的信号电平以形成电平被转变的第一电信号。第二电信号通 过下述步骤而被多路分配将第二电信号提供给单片集成电路；使用 单片集成电路来调节第二电信号的信号电平以形成电平被转变的第 二电信号；以及将电平被转变的第二电信号传输到多个输入/输出节 点。
应注意，逻辑零电压电平(VOL)也被称为逻辑低电压并且逻 辑零电压的电压电平是电源电压和逻辑系列类型的函数。例如，在互 补金属-氧化物-半导体(COMS)逻辑系列中，逻辑零电压可以是电 源电压电平的百分之三十。在五伏特的晶体管-晶体管逻辑(TTL)系 统中，逻辑低电压电平可为大约0.8伏特，然而对于5伏特的CMOS 系统，逻辑零电压电平可为大约1.5伏特。逻辑一电压电平(VOH) 也被称为逻辑高电压电平，且象逻辑零电压电平一样，逻辑高电压电 平也是电源电压和逻辑系列类型的函数。例如，在COMS系统中， 逻辑一电压可以是电源电压电平的约百分之七十。在五伏特的TTL 系统中，逻辑一电压可为大约2.4伏特，然而对于5伏特的CMOS系 统，逻辑一电压可为大约3.5伏特。
此外，晶体管的源极和漏极被称为载流电极、电流传导电极、或 者载流端子，且栅极被称为控制电极或控制端子。收发器也被称为收 发器电路。
图2A和图2B是根据本发明的一个实施方式的单片集成的多路 复用器-转换器-多路分配器100的电路示意图。应注意，图2A和图 2B —起形成单片集成的多路复用器-转换器-多路分配器100的电路示 意图，因此共同被称为图2。然而，为了清楚起见，电路示意图100
ii被显示在两幅图上，即图2A和图2B。图2中所示的是n沟道传输晶 体管102n其通过相应的单触发器106,和112i分别耦合到p沟道边 缘调节晶体管IOA和ll(h。上拉电阻器108i和lll分别从p沟道边 缘调节晶体管11(^的源极到漏极进行连接。更具体地，n沟道 传输晶体管102t具有连接到输入/输出节点12(h的源极、连接到输入/ 输出节点128的漏极、以及耦合成接收工作电势源V^的栅极。传输 晶体管102,的漏极通过单触发器("OS") 106，耦合到边缘调节晶体 管10+的栅极，传输晶体管102i的源极通过单触发器("OS") 112i 连接到边缘调节晶体管ll(h的栅极。传输晶体管102!的源极还被连 接到边缘调节晶体管10^的漏极和上拉电阻器108i的端子109n传 输晶体管102!的漏极还连接到边缘调节晶体管ll(h的漏极和上拉电 阻器IIA的端子115h传输晶体管102i的栅极连接到p沟道边缘调 节晶体管104i的源极和上拉电阻器108i的端子llh。此外，传输晶 体管102i的栅极耦合成接收工作电势源VA1。边缘调节晶体管ll(h 的源极连接到上拉电阻器117,。端子117i和边缘调节晶 体管ll(h的源极耦合成接收工作电势源Ve。从传输晶体管102i的源 极和漏极形成源区到基体二极管105^
传输晶体管102i的源极、边缘调节晶体管104i的漏极、以及上 拉电阻器108i的端子10^共同连接即连接在一起，还连接到输入/输 出节点12(h;边缘调节晶体管ll(h的漏极和上拉电阻器114i的端子 115i共同连接即连接在一起，还连接到输入/输出节点128。
晶体管102，和104,、基体二极管105^单触发器106n以及上 拉电阻器108,形成了单片集成的多路复用器-转换器-多路分配器100 的通道119,的输入级103,。晶体管110!、电阻器114n以及单触发 器112i形成了单片集成的多路复用器-转换器-多路分配器IOO的通道 11^的输出级107i。
n沟道传输晶体管1022通过相应的单触发器1062和1122分别耦 合到p沟道边缘调节晶体管1042和1102。上拉电阻器1082和1142分 别从p沟道边缘调节晶体管1042和1102的源极到漏极进行连接。更
12具体地，n沟道传输晶体管1022具有连接到输入/输出节点1202的源 极、连接到输入/输出节点128的漏极、以及耦合成接收工作电势源 Va2的柵板。传输晶体管1022的漏极通过单触发器1062耦合到边缘调 节晶体管1042的栅极，传输晶体管1022的源极通过单触发器1122连 接到边缘调节晶体管1102的栅极。传输晶体管1022的源极还连接到 边缘调节晶体管1042的漏极和上拉电阻器1082的端子1092，传输晶 体管1022的漏极还连接到边缘调节晶体管1102的漏极和上拉电阻器 1142的端子1152。传输晶体管1022的栅极连接到p沟道边缘调节晶体 管1042的源极和上拉电阻器1082的端子1112。边缘调节晶体管1102 的源极连接到上拉电阻器1142的端子1172。端子1172和边缘调节晶 体管1042的源极耦合成接收工作电势源Ve。源区到基体二极管1052 形成在传输晶体管1022的源极和漏极之间。
导通晶体管1022的源极、边缘调节晶体管1042的漏极、以及上 拉电阻器1082的端子1092共同连接且还连接到输入/输出节点1202， 边缘调节晶体管1102的漏极和上拉电阻器1142的端子1152共同连接 且还连接到输入/输出节点128。
晶体管1022和1042、基体二极管1052、单触发器1062、以及上 拉电阻器1082形成了单片集成的多路复用器-转换器-多路分配器100 的通道1192的输入级1032。晶体管1102、上拉电阻器1142、以及单 触发器1122形成了单片集成的多路复用器-转换器-多路分配器100的 通道1192的输出级1072。
n沟道传输晶体管102 通过相应的单触发器106 和112 分别耦 合到p沟道边缘调节晶体管104 和110n，其中n是整数。上拉电阻 器108n和114n分别从p沟道边缘调节晶体管104n和110n的源极到漏 极进行连接。更具体地，n沟道传输晶体管102 具有连接到输入/输出 节点120n的源极、连接到输入/输出节点128的漏极、以及耦合成接 收工作电势源VAn的栅极。传输晶体管102 的漏极通过单触发器106n
耦合到边缘调节晶体管104n的栅极，传输晶体管102 的源极通过单 触发器112 连接到边缘调节晶体管llOn的栅极。传输晶体管102n的源极连接到边缘调节晶体管104n的漏极和上拉电阻器108n的端子 109 ，传输晶体管102 的漏极连接到边缘调节晶体管110n的漏极和上 拉电阻器114 的端子115n。传输晶体管102 的栅极连接到p沟道边 缘调节晶体管104 的源极和上拉电阻器108 的端子llln。边缘调节 晶体管110 的源极连接到上拉电阻器114 的端子117n，边缘调节晶
体管110 的源极和端子117 耦合成接收工作电势源Ve。源区到基体 二极管105 形成在传输晶体管102n的源极和漏极之间。
导通晶体管102 的源极、边缘调节晶体管104 的漏极、以及上
拉电阻器108 的端子109 共同连接且还连接到输入/输出节点120n， 边缘调节晶体管110n的漏极和上拉电阻器114 的端子115 共同连接 在一起且还连接到输入/输出节点128。边缘调节晶体管ll(h， 1102，…， 110 和上拉电阻器11《，1142，…，11《的端子117!， 1172，…，117 共同 连接在一起。
晶体管102 和104n、基体二极管105n、单触发器106n、以及上 拉电阻器108 形成了单片集成的多路复用器-转换器-多路分配器100 的通道119 的输入级103n，晶体管110n、电阻器114 、以及单触发 器112 形成了单片集成的多路复用器-转换器-多路分配器100的通道 119 的输出级107n。
收发器13(h， 1302，…，130 分别连接到通道119" 1192，."， 119n 的输入输出节点120" 1202，…，120 。每一个收发器130" 1302，…，130n 包括输入/输出晶体管132n 1322，…，132n以及输入/输出緩沖器134" 1342，...，134n，其中输入/输出晶体管132" 1322，…，132 的漏极和緩 冲器13+, 1342， ...， 134 的输入端子分别连接到输入/输出节点131n 1312，…，131n。每一个收发器130,， 1302，…，130 分别耦合成接收工 作电势源或电源电压VCC1，VCC2，…，VCCn。应注意，电源电压 VCC1,VCC2， ...， VCCn的电压可相同或不同。输入/输出晶体管132" 1322，...，132n的栅极连接到控制电路136n 1362， ...， 136n，输入/输出 晶体管132,， 1322，...，132n的源极分别耦合成接收工作电势源或电源 电压Vss,，Vss2,…，VSSn，输入/输出緩冲器134,， 1342，…,134n的输出端子分别连接到逻辑电路138n 1382， ..,， 138n。应注意，为了清楚起 见，控制电路134n 1342，…，13《和逻辑电路138i， 1382，...，138n以方 框的形式显示，控制和逻辑电路的类型对本领域技术人员来说是已知 的。收发器13(h， 1302,...，130 的输入/输出节点13h， 1312，...，131 分 别连接到输入/输出节点12(h, 1202，...，120n。
收发器140连接到输入/输出节点128。收发器140包括输入/输 出晶体管142以及输入输出緩冲器144，其中输入/输出晶体管142的 漏极与输入/输出緩冲器144的输入端子一起连接到输入/输出节点 156，该输入/输出节点156连接到输入/输出节点128。收发器140耦 合成接收工作电势源VCCA。输入/输出晶体管142的栅极连接到控制 电路146，输入/输出晶体管142的源极耦合成接收工作电势源Vss， 输入/输出緩冲器144的输出端子连接到逻辑电路148。应注意，为了 清楚起见，控制电路146和逻辑电路148以方框的形式显示，控制和 逻辑电路的类型对本领域技术人员来说是已知的。
工作时，地址通过选择器电路126被放在地址节点上，以启动多 个收发器13(h， 1302， ...， 130n中的期望的收发器并使其它的收发器无 效。例如，可能期望从收发器13(^向收发器140传输逻辑零电压。这 样，用于收发器13(h的地址放置在地址节点126上以启动收发器13(h 并使收发器1302至130n无效。控制电路13^导通输入/输出晶体管 132n致使输入/输出节点13h的电压等于逻辑零电压电平，该逻辑零 电压电平传输到输入/输出节点12(h，由此将传输晶体管102i的源极 的电压设置为逻辑零电平。传输晶体管102i的栅极到源极电压近似等 于电源电压VA1，该电源电压VA,导通传输晶体管102i并将输入/输出 节点128的电压设置为等于大约零伏特。应注意，只要电压V^大于 晶体管102i的阈值电压，传输晶体管102i就导通。
收发器140通过导通输入输出晶体管142将逻辑零电压传输到被 选择的收发器13(h，导通输入输出晶体管142将输入/输出节点146 的电压设置为逻辑低或逻辑零电压。输入/输出节点146上的逻辑零电 压传输到输入/输出节点128，致使源极到漏极的基体二极管105,变成正向偏压，且传输晶体管1(^的栅极到源极的电压等于V^减去基体 二极管105i的电压降。如果传输晶体管102,的栅极到源极的电压大 于传输晶体管102i的阈值电压，则传输晶体管102i就导通并将输入/ 输出节点12(h上的电压下拉到逻辑零电压电平。该逻辑零电压通过输 入/输出节点13h被传输给收发器13(h。
对于被选择的收发器13(h，通过截止输入/输出晶体管132,和 142，逻辑高或逻辑一电压被从收发器13(^传输到收发器140或者从 收发器140传输到13(h。更具体地，通过截止输入/输出晶体管132〗 和142，逻辑高电压被从输入/输出节点12(h传输到输入/输出节点128 或者从输入/输出节点128传输到输入/输出节点12(h。截止输入/输出 晶体管132i和142将传输晶体管102i的栅极到源极的电压设置为近 似零电压，由此截止传输晶体管102^由于传输晶体管102i是截止的， 因此出现在输入/输出节点12(h和128处的电压分别等于电源电压VA1 和VCo
作为另一种选择，可能期望从收发器130 向收发器140传输逻 辑低或逻辑零电压。这样，用于收发器130n的地址通过选择器电路 126被放置在地址节点上以启动收发器130 并使收发器13(h到130^ 无效。控制电路134 导通输入/输出晶体管132n，致使输入/输出节点 131 的电压等于逻辑零电压，例如近似零伏特。逻辑零电压传输到输 入/输出节点120n，由此将传输晶体管102n的源极电压设置为近似零 伏特。这样，传输晶体管102 的栅极到源极的电压为近似等于电源电 压VAn，该电源电压V^导通传输晶体管102 并将输入/输出节点128
的电压设置为等于近似零伏特。应注意，只要电压VAn大于晶体管102n 的阈值电压，则传输晶体管102n就导通。
收发器140通过导通输入输出晶体管142将逻辑零电压传输到被 选择的收发器130n，导通输入输出晶体管142将输入/输出节点156 的电压设置为逻辑低或逻辑零电压。输入/输出节点156的逻辑零电压 被传输到输入/输出节点128,致使栅极到漏极的基体二极管105 变成
正向偏压，且传输晶体管102n的栅极到源极的电压等于电压Vh减去基体二极管105 的电压降。如果传输晶体管102 的栅极到源极的电
压大于传输晶体管102 的阈值电压，则传输晶体管102n就导通并将
输入/输出节点120n上的电压下拉到逻辑零电压电平。逻辑零电压通
过输入/输出节点131 传输给收发器130n。
对于被选择的收发器130n，通过截止输入/输出晶体管132 和 142，逻辑高电压或逻辑一电压被从输入/输出节点120 传输到输入/ 输出节点128或者从输入/输出节点128传输到输入/输出节点120n。 截止输入/输出晶体管132 和142将传输晶体管102 的栅极到源极的 电压设置为近似零电压，由此截止传输晶体管102n。由于传输晶体管 102 是截止的，因此出现在输入/输出节点120 和128处的电压分别 等于电源电压V^和Vc。
图3A，图3B，图3C,图3D和图4是根据本发明另一实施方式 的单片集成的多路复用器-转换器-多路分配器200的方框图。应注意 图3A，图3B，图3C，和图3D—起形成单片集成的多路复用器-转换 器-多路分配器200的电路示意图并因此共同被称为图3。然而，为了 清楚起见，电路示意图200被显示在四幅图中，即图3A，图3B，图 3C，和图3D。应注意图3和图4被一起描述，并且包括图4以更清 楚地说明单片集成的多路复用器-转换器-多路分配器200包括输入/ 输出部分20h， 2012，…，201m，其中m为整数。分别地，输入/输出 选择部分20h包括单片集成的多路复用器-转换器-多路分配器结构 203" 2032, ...，203n;输入/输出选择部分2012包括单片集成的多路复 用器-转换器-多路分配器的部分207y 2072， ...， 207n;输入/输出选择 部分201m包括单片集成的多路复用器-转换器-多路分配器部分21115 2112， ...，211n，其中n可以是等于m的整数。
图4进一步说明单片集成的多路复用器-转换器-多路分配器结 构203p 2032， ...， 203n包括分别耦合到相应的一组输入/输出结构 206、， 2062，…，206 的一組输入/输出结构204n 2042，…，204n;单片 集成的多路复用器-转换器-多路分配器结构207" 2072，…，207 包括 分别耦合到相应的一组输入/输出结构21(h， 2102， ...，210n的一组输入
17/输出结构208,， 2082， ..，， 208 ;单片集成的多路复用器-转换器-多 路分配器结构211n 2112， ...， 211 包括分别耦合到相应的一组输入/ 输出结构214" 2142，…，214 的一组输入/输出结构212" 2122，…， 212 。应注意输入/输出节点216i对输入/输出结构206i，21(h，…，21^ 是公共的节点，输入/输出节点2162对输入/输出结构2062， 2102，...，
2142是公共的节点，输入/输出节点216n对输入/输出结构206n，210n,…，
214n是公共的节点；输入/输出节点218i对输入/输出结构206i，21(h，…， 21+是公共的节点，输入/输出节点2182对输入/输出结构2062， 2102，…，
2142是公共的节点，输入/输出节点218n对输入/输出结构206n，210n，…，
21《是公共的节点。为了清楚起见，这些公共连接没有在图4中显示， 但在图3中显示。这样，图3和图4以及它们的描述应一起看。
单片集成的多路复用器-转换器-多路分配器结构203n 2032，…, 203 也被称为双向数据传输级、传输通道、传导通道、或数据通道， 该结构203n 2032， ...， 203n包括分别耦合到输入/输出级2(^至206n 的输入/输出级20^至204n;单片集成的多路复用器-转换器-多路分配 器结构207n 2072， ...，207 也被称为双向数据传输级、传输通道、传 导通道、或数据通道，该结构207p 2072，...，207 包括分别耦合到输 入/输出级21(h至210 的输入/输出级208i至208n;单片集成的多路 复用器-转换器-多路分配器结构211" 2112， ...， 211 也被称为双向数 据传输级、传输通道、传导通道、或数据通道，该结构211n 2112，...， 211 包括分别耦合到输入/输出级214 的输入/输出级212!至 212n。
图3进一步说明，输入/输出结构208:的输入/输出节点连接到输 入/输出结构206i的输入/输出节点以及输入/输出结构21(h的输入/输 出节点，输入/输出结构208i的输出端子连接到输入/输出结构21(h的 输入端子。仍然参照图3，输入/输出结构2082的输入/输出节点连接 到输入/输出结构2062的输入/输出节点以及输入/输出结构2102的输 入/输出端子，输入/输出结构2082的输出端子连接到输入/输出结构 2102的输入端子。输入/输出结构208n的输入/输出节点连接到输入/输出结构206n的输入/输出节点以及输入/输出结构210 的输入/输出 节点，输入/输出结构208 的输出端子连接到输入/输出结构210 的输 入端子。输入/输出结构21^的输入/输出节点耦合到输入/输出结构 210,的输入/输出节点并连接到输入/输出结构214，的输入/输出节点， 输入/输出结构212,的输出端子连接到输入/输出结构21《的输入端 子。输入/输出结构2122的输入/输出节点耦合到输入/输出结构2102 的输入/输出节点并连接到输入/输出结构2142的输入/输出节点，输入 /输出结构2122的输出端子连接到输入/输出结构2142的输入端子。输 入/输出结构212 的输入/输出节点耦合到输入/输出结构210 的输入/ 输出节点并连接到输入/输出结构214n的输入/输出节点，输入/输出结 构212 的输出端子连接到输入/输出结构214 的输入端子。
输入/输出结构204" 2042， ...，204n分别耦合成接收电压VA1， VA2， ...，VAn;输入/输出结构208n 2082， ...， 208n分别耦合成接收电 压Vm， VB2，...,VBn;输入/输出结构212" 2122， ...，212 分别耦合成接 收电压Vz!， VZ2，...，VZn。
收发器电路229i耦合到单片集成的多路复用器-转换器-多路分 配器200。收发器电路229i包括收发器部分或部件23(h，2302， ...，230n， 所述的23(h， 2302，…，230n分别连接到通道203!， 2032， ...，203n的输入 /输出节点22(h， 2202， ...，220n。每个收发器部件23(h， 2302， ...，230n 包括输入/输出晶体管232^ 2322， ...，232n以及输入/输出緩冲器234" 2342，...，234 ，其中输入/输出晶体管232" 2322， ...，232n的漏极以及緩 沖器234n 2342， ...，234 的输入端子分别连接到输入/输出节点231n 2312，...，231n。每个收发器部件23(h， 2302，…，230n耦合成接收工作电 势源或电源电压Vcd。输入/输出晶体管232" 2322， ...，232 的栅极分 别连接到控制电路236n 2362， ...，236n;输入/输出晶体管232!, 2322， ...，232 的源极分别耦合成接收工作电势源或电源电压VSS1;输 入/输出緩冲器234n 2342， ...，234n的输出端子分别连接到逻辑电路 238i， 2382， ...，238n。应注意，为了清楚起见，控制电路236" 2362，…，236n和逻辑电路238！， 2382， ...，238n以方框的形式显示，控制和逻辑电路的类型对本领域技术人员来说是已知的。收发器部件
23(h， 2302，…，230n的输入/输出节点231" 2312, .,.，231n分别连接到输 入/输出节点22(h， 2202，...，220n。
收发器电路2292耦合到单片集成的多路复用器-转换器-多路分 配器200。收发器电路2292包括收发器部分或部件260,，2602， ...，260n， 所述的260" 2602，…,260n分别连接到通道207n 2072， ...，207 的输入 /输出节点221" 2212， ...，221n。每个收发器部件26(h， 2602， ...，260n 包括输入/输出晶体管262" 2622，…，262n以及输入/输出緩冲器264p 2642，...，264n，其中输入/输出晶体管262!， 2622， ...，262n的漏极以及緩 冲器264" 2642， ...，264n的输入端子分别连接到输入/输出节点261" 2612，...，261n。每个收发器部件26(h， 2602, ...，260n耦合成接收工作电 势源或电源电压Vcc2。输入/输出晶体管262n 2622， ...，262 的栅极分 别连接到控制电路266" 2662， ...,266n;输入/输出晶体管262^ 2622， ...，262n的源极分别耦合成接收工作电势源或电源电压VSS2;输 入/输出緩沖器264" 2642， ...，264n的输出端子分别连接到逻辑电路 268n 2682， ...，268n。为了清楚起见，控制电路264n 2642， ...，264n 和逻辑电路268^ 2682， ...，268n以方框的形式显示，控制和逻辑电路 的类型对本领域技术人员来说是已知的。收发器部件26(h, 2602，…，260n的输入/输出节点261n 2612， ...，261n分别连接到单片集 成的多路复用器-转换器-多路分配器200的输入/输出节点221n 2212， ...，221n。
收发器电路229m耦合到单片集成的多路复用器-转换器-多路分 配器200。收发器电路229m包括收发器部分或部件27(h，2702， ...，270n， 所述的26(h， 2702,…，270n分别连接到通道211！, 2112， ...，211n的输入 /输出节点223" 2232， ...，223n。每个收发器部件270" 2702， ...，270n 包括输入/输出晶体管272n 2722，…，272n以及输入/输出緩冲器274n 2742，...，274n，其中输入/输出晶体管272" 2722， ...，272n的漏极以及緩 冲器274,， 2742， ...，274n的输入端子分别连接到输入/输出节点271,， 2712，...，271n。每个收发器部件27(h， 2702， ...，270n耦合成接收工作电
20势源或电源电压Vccn。输入/输出晶体管272" 2722， ...，272n的栅极分 别连接到控制电路276!， 2762， ...，276n;输入/输出晶体管272" 2722， ...，272 的源极分别耦合成接收工作电势源或电源电压VSSn;输 入/输出緩冲器27415 2742， ...，274n的输出端子分别连接到逻辑电路 278, ， 2782， ...，278 。应注意，为了清楚起见，控制电路276p 2762，…，276n和逻辑电路278n 2782， ...，278n以方框的形式显示，控制 和逻辑电路的类型对本领域技术人员来说是已知的。收发器部件 27015 2702，…，270n的输入/输出节点271" 2712， ...，271n分别连接到单 片集成的多路复用器-转换器-多路分配器200的输入/输出节点223i， 2232，...，223n。应注意，电源电压Vcd， VCC2，…，Vccn可相同或不同。 同样地电压VSS1 ， VSS2， ...，VSSn也可以相同或不同。
具有输入/输出节点24^ ， 2432， ...，243n的收发器电路240分别连 接到通道203p 2032，…，203n的输入/输出节点216n 2162， ...，216n。 收发器电路240包含收发器部分或部件241n 2412， ...，241n,所述部 件241d 2412，…，241n包括输入/输出晶体管242n 2422， ...，242 以及 输入/输出緩冲器244" 2442, ...，244n，其中输入/输出晶体管242,， 2422， ...，242n的漏极以及緩冲器244!， 2442， ...,244n的输入端子分别连 接到输入/输出节点2d， 2432， ...，243n。每个收发器部件241" 2412， ...，241 耦合成接收工作电势源或电源电压Vc 。输入/输出晶体 管242n 2422， ..,，242n的栅极分别连接到控制电路246n 2462， ...，246n; 输入/输出晶体管242^ 2422， ...，242n的源极分别耦合成接收工作电势 源或电源电压Vss;输入/输出緩冲器244n 2442，…，24《的输出端子 分别连接到逻辑电路248u 2482， ...，248n。应注意为了清楚起见，控 制电路246" 2462，…，246n和逻辑电路248" 2482， ...，248 以方框的
形式显示，控制和逻辑电路的类型对本领域技术^v员来说是已知的。
收发器电路240的输入/输出节点243i， 2432， ...，243n分别连接到通道 203" 2032，…，203n的输入/输出节点216" 2162， ...，216n。
例如，收发器电路229n 2292以及240是SDI0系统。作为另一 种选择，收发器电路22915 2292以及240是MMC的。根据其它可选择的实施方式，收发器电路229i是SDIO系统且收发器电路240是 MMC,或者收发器电路229i是MMC且收发器电路240是SDK)系 统，或者收发器电路22^和2292是SDIO系统且收发器电路240是 MMC,等等。
现在参考图5，每一个输入输出结构204,至204n， 208!至208n 以及212,至212n包含通过单触发器306耦合到p沟道边缘调节晶体 管304的n沟道传输晶体管302、以及从p沟道边缘调节晶体管304 的源极连接到漏极的上拉电阻器308。更具体地，n沟道传输晶体管 302具有连接到输入/输出节点310的源极、连接到输出节点316的漏 极、以及连接到输入/输出节点305的栅极。传输晶体管302的漏极通 过单触发器306耦合到边缘调节晶体管304的栅极和输出节点312。 传输晶体管302的栅极连接到边缘调节晶体管304的源极和到上拉电 阻器308的端子314。此外，传输晶体管302的栅极连接到输出节点 305。传输晶体管302的源极也连接到边缘调节晶体管304的漏极和 上拉电阻器308的端子318。源区到基体二极管320形成在传输晶体 管302的源极和漏极之间。
现在参考图6,每一个输入/输出结构206i至206n， 21(h至210n 以及21^至214n包含连接到p沟道边缘导通晶体管334的单触发器 336、以及从p沟道边缘调节晶体管334的源极连接到漏极的上拉电 阻器338。边缘调节晶体管334的源极连接到上拉电阻器338的端子 340和输入/输出节点332。 p沟道边缘调节晶体管334的漏极连接到 上拉电阻器338的端子342和输入/输出节点344。单触发器336的输 入连接到输入节点346。
当输入/输出结构20^至204n连接到对应的输入/输出结构206i 至206n, 21(^至210n以及21^至21《(如图3和图4所示)时，则输出 节点316连接到输入节点346且输入/输出节点312连接到输入/输出 节点344。如此，传输晶体管302的源极连接到单触发器336的输入， 传输晶体管302的漏极和边缘调节晶体管334的漏极彼此电连接，并 且边缘调节晶体管334的源极和上拉电阻器338的端子340彼此电连
22接。如此，传输晶体管302的源极、边缘调节晶体管304的漏极和电 阻器308的端子318共同连接，即连接在一起，还连接到输入/输出节 点310;边缘调节晶体管334的漏极和电阻器338的端子342共同连 接即连接在一起，还连接到输入/输出节点344。
在工作中，选择器电路，例如图3D所示的选择器电路360，在 收发器电路229n 2292, 229m之间选择，以传输数据给收发器140或 从收发器240接受数据。换句话说，选择器电路360从收发器部件组 23(h到230n， 262i到262n, 27(h到270n之一中选择，以传输数据给 收发器240或从收发器240接受数据。向收发器电路组22^至229m 中的被选择的收发器电路传输数据和从其传输数据的操作类似于参 考图2对收发器130" 1302， ...，130 和收发器140的描述。
到现在，应认识到，已经提出一种单片集成的多路复用器-转换 器-多路分配器、和一种用于多路复用和电平转变第一电信号或电平转 变和多路分配第二电信号的方法。在允许许多不同类型的系统和电路 之间的接口方面增加了设计的多样性。因为电子学的趋势是朝向增加 系统复杂度而同时降低工作电源电压，因此使用目前最高水平技术设 计的系统和电路能够与使用较老的以及可能过时的技术设计的系统 和电路进行接口连接。例如，单片集成的多路复用器-转换器-多路分 配器能够与工作在多个工作电压的不同系统进行接口连接。
虽然具体的实施方式已经在这里公开，但是并不意味着本发明被 限制在所公开的实施方式里。本领域技术人员应认识到，可以进行修 改和变化而不脱离本发明的精神。意味着本发明包括落入随附的权利 要求的范围内的所有这些修改和变化。
权利要求
1. 一种单片集成的多路复用器-转换器-多路分配器，包括第一双向数据传输级，所述第一双向数据传输级具有第一节点、第二节点以及第三节点，所述第三节点耦合成接收第一工作电势源；第二双向数据传输级，所述第二双向数据传输级具有第一节点、第二节点以及第三节点，所述第二双向数据传输级的所述第一节点耦合到所述第一双向数据传输级的所述第二节点，所述第二双向数据传输级的所述第二节点耦合到所述第一双向数据传输级的所述第一节点，所述第二双向数据传输级的所述第三节点耦合成接收第二工作电势源；第三双向数据传输级，所述第三双向数据传输级具有第一节点、第二节点以及第三节点，所述第三双向数据传输级的所述第二节点耦合到所述第二双向数据传输级的所述第一节点，所述第三双向数据传输级的所述第三节点耦合成接收第三工作电势源；以及第四双向数据传输级，所述第四双向数据传输级具有第一节点、第二节点以及第三节点，所述第四双向数据传输级的所述第一节点耦合到所述第三双向数据传输级的所述第二节点，所述第四双向数据传输级的所述第二节点耦合到所述第三双向数据传输级的所述第一节点，所述第四双向数据传输级的所述第三节点耦合成接收所述第二工作电势源。
2. 如权利要求1所述的单片集成的多路复用器-转换器-多路分 配器，其中所述第一双向数据传输级包括第一晶体管，所述第一晶体管具有第一载流电极、第二载流电极 以及控制电极，所述控制电极耦合成接收所述第一工作电势源，所述 第一载流电极作为所述第一双向数据传输级的所述第一节点，所述第 二载流电极作为所述第一双向数据传输级的所述第二节点；第二晶体管，所述第二晶体管具有第一载流电极、第二载流电极 以及控制电极，所述第二晶体管的所述第一载流电极耦合成接收所述第一工作电势源，所述第二晶体管的所述第二载流电极耦合到所述第一晶体管的所迷第一载流电极；第一单触发器，所述第一单触发器耦合在所述第一晶体管的所述 第二载流电极和所述第二晶体管的所述控制电极之间；以及第 一电阻器，所述第 一电阻器从所述第二晶体管的所述第 一载流 电极耦合到所述第二晶体管的所述第二载流电极。
3. 如权利要求2所述的单片集成的多路复用器-转换器-多路分 配器，其中所述第二双向数据传输级包括第三晶体管，所述第三晶体管具有控制电极、第一载流电极以及 第二栽流电极，所述第三晶体管的所述第一载流电极作为所述第二双 向数据传输级的所述笫三节点，所述第三晶体管的所述第二载流电极 作为所述第二双向数据传输级的所述第二节点；第二单触发器，所述第二单触发器耦合在所述第一双向数据传输 级的所述第一节点和所述第三晶体管的所述控制电极之间；以及第二电阻器，所述第二电阻器从所述第三晶体管的所述第 一载流 电极耦合到所述第三晶体管的所述第二载流电极。
4. 如权利要求1所述的单片集成的多路复用器-转换器-多路分 配器，还包括从所述的第一双向数据传输级、第二双向数据传输级、 第三双向数据传输级以及第四双向数据传输级中选择至少一个双向 数据传输级的选择器。
5. 如权利要求1所述的单片集成的多路复用器-转换器-多路分 配器，还包括耦合到所述第二双向数据传输级的中央处理单元和耦合 到所述第一双向数据传输级的至少两个SDIO系统。
6. —种单片集成的多路复用器-转换器-多路分配器，包括 第一传导通道，所述第一传导通道具有至少两个输入和至少两个输出，其中所述至少两个输入中的第一输入耦合成接收第一电势源， 所述至少两个输入中的第二输入作为第 一输入/输出节点，所述至少两 个输出中的第一输出耦合成接收第二电势源，所述至少两个输出中的 第二输出作为第二输入/输出节点；以及第二传导通道，所述第二传导通道具有至少两个输入和至少两个 输出，其中所述至少两个输入中的第一输入耦合成接收第三电势源， 所述至少两个输入中的第二输入作为第三输入/输出节点，所述至少两 个输出中的第一输出耦合到所述第一传导通道的所述至少两个输出 中的所述第一输出，所述至少两个输出中的第二输出耦合到所述第一 传导通道的所述至少两个输出中的所述第二输出。
7. 如权利要求6所述的单片集成的多路复用器-转换器-多路分 配器，还包括第三传导通道，所述第三传导通道具有至少两个输入和至少两个 输出，其中所述至少两个输入中的第 一输入耦合成接收第四电势源， 所述至少两个输入中的第二输入作为第四输入/输出节点，所述至少两 个输出中的第一输出耦合到所述第一传导通道的所述至少两个输出 中的所述第一输出，所述至少两个输出中的第二输出耦合到所述第一 传导通道的所述至少两个输出中的所述第二输出。
8. —种用于多路复用和电平转变第一电信号或电平转变和多路 分配第二电信号的方法，其包括通过以下步骤多路复用和电平转变所述电信号 向单片集成电路提供多个电信号；使用所述单片集成电路选择所述多个电信号中的所述第 一电 信号；以及调节所选择的所述第一电信号的信号电平以形成电平被转变 的第一电信号；或者 通过以下步骤多路分配所述第二电信号向所述单片集成电路提供第二电信号；使用所述单片集成电路调节所述第二电信号的信号电平，以 形成电平被转变的第二电信号；以及传输所述电平被转变的第二电信号到多个输入/输出节点。
9. 如权利要求8所述的方法，其中所述提供第二电信号的步骤 包括从中央处理单元提供所述第二电信号，且所述向单片集成电路提供多个电信号的步骤包括提供多个电信号作为多个电压信号。
10.—种用于多路复用和电平转变电信号的方法，包括 向单片集成电路提供多个电信号；使用所述单片集成电路选择所述多个电信号中的一电信号；以及 调节所选择的所迷电信号的信号电平以形成电平被转变的所选 择的电信号。
全文摘要
提供一种单片集成的多路复用器-转换器-多路分配器和方法，该方法是一种用于多路复用和转换电信号或者多路分配和转换电信号的方法。多路复用器和多路分配器与转换器单片集成。工作在彼此不同的电压电源电平的电路可耦合到多路复用器，并且工作在与耦合到多路复用器的电路不同的电压电源电平、或工作在与耦合到多路复用器的电路中的至少一个相同的电压电源电平的电路耦合到多路分配器。单片集成的多路复用器-转换器-多路分配器从耦合到多路复用器的电路之一中选择信号，转换它的电平并提供被转换的信号电平作为输出信号。作为一种选择，单片集成的多路复用器-转换器-多路分配器从电信号产生多路分配信号并转换该多路分配信号的电压电平。
文档编号H03K19/00GK101471651SQ200810166289
公开日2009年7月1日 申请日期2008年9月25日 优先权日2007年12月28日
发明者A·皮门特尔, F·多佛, J·勒普考斯基 申请人:半导体元件工业有限责任公司