逻辑元件的制作方法

专利名称：：逻辑元件的制作方法
技术领域：
：本发明涉及一种逻辑元件，所述逻辑元件使用基于机械振动的共振器来存储比特信息并采用比特信息进行计算。
背景技术：
：在信息处理装置中，用于存储比特信息的存储装置和用于使用比特信息进行计算的算术装置广泛用于生活器具和通信装置。目前，主流存储装置和运算装置采用诸如由半导体制成的晶体管之类的逻辑元件。在20世纪50年代，在采用今天的半导体晶体管作为基本元件的逻辑元件变为主流之前，称为参变元件的逻辑元件在日本广为研究和发展。参变元件通过将具有在共振器被参变激励时产生的两个不同相位中的一种的振动状态处理为比特来执行逻辑运算(参考文献1:E.Goto,“TheParametron,aDigitalComputingElementwhichUtilizesParametricOscillation"，PROCEEDINGSOFTHEIRE，vol.47，pp.1309-1316，1959)。图10为示出上述常规参变元件的基本元件的配置的电路图。该参变元件包括具有频率f的输入交流信号源1001、反相开关1002、耦合变压器1003、电容器1004、耦合电阻器1005、具有两个线圈的电感1006、激励开关1007、产生具有频率2f的激励交流信号的激励交流电源1008、以及输出端1009。参变元件的主要部分由电容器1004和电感1006形成，并且是具有共振频率f的LC共振器。通过根据来自激励交流电源1008的激励交流信号周期性地调制处于频率2f的LC共振器的电感1006的值、以频率f参变地激励该LC共振器。因此，该LC共振器产生两个相位差JI的振动状态。在通过打开激励开关1007并施加激励交流信号的激励开始之前，可以基于从输入交流信号源1001输出的输入交流信号的相位来选择这两种振动状态中的任意一种。在这种参变元件中，在激励之前施加从输入交流信号源1001输出的具有共振频率f的交流信号，使得LC共振器经由耦合变压器1003共振。在这种状态中，打开激励开关1007，以开始参变激励。随后，保持从输入交流信号源1001供给的输入交流信号的相位。即使来自输入交流信号源1001的交流信号的输入随后取消了，这种振动状态仍将继续。反相开关1002使从输入交流信号源1001输入的交流信号反相，以相位差π的两种激励模式选择性激励该LC共振器。该LC共振器可以保持所选择的激励模式。在采用参变元件的计算中，如上所述存储在LC共振器中的两种振动状态顺序传递至不同的参变元件。这可以实现移位寄存器、AND电路、OR电路、NOT电路等等。当前，参变元件在成本和性能方面比半导体元件有优势，并且确实开发出实际器件。然而，半导体晶体管随后的快速发展促使了参变元件的发展的取消，因为它们在速度、集成度、功耗等方面较差。
发明内容要解决的技术问题然而，使用目前主流晶体管作为基本元件的逻辑元件要求提供预定的电流来继续它们的操作。随着元件集成度的上升，功耗增加。另一方面，因为元件的基本单元是LC共振器，难以减小常规参变元件的尺寸。由于这种参变元件使用电子共振器，串扰伴随着微处理在元件之间出现，并带来负面效应。本发明已经用来解决上述不足，并以抑制由执行存储、计算等的逻辑元件中的集成引起的功耗增加为其目标。技术方案根据本发明的逻辑元件至少包括机械振动的振动部；激励装置，用于以相位差η的第一振动状态和第二振动状态中的任意一种使所述振动部参变振动；输入部，接收输入到所述激励装置中的用于参变振动的信号；和输出部，输出与参变振动的所述振动部的所述第一振动状态和第二振动状态中的任意一种相对应的信号。在参变激励之后，保持振动部处的第一振动状态或第二振动状态。本发明的逻辑元件使用从输出部输出的与这两种振动状态相对应的两种信号表示比特信息“0”或“1”。有益效果如上所述，根据本发明，机械振动的振动部以相位差π的第一振动状态和第二振动状态中的任意一种进行参变振动，并且输出与任一种状态相对应的信号。本发明在抑制由执行存储、计算等的逻辑元件中的集成引起的功耗增加方面非常有效。图1为示意性示出本发明第一实施方式中的逻辑元件100的结构示例的透视图；图2为用于说明两种不同激励状态的图示；图3为示出用于驱动逻辑元件100的电路配置的电路图；图4为示出使用第一实施方式中的逻辑元件的移位寄存器的平面图；图5为用于说明移位寄存器的操作示例的时序图；图6为用于说明移位寄存器的操作示例的时序图；图7为示出第一实施方式中的逻辑元件的另一形式的移位寄存器的平面图；图8为示出使用第一实施方式中的逻辑元件的逻辑电路的配置的平面图；图9为示意性示出本发明第二实施方式中的逻辑元件的配置的平面图；和图10为示出参变元件的基本元件的配置的电路图。具体实施例方式以下将参照附图描述本发明的各实施方式。[第一实施方式]现在将描述本发明第一实施方式中的逻辑元件。图1为示意性示出本发明第一实施方式中的逻辑元件100的结构示例的透视图。逻辑元件100具有多层结构，其中例如，由单晶Ala7Gaa3As制成的牺牲层121、由单晶绝缘GaAs制成的绝缘层102、由硅掺杂单晶导电GaAs(第一半导体)制成的导电层103、以及由单晶绝缘AlGaAs(第二半导体)制成的压电层(激励装置)104形成在GaAs(OOl)衬底101上。压电层104例如由Ala3Gaa7As制成。还在该逻辑元件100中，支持部105和106以及由它们在两端支撑的梁107由所述多层结构形成。梁107具有与衬底101的顶部表面间隔开的背侧表面，在梁107和衬底101的相面对的表面之间创建间隔。牺牲层121的使用能够形成这种结构，这将在随后进行描述。激励电极(输入电极)108形成在支持部105上，而振动检测电极(输出电极)110形成在支持部106上。这些电极由相对于半导体压电层104形成肖特基势垒结的金属材料制成。电极例如具有Ti层和其上形成的Au层的多层结构。公共电极109形成在导电层103的通过从支持部105的一部分去除压电层104而暴露的部分上。公共电极109由欧姆接触导电层10的金属材料制成。这种材料的例子是AuGeNi合金。配线111连接至激励电极108，以供给用于参变激励等的交流信号。接地配线112连接至公共电极109。振动检测配线113连接至振动检测电极110，以输出由梁107的振动产生的信号。在这种逻辑元件中，导电层103用作公共电极，所述公共电极经由压电层104面对激励电极108和检测电极110。将简要地描述逻辑元件100的制造。例如，牺牲层121外延生长在衬底101中，随后绝缘GaAs外延生长在牺牲层121上。硅掺杂单晶导电GaAs外延生长在绝缘GaAs层上，以及绝缘Ala3Gaa7As外延生长在导电GaAs层上。通过异质外延生长足以形成这些层。此后，通过已知的光刻技术和刻蚀技术，将层叠膜微处理成平坦形状的支持部105、梁107和支持部106。在这种状态下，牺牲层121从剩余层上选择性地去除，在梁107和位于梁107的区域中衬底101的面对表面之间产生了间隔。该示例采用比剩余层包含更多Al的牺牲层121。因此可以选择性地刻蚀掉牺牲层121。还在除了梁107之外的支持部处，从侧面刻蚀掉牺牲层121。然而，设计为梁107的那部分形成为比设计为支持部的剩余区域窄。因此，即使从梁107的区域去除牺牲层121，牺牲层121也可以留在剩余区域。例如，当从梁107的区域去除牺牲层121时，停止刻蚀，牺牲层121留在支持部105和106的区域中。作为这种工艺的结果是，牺牲层121从支持部105和106的区域中的剩余层缩回(setback)。注意到制造方法不限于上述方法，并且可以通过另外的方法形成梁。在将要形成公共电极109的区域中，部分地去除形成支持部105的绝缘AlGaAs层(压电层104)，在该部分暴露导电GaAs层(导电层103)。随后，使用已知的剥离(liftoff)方法等形成激励电极108、公共电极109和振动检测电极110。在实施方式中具有前述结构的逻辑元件100中，弹性梁107具有共振频率f,es。接地配线112接地，并且经由参变激励配线111将电压施加至激励电极108。由于压电层104的压电效应，梁107沿它延伸的方向与所施加的电压成比例地变形。这种变形改变了梁107的共振频率。通过向激励电极108施加具有频率2&3的交流电压，梁107以频率2f,es周期性地变形。因此，将梁107的共振频率调制为频率2f,es，并且以频率f,es对梁107进行参变激励。在该实施方式中，梁107例如由导电GaAs层和绝缘AlGaAs层形成。由于带隙大且击穿电压高的层，如AlGaAs，存在于该多层结构中，则可以向梁107施加较大的电压。具有压电效应并用作振动产生源的压电层104由带隙大于诸如导电层103之类的剩余层的化合物半导体制成。因此可以改善压电层104的击穿电压，由此允许施加较大的电压。根据该实施方式，梁107可以产生较大的变形。由于高的击穿电压，还可以在抑制泄漏电流的同时带来尺寸的进一步降低。此外，梁107由单晶形成，并展现出极佳的机械特性。如上所述激励的梁107可以采取两种激励状态，这两种激励状态的振动相位差η，如相对于图2的(a)所示的激励电压在图2的(b)中示出的那样。通过使这两种激励状态为"0"和"1"比特状态，使用这两种状态可以进行数字计算。梁107的激励状态可以随着在振动检测电极110和公共电极109之间产生的压电电压、经由接地配线112和振动检测配线113检测到。将解释用于驱动具有上述结构的逻辑元件100的电路。图3为示出用于驱动逻辑元件100的电路配置的电路图。如上所述，连接至该电路的逻辑元件100包括梁107，梁107在两端由支持部105和106支撑，并具有共振频率f,es。输入电极由用于初始激励梁107的初始激励电极(第一电极)108a和用于参变激励梁107的参变激励电极(第二电极)108b组成。将具有梁107的共振频率且相位差π的两个交流电压选择性地施加至初始激励电极108a。具有梁107共振频率的两倍的频率的交流电压施加至参变激励电极108b，以参变激励梁107。初始激励电极108a设置在支持部106处，并且参变激励电极108b设置在支持部105处。需要注意的是初始激励电极108a和参变激励电极108b都是肖特基电极。该电路还包括产生具有频率f,es的输入交流信号的输入交流信号源301、反相开关302、耦合电阻器304、激励开关305、产生具有频率2f,es的激励交流信号的激励交流信号源306、以及输出端307。在该电路中，激励开关305打开，以将来自激励交流信号源306的具有频率2f,es的激励交流信号施加至参变激励电极108b。随后，梁107沿着它延伸的方向周期性地变形，并以频率被参变激励。如上所述，在通过打开激励开关305开始参变激励之前，基于从输入交流信号源301输入的交流信号的相位，可以选择这两种相位差π的振动状态中的任一种。例如，当激励开关305关闭时，反相开关302以任一种状态打开，以将来自输入交流信号源301的具有频率f,es的输入交流信号施加至初始激励电极108a，引起梁107以任一种状态(相位差η的第一和第二振动状态中的任一种)进行振动。随后，激励开关305打开，以将具有频率2fres的激励交流信号施加至参变激励电极108b，开始参变激励。在参变振动状态中，基于输入交流信号保持梁107的振动相位。即使激励开关305打开，且随后反相开关302关闭以停止输入交流信号的供给，也保持梁107的振动相位。据此，通过以任一种状态打开反相开关302并引起参变激励，可以选择并保持相位差(偏移)π的这两种振动模式中的一种。以这种方式，根据该实施方式的逻辑元件可以使用LC共振器执行与常规参变元件的操作等同的操作。图3中所示的电路可用作数字信息的存储单元。注意到初始激励电极108a、参变激励电极108b、公共电极109和振动检测电极110不需要总由金属材料制成，可以由导电半导体薄膜制成。这些电极例如可以由硅掺杂GaAs制成。半导体材料为GaAs和AlGaAs，但不限于它们，并且在不背离本发明本质的前提下可以是诸如InAs、InP、InSb、InN、GaP,GaSb,GaN、Α1Ρ、AlSb和A1N。掺杂诸如硅之类的杂质以获得导电的层。在这种情况中，使用公知的调制掺杂结构可以改善电特性。[运算电路1]将描述使用本发明第一实施方式中的逻辑元件的运算电路(移位寄存器)。图4为示出使用本发明中的逻辑元件的移位寄存器的配置的平面图。在该示例中，该移位寄存器包括七个逻辑元件。例如，将由单晶绝缘GaAs制成的绝缘层(未示出)、由硅掺杂单晶导电GaAs(第一半导体)制成的导电层(未示出)和由单晶绝缘AlGaAs(第二半导体)制成的压电层442层叠在GaAs(OOl)衬底441上。多个开口443以预定间隔形成，且梁401至407形成在它们之间。在压电层442区域中在两端延伸至梁401至407的多层部分用作支撑梁401至407的支持部。开口443沿预定方向(图4中的横向)形成成线。梁401至407也排列成线。在图4中，未图示出绝缘GaAs的绝缘层和导电GaAs的导电层，因为它们设置在压电层442下面。在衬底441和梁401至407的相对表面之间形成有间隔，该间隔也未图示出。参照图1和3描述的公共电极连接至另一区域(未示出)中的导电GaAs的导电层，并且通常用于多个逻辑元件。在分别具有梁401至407的七个逻辑元件中，如上所述，用于输入信号的信号输入电极411设置在梁401的一侧(图4中的上侧)，以及用于参变激励的激励电极431设置在另一侧。用于转移振动状态的转移电极(振动耦合装置)421从梁401的所述另一侧至梁402的另一侧设置。用于参变激励的激励电极432设置在梁402的所述另一侧。用于转移振动状态的转移电极422从梁402的一侧到梁403的一侧设置。用于参变激励的激励电极433设置在梁403的所述另一侧。类似地，用于转移振动状态的转移电极423从梁403的所述另一侧到梁404的另一侧设置。用于参变激励的激励电极434设置在梁404的所述另一侧。用于转移振动状态的转移电极424从梁404的一侧到梁405的一侧设置。用于参变激励的激励电极435设置在梁405的所述另一侧。而且，用于转移振动状态的转移电极425从梁405的所述另一侧到梁406的另一侧设置。用于参变激励的激励电极436设置在梁406的所述另一侧。用于转移振动状态的转移电极426从梁406的一侧到梁407的一侧设置。用于参变激励的激励电极437和用于输出信号的信号输出电极412设置在梁407的所述另一侧。在梁401至406的所述另一侧上，激励电极和转移电极沿每个梁延伸的方向设置在中心配线的左、右侧，同时彼此绝缘。在梁407的所述另一侧上，激励电极437和信号输出电极412沿每个梁延伸的方向设置在中心配线的左、右侧，同时彼此绝缘。输入端413连接至信号输入电极411。激励电压施加端414共同连接至激励电极431、434和437。激励电压施加端415共同连接至激励电极432和435。激励电压施加端416共同连接至激励电极433和436。信号输出端417连接至信号输出电极412。参照图5和6的时序图，将举例说明该移位寄存器的操作。注意到具有频率fres的交流信号对应于输入至输入端413的电压，以及两种不同的相位对应于状态"0"和"1"。首先，在时间、，具有与"0"状态相对应相位的交流电压(输入信号)经由输入端413施加至电极411。随后，梁401开始随着所施加的交流电压的相位振动。在时间‘，具有频率2fres的激励电压经由激励电压施加端414施加至激励电极431。响应于这种电压施加，梁401被参变激励，同时保持对应于"0"状态的相位。众所周知，激励电极431接收具有频率2f_的激励电压，其以发生参变激励的预定振幅或更大的振幅引起激励。在被参变激励之后，梁401以相同的方式保持振动，即使至输入端413的具有频率的信号的输入停止。结果，由于被参变激励的梁401的压电效应，具有与等同于激励(振动)状态的"0"状态相对应相位的交流电压在转移电极421中产生。在转移电极421中产生的、并具有与"0"状态相对应相位的交流电压施加至邻近的梁402，以使它初始振动。在时间t02,具有频率2f,es的激励电压经由激励电压施加端415施加至激励电极432。随后，梁402被参变激励，同时保持对应于"0"状态的相位。甚至在至激励电极431(激励电压施加端414)的具有频率2f,es的激励电压的施加(输入)取消之后，梁402也以相同的方式保持振荡。在该阶段，输入至输入端413的"0"信息(输入信号)已经从梁401转移至梁402。以相同的方式，在时间t1;具有频率2f_的激励电压经由激励电压施加端416施加至激励电极433，将梁402的振动转移至梁403。在时间tn，具有频率2f,es的激励电压经由激励电压施加端414施加至激励电极434，将梁403的振动转移至梁404。在时间t12，具有频率2f,es的激励电压经由激励电压施加端415施加至激励电极435，将梁404的振动转移至梁405。在时间t2，具有频率2f,es的激励电压经由激励电压施加端416施加至激励电极436，将梁405的振动转移至梁406。在时间t21，具有频率2f,es的激励电压经由激励电压施加端414施加至激励电极437，将梁406的振动转移至梁407。最后，由于振动已经转移到的梁407中的压电效应，在信号输出电极412中产生具有与等同于振动状态的"0"状态相对应相位的交流电压。信号输出端417输出该交流电压。以相同的方式，对应于〃0〃或〃1〃的输入信号顺地序输入至输入端413。根据图5中所示的顺序，具有频率2fres的激励电压顺序地施加至激励电压施加端414、415和416。响应于这种电压施加，输入至输入端413的〃0〃或〃1〃信息顺序地从梁401转移至梁407，并从信号输出端417输出，如图6所示。为了稳定地执行上述移位寄存器操作，梁401至407需要具有相同的共振频率。包括具有压电效应的压电层442的梁401至407可以通过施加直流电压改变共振频率。例如，电容器成一行地插入在激励电极431、432、433、434、435、436和437与激励电压施加端414、415和416之间，使得直流偏置电压可以施加在激励电极和电容器之间。通过调节每个梁上所施加的偏置电压，梁401至407可以具有相同的共振频率。[运算电路2]将参照图7的平面图说明使用本发明的该实施方式中的逻辑元件的另一种形式的移位寄存器。在接下来的移位寄存器中，相邻梁的振动被机械耦合。在该示例中，该移位寄存器包括七个逻辑元件。例如，将由单晶绝缘GaAs制成的绝缘层(未示出)、由硅掺杂单晶导电GaAs制成的导电层(未示出)和由单晶绝缘AlGaAs制成的压电层742层叠在GaAs(OOl)衬底741上。多个开口以预定间隔形成，且梁701至707形成在它们之间。该结构与参照图4说明的移位寄存器的结构相同。在分别具有701至707的七个逻辑元件中，如上所述，用于输入信号的信号输入电极711设置在梁701的一侧(图7中的上侧)，以及用于参变激励的激励电极731设置在另一侧。用于转移振动状态的耦合梁(振动耦合装置)721形成为部分地连接梁701的一侧和梁702的一侧。用于参变激励的激励电极732设置在梁702的另一侧。用于转移振动状态的耦合梁722形成为部分地连接梁702的一侧和梁703的一侧。用于参变激励的激励电极733设置在梁703的另一侧。类似地，用于转移振动状态的耦合梁723形成为部分地连接梁703的一侧和梁704的一侧。用于参变激励的激励电极734设置在梁704的另一侧。用于转移振动状态的耦合梁724形成为部分地连接梁704的一侧和梁705的一侧。用于参变激励的激励电极735设置在梁705的另一侧。而且，用于转移振动状态的耦合梁725形成为部分地连接梁705的一侧和梁706的一侧。用于参变激励的激励电极736设置在梁706的另一侧。用于转移振动状态的耦合梁726形成为部分地连接梁706的一侧和梁707的一侧。用于参变激励的激励电极737设置在梁707的另一侧，并且用于输出信号的信号输出电极712设置在一侧。类似于参照图4描述的移位寄存器，输入端713连接至信号输入电极711。激励电压施加端714共同连接至激励电极731、734和737。激励电压施加端715共同连接至激励电极732和735。激励电压施加端716共同连接至激励电极733和736。信号输出端717连接至信号输出电极712。将举例说明该移位寄存器的操作。首先，具有例如与"0"状态相对应相位的交流电压(输入信号)经由输入端713施加至电极711。随后，梁701开始随着所施加的交流电压的相位振动。接下来，具有频率的激励电压经由激励电压施加端714施加至激励电极731。响应于这种电压施加，梁701被以较大的振幅参变激励，同时保持对应于"0"状态的相位。在这种状态中，梁701以相同的方式保持振动，即使至输入端713的、具有频率fres的信号的输入停止。被参变激励的梁701的振动经由耦合梁721转移至梁702以初始振动梁702。在这种状态中，具有频率的激励电压经由激励电压施加端715施加至激励电极732。随后，梁702被参变激励，同时保持对应于"0"状态的相位。甚至在向激励电极731(激励电压施加端714)施加_(输入)的具有频率2fres的激励电压取消之后，梁702也以相同的方式保持振动。在该阶段，输入至输入端713的"0"信息(输入信号)已经从梁701转移至梁702。在该移位寄存器中，相邻的梁通过耦合梁721至726连接。即使尺寸减小进一步发展，这种移位寄存器也不要求沿单个梁的宽度方向排列的两个电极。这种移位寄存器可以比参照图4描述的移位寄存器更能促进尺寸减小。例如，耦合梁可以由碳纳米管、纳米线等形成。通过很薄的结构耦合相邻的梁可以实现极佳的运算装置(移位寄存器)，其抑制了由耦合引起的共振频率的改变。[运算电路3]将说明使用本发明实施方式中的逻辑元件的逻辑电路(运算电路)。在以下示例中，逻辑元件应用于AND/OR电路。图8为示出使用本发明中的逻辑元件的逻辑电路的配置的平面图。该逻辑电路包括四个逻辑元件。例如，将由单晶绝缘GaAs制成的绝缘层(未示出)、由硅掺杂单晶导电GaAs(第一半导体)制成的导电层(未示出)和由单晶绝缘AlGaAs(第二半导体)制成的压电层842层叠在GaAs(001)衬底841上。在这些层的多层结构中，开口843、开口844和开口845以预定的间隔形成，以及梁801、802、803和804形成在它们之间。在压电层842区域中两端延伸至梁801至804的多层部分用作支撑梁801至804的支持部。开口843、844和845沿预定方向(图8中的横向)形成成线。梁401至407也排列成线。在图8中，未图示出绝缘GaAs的绝缘层和导电GaAs的导电层，因为它们设置在压电层842下面。在衬底841和梁801至804的相对表面之间形成有间隔，该间隔也未图示出。参照图1和3描述的公共电极连接至另一区域(未示出)中的导电GaAs的导电层，并且通常用于多个逻辑元件。在分别具有梁801至804的四个逻辑元件中，如上所述，用于输入信号A的信号A输入电极811设置在梁801的一侧(图8中的下侧)。用于输入信号B的信号B输入电极812设置在梁802的一侧。用于输入信号C的信号C输入电极813设置在梁803的一侧。相反，输出电极814设置在梁804的一侧。转移电极(振动耦合装置)815共同设置在梁801、802，803和804的一侧，以将梁801,802和803振动状态转移至梁804。形成在每个梁的一侧上的转移电极815与该梁的输入电极和输出电极814绝缘。转移电极和输入电极沿每个梁延伸的方向分开设置在中心配线的左、右侧。用于参变激励的输入激励电极816共同设置在梁801、802和803的另一侧(图8中的上侧)。用于参变激励梁804的输出激励电极817设置在梁804的另一侧。信号A输入端821连接至信号A输入电极811，信号B输入端822连接至信号B输入电极812，信号C输入端823连接至信号C输入电极813，以及输出端824连接至输出电极814。激励电压施加端826共同连接至分别为梁801、802和803设置的输入激励电极816。激励电压施加端827连接至为梁804设置的输出激励电极817。将举例说明该逻辑电路的操作。首先，具有与"0"或"1"状态相对应相位(比特信息)的频率fres的交流电压(信号A、B、和C)输入至信号A输入端821、信号B输入端822和信号C输入端823。输入信号A、B和C经由信号A输入电极811、信号B输入电极812和信号C输入电极813施加至梁801,802和803。结果，梁801、802和803以所施加的交流电压(信号A、B和C)的相位开始初始振动。接下来，具有频率2fres的激励电压施加至激励电压施加端826。输入激励电压经由输入激励电极816施加至梁801、802和803。具有频率2fres的激励电压施加至已经如上所述开始初始振动的梁801、802和803。梁801、802和803被参变激励，同时保持对应于初始振动的相位。在被参变激励之后，即使具有频率f的用于引起初始激励的交流电压(信号A、B和C)取消，梁801、802和803也保持参变振荡，同时保持对应于初始振动的相位。转移电极815将被激励的梁801、802和803的参变振动作为压电信号转移至梁804。响应于此，梁804开始初始振动。以这种方式，转移电极815转移梁801、802和803的参变振动作为梁804的初始振动。此时，来自这三个梁801、802和803的转移输出相加。结果，与在梁801、802和803之间更频繁地出现的相位相对应的频率f,es的交流电压施加至梁804。在这种状态中，具有频率2f,es的激励电压输入至激励电压施加端827，并经由输出激励电极817施加至梁804。随后，梁804以在梁801、802和803之间更频繁地出现的相位开始参变振动。在输出电极814中产生对应于这种参变振动的压电信号，并从输出端824输出。如上所述，梁801、802和803的各个相位被认为是比特信息的块。该逻辑电路配置用于将在梁801、802和803之间更频繁出现的比特信息转移至梁804。因此，输出端824输出与在输入至信号A输入端821、信号B输入端822和信号C输入端823的信号中更频繁出现的相位相对应的比特信息。下面的表1示出了输入至信号A输入端821、信号B输入端822和信号C输入端823的信号A、B和C的比特信息的块与从输出端824输出的比特信息之间的对应关系。[表1]<table>tableseeoriginaldocumentpage12</column></row><table>如从表1中明显看出的，当对应于比特信息"1"的交流信号输入至信号A输入端821，且对应于比特信息"1"的交流信号输入至信号B输入端822或信号C输入端823时，输出端824输出对应于比特信息〃1〃的交流信号。如上所述，在信号A、B和C之间更频繁地出现的比特信息被输出。因此，当信号A为〃1"，且信号B或C为〃1"时，在信号A、B和C之间更频繁地出现的比特信息被输出。这是OR电路的操作。当对应于比特信息"0"的交流信号输入至信号A输入端821，且对应于比特信息〃1"的交流信号输入至信号B输入端822和信号C输入端823时，输出端824输出对应于比特信息〃1〃的交流信号。如上所述，在信号A、B和C之间更频繁地出现的比特信息被输出。当信号A为〃0"，且信号B和C都为〃1〃时，在信号A、B和C之间更频繁地出现的比特信息为"1"，其被输出。这是AND电路的操作。以这种方式，该实施方式中的逻辑电路可以构造OR和AND电路。在上述描述中，梁由压电材料形成，并且为梁设置的电极引起初始激励和参变激励并检测振动，但本发明不限于此。根据本发明的逻辑元件的特征在于，包括具有柔性等并机械振动的至少一个振动部、用于以相位差η的第一和第二振动状态中的任一种使振动部参变振动的激励装置、接收用于输入到激励装置中的参变振动的信号的输入部、以及输出与参变振动的振动部的第一或第二振动状态任一个相对应的信号的输出部。当激励装置参变激励已经以相位差π的第一和第二振动状态中的任一种振动的振动部时，通过参变振动，该逻辑元件可以保持第一或第二振动状态。这种状态从输出部输出，因此是可检测的。类似于常规参变元件，该逻辑元件可以将相位不同的振动状态处理成比特"0"或"1"(比特信息)。类似于参变元件，本发明的逻辑元件可以执行存储和逻辑运算。在上述实施方式中，振动部由具有由压电材料制成的压电层作为激励装置的的梁形成。通过输入至为梁设置的输入电极的交流电压，振动部以相位差η的第一和第二振动状态中的任一种被激励，由此引起参变振动。为梁设置的输出电极检测这种振动。如上所述，振动部可以是在两端支撑的梁或者是在一端支撑的悬臂或扭转梁。振动部可以为在外围固定的薄膜(振动膜)。振动部足以能够被参变激励。振动部和激励装置不限于具有压电层的梁，并且梁可以由电容耦合振动。例如，固定电极以距离用作可活动电极的振动部预定距离设置。信号施加在振动部和固定电极之间，以通过静电力(库伦力)激励和参变激励振动部。振动部的振动改变振动部和固定电极之间的间隔(距离)。这种改变可以作为电容变化被检测到。[第二实施方式]将参照图9说明作为本发明的第二实施方式的其中电容耦合用于激励装置的情况。第二实施方式中的逻辑元件包括在两端由支持部905和906支撑并具有共振频率f,es的梁907。振动检测电极(第三电极)910设置在支持部906上，用于检测梁907的振动。公共电极909设置在支持部905上。无须赘述，梁907与衬底(未示出)间隔开。激励部911沿与梁907延伸的方向垂直的方向在一侧设置在梁907附近。参变激励部912沿与梁907延伸的方向垂直的方向在另一侧设置在梁907附近。激励部911和参变激励部912分别包括初始激励电极913和激励电极914。在该示例中，激励部911和参变激励部912设置为沿与梁907延伸的方向垂直的方向彼此面对。类似于图3，该电路包括产生具有频率f,es的输入交流信号的输入交流信号源301、反相开关302、耦合电阻器304、激励开关305、产生具有频率2f,es的激励交流信号的激励交流信号源306、以及输出端307。此外，该电路可以经由电阻器308向梁907施加直流电源。梁907的电阻值的变化可以由公共电极909和振动检测电极910检测到，并从输出端307输出。在该电路中，激励开关305打开，以从激励交流信号源306向激励电极914施加具有频率2f,es的激励交流信号。参变激励部912向梁907施加静电力，使梁907周期性地变形。因此，梁907可以以频率f,es被参变激励。如上所述，在通过打开激励开关305开始参变激励之前，基于从输入交流信号源301输入至初始激励电极913的交流信号的相位，可以选择相位差η的两种振动状态中的任意一种。由公共电极909和振动检测电极910检测激励状态作为梁907的电阻值的变化，并从输出端307输出。具有这种结构的逻辑元件例如可以如下制造。首先，氧化硅层形成在高阻单晶硅衬底上。通过重掺杂杂质，低阻硅层形成在氧化硅层上，由此形成绝缘层(氧化硅层)/导电层的多层结构。这种多层结构由公知的光刻技术和刻蚀技术处理，形成支持部905和906、梁907、激励部911以及参变激励部912。例如，在多层结构被图案化成这些部分的形状之后，底部绝缘层被选择性地刻蚀掉预定的量。因此，该绝缘层从梁907的形成为比剩余部分窄的部分去除，使梁907与衬底(未示出)间隔开。在以这种方式制造的逻辑元件中，支持部905和906、激励部911和参变激励部912提供了多层结构，其中导电层形成在该绝缘层上。梁907具有仅由该导电层形成的单层结构。各个电极满足由与支持部905和906的导电层、激励部911以及参变激励部912欧姆接触的Al电极形成的需要。在该示例中，梁907不需要由压电材料形成。在参照图9说明的逻辑元件中，梁907(振动部)由半导体制成，且使用该半导体的形变势，可以检测振动部的振动状态。当该半导体在变形时改变带隙能量时，通过检测这种变化，可以检测振动状态。如上所述，这种状态可以作为电阻值的变化被检测出。这种结构可以采用元素半导体，如硅或锗。通过检测流过彼此靠近设置的振动部和电极的路径的隧道电流，可以检测振动部的振动。使用振动部的压电电阻，也可以检测这种振动。第二实施方式中的逻辑元件也可以构造移位寄存器或逻辑电路。更具体地，类似于上述第一实施方式中的逻辑元件，每组包括梁907、激励部911和参变激励部912的多个组以预定间隔排列。而且，诸如转移电极或耦合梁之类的振动耦合装置用来耦合相邻梁907的振动。如上所述，根据本发明，通过使用利用弹性构件的机械振动的共振器代替参变元件中的LC共振器，解决了在使用目前普通的晶体管作为基本元件和常规参变元件的装置中出现的问题。换句话说，本发明通过参变激励由微处理制造的机械共振器来处理比特信息，而不是通过使用由电感和电容器组成的电动共振器来处理比特信息。众所周知的是，与电子共振器相比，机械共振器使能量损耗最小化。根据本发明，可以以非常小的功耗进行存储和运算操作。此外，机械共振器没有存在于电动共振器中的电容耦合，因此即使促进了尺寸减小，元件之间的串扰也非常小。用于形成机械共振器的弹性结构(振动部)可以通过已经基于所谓的半导体工艺发展的微处理技术进行制造。这种弹性结构可以被小型化，以等同于使用半导体晶体管作为基本元件的逻辑元件。作为用于制造构造共振器的振动部的材料，本发明可以采用具有不同成分的半导体多层结构、半导体和绝缘体的多层结构，特别是由异质外延生长制造的半导体薄膜多层结构、或者半导体和掩埋氧化物膜(掩埋绝缘层)的多层结构。振动部还可以由碳纳米管、纳米线等形成。为了通过使本发明中的振动部小型化而增加集成度，重要的是应用微处理技术。除了选择性去除目标薄膜的技术(如选择性刻蚀)，使用近来在MEMS(微机电系统)或NEMS(纳米机电系统)和使用分子束外延等制造的并具有不同成分的半导体多层结构中使用的SOI(硅上绝缘体)衬底，可以容易地形成具有与诸如衬底之类的邻居结构间隔开并可以振动的部分的振动部。因此，可以制造具有高重现性和可靠性的小型机械参变元件。例如，可以使用例如SOI衬底制造参照图9描述的逻辑元件(机械参变元件)。使用SOI衬底，通过从SOI层上选择性地去除掩埋绝缘层，可以在SOI层下面形成间隔。通过处理SOI层，可以容易地形成振动部。当具有不同成分的半导体层叠在SOI层上时，可以容易地由具有不同成分的半导体多层结构形成振动部。工业应用性本发明优选用于形成存储装置或运算装置的元件。权利要求一种逻辑元件，至少包括机械振动的振动部；激励装置，用于以相位差π的第一振动状态和第二振动状态中的任意一种使所述振动部参变振动；输入部，接收输入到所述激励装置中的用于参变振动的信号；和输出部，输出与参变振动的所述振动部的所述第一振动状态和第二振动状态中的任意一种相对应的信号，其中使用所述第一振动状态或第二振动状态表示“0”或“1”的二进制信息。2.根据权利要求1所述的逻辑元件，其中所述振动部包括具有由压电材料形成的压电层的梁，所述激励装置是所述压电层，所述输入部是接收用于使所述梁参变振动的交流电压的输入电极，并且所述输出部是用于输出基于所述压电材料的压电效应的信号的输出电极。3.根据权利要求2所述的逻辑元件，其中所述输入电极包括第一电极，选择性接收具有所述梁的共振频率且相位差n的第一交流电压和第二交流电压，和第二电极，接收具有为所述梁的所述共振频率两倍的频率的第三交流电压，以参变激励所述梁。4.根据权利要求3所述的逻辑元件，还包括以预定间隔排成阵列的多个梁；为各个梁设置的第二电极；第一电极，设置用于所述梁的阵列一端的梁；输出电极，设置用于所述梁的阵列的另一端的梁；和振动耦合装置，用于耦合相邻的梁的振动。5.根据权利要求4所述的逻辑元件，其中所述振动耦合装置是设置在相邻梁之间的转移电极。6.根据权利要求4所述的逻辑元件，其中所述振动耦合装置是部分连接相邻梁的耦合M7.根据权利要求2所述的逻辑元件，其中所述梁包括由第一半导体形成的导电层，和压电层，所述压电层层叠在所述导电层上，并由导电性比所述第一半导体低的第二半导体和绝缘体中的任一种形成。8.根据权利要求7所述的逻辑元件，其中所述梁包括由第一化合物半导体形成的导电层，和压电层，所述压电层层叠在所述导电层上，并由带隙比所述第一化合物半导体大的第二化合物半导体形成。9.根据权利要求7所述的逻辑元件，其中所述第二半导体通过异质外延生长制备。10.根据权利要求1所述的逻辑元件，其中所述激励装置包括第一激励装置，用于通过向所述振动部施加静电力，激励所述振动部以相位差n的所述第一振动状态和第二振动状态中的任意一种振动，和第二激励装置，用于参变激励所述振动部以所述第一振动状态和第二振动状态中的任意一种振动，和所述输出部包括输出电极，所述输出电极连接至所述振动部的一端并输出与所述振动部的振动相对应的信号。11.根据权利要求10所述的逻辑元件，其中所述输入部包括第一电极，选择性接收具有所述振动部的共振频率且相位差η的第一交流电压和第二交流电压，和第二电极，接收具有为所述振动部的所述共振频率两倍的频率的第三交流电压，以参变激励所述振动部。12.根据权利要求11所述的逻辑元件，还包括以预定间隔排成阵列的多个振动部；为所述各个振动部设置的第二电极；第一电极，设置用于所述振动部的阵列一端处的振动部；输出电极，设置用于所述振动部的阵列另一端处的振动部；和振动耦合装置，用于耦合相邻振动部的振动。13.根据权利要求12所述的逻辑元件，其中所述振动耦合装置是设置在相邻梁之间的转移电极。14.根据权利要求12所述的逻辑元件，其中所述振动耦合装置是部分连接相邻梁的耦合梁。15.根据权利要求10所述的逻辑元件，其中所述振动部由形成在掩埋绝缘层上的半导体层形成。全文摘要在一种逻辑元件(100)中，形成支持部(105，106)和在两端由它们支撑的梁(107)。梁(107)具有与衬底(101)的上侧表面隔开的背侧表面，在梁(107)和衬底(101)的相对表面之间建立间隔。激励电极(108)形成在一个支持部(105)上，而振动检测电极(110)形成在另一个支持部(106)上。文档编号H03K19/162GK101803191SQ200880107598公开日2010年8月11日申请日期2008年9月19日优先权日2007年9月27日发明者伊姆兰·马赫布卜,冈本创,山口浩司申请人:日本电信电话株式会社