用于高速低电压共模驱动器的复制偏置电路的制作方法

专利名称：用于高速低电压共模驱动器的复制偏置电路的制作方法
技术领域：
本公开一般地涉及驱动器，而更具体地但非排他地涉及低电压差分发信器件。
背景技术：
相对较长的信号路径是数字传输中的主要瓶颈。例如，印刷电路板常常包含负责 对相对较长的布线路径进行电压电平偏移及静电放电保护的电路。此外，该电路常常需要 相对较大量的电流来驱动由相对较长的布线呈现的大的电阻及电容负载。因此，该电路常 常使用大焊盘(pad)区域(及大的被动组件)，且还使用所使用的总电力的大部分。这些大 的区域及组件常常用于辅助该电路的耗电量。


参考以下附图来说明本公开的非限制性且非详尽具体实施例，其中各图式中相似 的标号指相似的部件，除非以别的方式指定。图1是示例MIPI PHY输出线电平的图解。图2是示例MIPI发射器的图解。图3是传统LVDS驱动器的图解。图4示出示例MIPI指定的共模电平稳定时间相对于传统共模反馈回路的比较。图5示出具有可调整的Vdd (电源供应)的示例高速基于NMOS的差分高速LCM驱 动器。图6是传统的调节器偏置电路的图解。图7是示出具有固定Vdd(电源供应)的示例低功率低共模驱动器的示意图。图8是示出示例电流模式逻辑(CML)驱动器的示意图。图9是示出具有CML驱动器与复制偏置电路的示例差分发射器的示意图。图10是示出具有CML驱动器与已移除非作用(inactive)晶体管的复制电路的示 例差分发射器的示意图。图11是示出具有CML驱动器与已将下拉晶体管替换为下拉电阻器的复制电路的 示例差分发射器的示意图。图12是示出具有CML驱动器与已将下拉晶体管替换为电阻器且已移除非作用晶 体管的复制电路的示例差分发射器的示意图。图13是示出具有耦合至复制及主动(active)驱动器二者的PMOS晶体管的漏极 的示例差分发射器的示意图。图14是示出具有直接用于虚拟(dummy)及最终驱动器的主动LCM驱动器的逻辑 高位的示例差分发射器的示意图。图15是示出具有逻辑反相器的示例差分发射器，该逻辑反射器具有用于该虚拟 及最终驱动器的电阻器。
具体实施例方式本文说明用于高速低电压共模驱动器的复制偏置电路的具体实施例。为了充分了 解本发明，在下面的说明中提出许多特定细节。然而，相关领域中的技术人员应明白，可不 使用其中一或多个特定细节，或采用其他方法、组件、材料等，来实施本文所说明的技术。在 其他实例中，并不详细显示或说明广为人知的结构、材料或操作，以免混淆特定方面。整份说明书中所提及的"一项具体实施例"或"一具体实施例"表示结合该具 体实施例所说明的特定特征、结构或特性被包括于本发明的至少一项具体实施例中。因此， 本说明书各处出现的"在一项具体实施例中"或"一具体实施例中"辞令不一定全部表 示同一具体实施例。此外，特定的特征、结构或特性可以任何合适的方式组合于一项或多项 具体实施例中。一般地，各种高速差分串联链路标准已经被设计用于适应增加的片外数据速率通 信。高速 USB、火线(IEEE-1394)、串行 ATA 及 SCSI 是在 PC (personal computer ；个人计算 机)工业中用于串行数据传输的标准中的若干个标准。已在传输侧串行数据通信中实施低 电压差分发信(LVDS)。此外，供应商(例如蜂窝电话公司)已建议〃 subLVDS(sub-low voltagedifferential signal ；超低电压差分信号)‘‘标准，其是该LVDS标准的较小电压 摆动变体。已建议将SubLVDS用于针对在(例如)图像传感器与内建系统之间的串行通信 的精简相机端口 2(CCP2)规格。CCP2是标准移动成像架构(SMIA)标准的一部分。典型的LVDS (lowvoltage differential signal ；低电压差分信号)/subLVDS标准具有介于供应电压VDD与VSS之间 的输出共模电平(Vcm)。例如，用于CCP2的发射器(Tx) —般在中心电压Vcm处于0. 9V时 具有150mV的输出信号摆动(Vod)。除高速图像数据外，常常在主机与用户端之间发射低速芯片控制信号。已使用共 模电平针对高速(“HS")向低功率(“LP")状态的变化开发了若干新协议。各种蜂窝 电话公司的联合努力已定义了新的实体层(PHY)标准。该PHY标准定义移动工业处理器接 口(MIPI)，其将高速图像数据传输与低速控制信号组合于单一通信信号路径(“信道〃) 中。图1是示出MIPI PHY输出线电平的图解。可通过以特定的线电平驱动该信道，来 编程发射器功能(例如"信道状态")。例如，该高速传输(HS-TX)以差分方式通过低共模 电压电平(Vcm 0. 2V)及小振幅(Vod 0. 2V)来驱动该信道。在该HS-TX状态中，HS-TX的 逻辑高电平(Voh 0. 3V)相对甚低于VDD。在低速度传输(LP-TX)期间，该输出信号一般在OV与1. 2V之间双态触变。在从 该HS-TX向该LP-TX状态转换期间，通过将该Vcm从0. 2V的低电平升高至1. 2V的高电平 来将LP逻辑高位同时呈现于两个输出焊盘(Dp与Dn)上。在用户端侧上的接收器(耦合 至该发射器的输出)响应于所判定的LP逻辑高位呈现而将其接收状态从HS调整为LP。图2是示例MIPI发射器的图解。MIPI发射器200包括串行器201、HS_TX发射器 202及LP-TX发射器203。串行器201 (亦称为多工器，或"MUX")将并行数据转换成具有 更高传输速率的单一数据通道。如图所示，HS与LP传输可共用相同的实体信道以减少封 装引脚的数目及封装的成本。
5
图3是传统LVDS驱动器的图解。该传统LVDS/subLVDS驱动器300被设计为具有 电流源302的差分电流开关对301。来自差分电流开关对301的尾电流经调整用以控制输 出电压摆动Vod。通过分接(tap)反向终端电阻器303的中点来感测共模电平Vcm。通过 实时使用共模反馈滤波器304来追踪并调整Vcm。在高速(例如每秒十亿比特)传输中，若该传输线相对较长，则一般使用特定程度 的阻抗匹配(在发射器输出、接收器输入与传输信道的特性阻抗之间)。为辅助阻抗匹配， 该传统LVDS驱动器300亦在输出焊盘(Dp与Dn)之间包括芯片上100至200欧姆反向终 端电阻器303，从而提高在一般所关注的频率时低于-IOdB的差分反射系数。反向终端电阻 器一般消耗额外50%至100%的最终输出驱动器电流的功率损耗。但是，在模式变化(在MIPI协议中从LP至HS)期间的高速稳定时间要求常常可 能通过使用传统模拟共模反馈回路来抑制实时Vcm追踪。这些传统模拟共模反馈回路一般 提供过长以致无法提供足够快的反馈信号的响应时间。图4示出示例MIPI指定的共模电平稳定时间相对于传统共模反馈回路的比较。迹 线401示出从LP模式至HS模式的MIPI指定的转换时间，而迹线402示出该共模反馈回路 的响应时间。可看出，该传统模拟共模反馈回路的较长响应时间一般会防止在从LP至HS 模式的模式变化期间的即时Vcm追踪。基于PMOS电流源的LVDS驱动器因若干限制使用反向终端电阻器303来达到差分 S22规格(其是针对两个端口的网路连接的输出反射系数)。由于用于指示模式HS的Vcm 较低(0. 2V)，因此该LVDS驱动器300原本不可能具有至VSS的电流源。此外，至VDD的 PMOS电流源会呈现至VDD的高阻抗路径，此会增加响应时间。反向终端电阻器(例如电阻 器303)的使用仍呈现针对共模电平的至VDD及GND的高阻抗路径。在有损的环境中，其展 示在较高速传输处的较高的Vcm涟波。图5示出示例高速基于NMOS的差分高速LCM驱动器。驱动器500包括被配置于" 无尾电流"配置中的预驱动器501与(NMOS)晶体管510、511、512及513。若无反向终端电 阻器，则驱动器500可提高电路的功率效率。可由开关NMOS晶体管的输出阻抗来直接决定 反向终端电阻(Rout)。可通过精细的晶体管尺寸调节及偏置来达到50欧姆单端或100欧 姆差分反向终端的反向终端阻抗。因此，可使用晶体管尺寸调节及偏置条件而非尾电流来 决定Vod及Vcm。用于制造驱动器500的工艺的变化可能导致产品中针对各个工艺拐点(process comer)具有VocUVcm及Rout的相对较大变化。例如，预驱动器501的逻辑高电平Vr与最 终输出驱动器电源供应Vs (参见下面的VS调节器603)两者皆会引起这些变化。图6是传统的调节器偏置电路的图解。驱动器600包括电流参考601、Vr调节器 602、Vs调节器603、预驱动器604及发射器605。可对Vr调节器602与VS调节器603作 独立调整以控制该驱动器600的Vod、Vcm及Rout。Vs —般被设定为接近发射器605的上 拉晶体管612与613的输出高电平，而发射器605的下拉晶体管610与611的输出低电平 一般约为VSS。晶体管610、611、612及613因Vds相对较小(约为0. IV至0. 25V)而主动晶体管 的Vgs相对较高(约为1. 0V)，而被偏置于线性偏置区域中。例如，可将晶体管610及612 作为一对来启动，而停用晶体管611及613。同样的，可将晶体管611及613作为一对来启
6动，而使晶体管610及612保持停用。但是，使用Vr与Vs调节器的传统偏置方案一般需要相对较大的电容器(其通常 提供于电路基板的外部)。用于充分驱动这些调节器的足够高的电源供应所需的实体空间 亦相对较大。外部精密电阻器(其增加空间及封装要求)一般是用作电阻参考来提高电路 组件的匹配精确度。由于从该LP模式至HS模式的相对较快的切换规格，用于最终电路及预驱动器的 复制偏置电路一般是保持为导通。该复制偏置电路即使在LP状态中也一般保持为导通以 使该电路能快速响应。因此，在配置功率预算时，复制电路的耗电量常常是主要考量因素。VocUVcm及Rout信号的变化常常是由复制与真实驱动器之间的组件失配引起。失 配分析及多个回路调节器的蒙特卡罗(Monte-Carlo)模拟的结果显示与下面参考附图所 揭示的复制偏置电路相比，在传统电路中可能较大的失配。下面的图式示出示例LCM输出 驱动器、示例预驱动器电路、示例复制偏置电路及其示例组合。图7是示出示例低功率低共模驱动器的示意图。LCM驱动器700与NMOS晶体管 710、711、712及713被配置于〃无尾电流〃配置中。晶体管712与713的漏极(节点Vs) 被如图7所示直接耦合至核心电源供应VDD。节点"irm"的预驱动器的逻辑低电平(例 如，在特定逻辑状态中)被设计成足够低以切断晶体管710及713。以此方式，上拉晶体管 712的Vds足够高以在饱和区域而非在线性区域中偏置晶体管712。因此，晶体管712用作 标准的源极跟随器，其具有通过预驱动器(其是在下面参考图8来说明)的逻辑高电平Vr 来控制的输出电平。晶体管711 (在用作下拉电阻器时)被依据等式(1)而偏置于该线性区域中。Routl = d (Vds)/d (Ids) = 2/[μ nCox ffl/Ll (Vr-Vth) ] (1)其中d(Vds)是在节点"Dn"处的漏极至源极电压，d(Ids)是在节点"Dn"处的 漏极至源极电流，ynCox是晶体管711的栅极的电子迁移率及电容，Vr是逻辑高电平，Vth 是阈值电压，而W1/L1是晶体管711的栅极的宽度与长度比率。晶体管712 (在用作上拉电阻器时)被依据等式(2)而偏置于饱和区域中。Rout2 = d(Vds2)/d(Ids) = d (_Voh)/d (Ids)= 1/ [ μ nCox W2/L2(Vr-Vth-Voh)](2)其中d()是()的导数，μ nCox是晶体管712的栅极的电子迁移率及电容，Vr是逻辑高电平，Vth是阈值 电压，Voh是额外负担电压(Vr-Vth)，而W2/L2是晶体管712的栅极的宽度与长度比率。可 忽略晶体管712的整体效应，因为晶体管源极电压处于或接近接地。可将等式⑴与⑵相关，如等式⑶所示ffl/Ll(Vr. Vth){Voh_[l/2μ nCox W2/L2(Vr-. Vth-Voh)2]Rext} = W2/L2(Vr. Vth. Voh)2 (3)等式3证实针对这些下拉与上拉晶体管两者的输出电阻(Rout)是由电子迁移率、 W/L比率及Vr-Vth (或Voh)决定的。当复制电路反馈回路被设计用以调节Vr以产生固定Voh时，输出(Vr-Vth)的逻 辑高电平(其改变为约0. 3V) 一般不会针对工艺拐点发生实质上的变化。一般不会产生针 对工艺拐点的Rout的实质上变化，因为μ η(如在等式3中)针对工艺拐点(而非针对温度)接近常数。因此，揭示复制回路，其用于调整Vr以使得Vr-Vth针对工艺拐点而恒定。Voh与Vcm是用于达到针对欲在其中正确区分HS与LP状态的接收器的输出设计 边限的重要参数。可将固定Voh (受反馈信号控制)定义为保持接近Vcm+l/2Vod的电压。 该固定Voh将Vcm及Vod变化局限于针对工艺及温度拐点的最小值。图8是示出示例电流模式逻辑(CML)驱动器的示意图。驱动器800是示例可选择 负载电阻电路，其包括晶体管810、811、812、813(皆为NM0S)，晶体管820、821、822、823、 824,825,826 (皆为 PM0S)，电阻器 830、831、832、833、834、835 及电流源 840。驱动器800可用作在LCM驱动器中的预驱动器。驱动器800使用电流模式逻辑 (CML)而非轨道至轨道(rail-to-rail)的CMOS架构。可通过电流源(晶体管812)的尾电 流及负载电阻来设定该驱动器800的输出电压摆动以确保达到逻辑低与高电平从而在该 驱动器700中切断(在示例中)晶体管713及710而接通晶体管711及712。晶体管826 可以用作可调整的电阻器以控制从VDD起的电压降。因此，可通过PRF来调整该逻辑高电 平Vr，如下面参考图9所述。数字开关信号(Sel<2:0>)可用于选择针对驱动器800的负载电阻。通过可选择 电阻器的矩阵来控制驱动器800的尾电流。可通过该数字开关信号的设定值来选择例示性 电路中的有效电阻。因此，可通过可编程控制逻辑来设定驱动器800的输出摆动振幅、电流 消耗及转换速率。用于该电路的可切换的偏置允许将该输出信号的转换速率调整用于服务 不同的数据速率应用。因此，该数字开关信号可用于依据所需操作模式对输出信号强度进 行编程。图9是示出具有CML驱动器与复制偏置电路的示例差分发射器的示意图。发射器 900包括预驱动器910、LCM驱动器920、复制电路930及放大器940。预驱动器910可以是 如图8所示的驱动器。LCM驱动器920可以是如图7所示的驱动器。可将发射器900的输 出耦合至(例如)外部接收器950。该预驱动器910转换输入信号的电压电平以产生经偏 移的输出信号。该预驱动器910响应于可选择负载电阻电路(912)与电压调节反馈信号 (PRF)而偏移电压。该驱动器920接收该经偏移的信号并响应于所接收的经偏移的信号而 产生驱动器输出信号(Dp及Dn)。该复制电路930包括来自这些预驱动器及驱动器电路的 经缩放组件(下面说明)。这些经缩放组件用于产生电压调节反馈信号。所产生的电压调 节反馈信号表示该驱动器输出信号的输出电压。复制电路930 —般包括预驱动器910及LCM驱动器920的比例复制(scale r印lica)。该比例复制经尺寸调节用以产生约为(例如)操作电路预驱动器910与LCM驱 动器920所消耗电流的十分之一的电流。例如，在该复制中的晶体管的宽度可以是在该预 驱动器910及LCM驱动器920中的对应物的十分之一，而这些复制电阻器可以是在该预驱 动器910及LCM驱动器920中的对应电阻器的十倍大。而且，例如，当外部接收器的终端电 阻器951是100欧姆时，在复制电路930中的对应物电阻器931可以被选择为1000欧姆。由于这些节点的电压电平是通过IR降(例如通过横跨电阻器或晶体管的有效电 阻)来设定的，因此使用相同的比例因数按比例缩小电流与按比例增加电阻有助于确保在 这些操作电路与这些复制对应物之间的电压电平相同。此外，可使得电压失配最小化，因 为该复制可以通过使用类似结构来设计并通过相同的处理步骤来制造。因此，在运算与复 制电路之间的操作电压电平可以被设计为实质上相同。当复制电路930的功率输入被耦
8合至VDD及GND而该复制电路930的输出V(Dpx)被设定为逻辑高的电平时，该复制电路的 V(Dpx) 一般等于该操作电路的Voh。在该示例中的放大器940是将V(Dpx)与0. 3V (Vref)的参考电压相比较，以针对 运算与复制电路两者的预驱动器提供反馈信号PRF的高增益运算放大器(op-amp)。信号 PRF用于设定预驱动器910的Vr，其相应地将输出Voh及V(Dpx)强制设为标称0. 3V。因此，揭示了使用反馈回路来将Voh强制为接近0.3V的示例复制偏置电路。因为 Vcm及Vol的量值比Voh更小，所以追踪Vcm (0. 2V)或逻辑低输出电平Vol (0. IV)的传统方 法一般蒙受更多失配错误。此外，在将用于传统方法中的较小电压电平相比较时一般会因 运算放大器而产生更多错误。该单一反馈回路发射器设计既使得设计复杂性最小化，且简化芯片布局。基于CML 的预驱动器具有从VDD至VSS的恒定电流。因此，电源供应及接地弹跳一般小于在使用 CMOS(轨道至轨道)预驱动器时遇到的弹跳。可使用低如1.0V的单一电源供应，但可直接 使用来自核心逻辑的1. 5V的供电。HS的稳定时间可比典型的基于共模反馈的设计快两个 数量级(order of magnitude)。无需使用反向终端电阻器便可达到较高的功率效率。该复 制偏置电路可使Vcm、Vod及针对典型工艺、电源供应及温度拐点的输出阻抗保持在相对较 窄的性能范围。图10是示出具有CML驱动器与已移除非作用晶体管的复制电路的示例差分发射 器的示意图。发射器1000包括预驱动器1010、LCM驱动器1020、复制电路1030及放大器 1040。可将发射器1000的输出耦合至(例如)外部接收器1050。外部接收器1050包括终 端电阻器1051。电阻器1031—般是电阻器1051的比例复制。在通过该复制LCM驱动器 1020的晶体管的电流预期是接近零的情况下(例如在使用3. 3V NMOS工艺来提高ESD鲁棒 性时)，替代性复制电路1030不包括这些晶体管。图11是示出具有CML驱动器与已将下拉晶体管替换为下拉电阻器的复制电路的 示例差分发射器的示意图。发射器1100包括预驱动器1110、LCM驱动器1120、复制电路 1130及放大器1140。可将发射器1100的输出耦合至(例如)外部接收器1150。外部接收 器1150包括终端电阻器1151。电阻器1131可以是电阻器1151的比例复制。该替代性复 制电路1130以与电阻器1131串联放置的下拉电阻器1132来替换下拉NMOS晶体管。图12是示出具有CML驱动器与已将下拉晶体管替换为电阻器且已移除非作用晶 体管的复制电路的示例差分发射器的示意图。发射器1200包括预驱动器1210、LCM驱动 器1220、复制电路1230及放大器1240。可将发射器1200的输出耦合至(例如)外部接收 器1250。外部接收器1250包括终端电阻器1251。电阻器1231可以是电阻器1251的比例 复制。替代性复制电路1230以该电阻器1232替换下拉NMOS晶体管。该替代性复制电路 1230 一般不包括该复制LCM驱动器1220的非作用晶体管。图13示出将PM0S(用作可调整的电阻器)的漏极一起联接在该复制与主动驱动 器两者上的示例差分发射器的示意图。此设计减小该主动与该复制驱动器之间的Vr失配。 发射器1300包括预驱动器1310、LCM驱动器1320、复制电路1330及放大器1340。可将发射 器1300的输出耦合至(例如)外部接收器1350。外部接收器1350包括终端电阻器1351。 电阻器1331可以是电阻器1351的比例复制。该替代性复制电路1330将晶体管1316的漏 极耦合至其在复制电路1330中的对应物(晶体管1326)，从而减小在预驱动器1310与复制电路1330之间的逻辑高电平失配。此配置可在预驱动器电路1310始终通电时使用。图14是示出具有直接用于虚拟及最终驱动器的主动LCM驱动器的逻辑高位的示 例差分发射器的示意图。发射器1400包括预驱动器1410、LCM驱动器1420、复制电路1430 及放大器1440。可将发射器1400的输出耦合至(例如)外部接收器1450。外部接收器 1450包括终端电阻器1451。电阻器1431可以是电阻器1451的比例复制。该替代性复制 电路1430将晶体管1416的漏极耦合至复制电路1430的驱动器部分的输入，从而减小在预 驱动器1410与复制电路1430之间的逻辑高电平失配。此配置可以是在预驱动器电路1410 始终通电时使用，且通过将这些非作用晶体管删除而以图13的示例发射器为基础。图15是示出具有直接用于虚拟及最终驱动器的主动LCM驱动器的逻辑高位且移 除非作用晶体管的示例差分发射器的示意图。发射器1500包括预驱动器1510、LCM驱动器 1520、复制电路1530及放大器1540。可将发射器1500的输出耦合至(例如)外部接收器 1550。外部接收器1550包括终端电阻器1551。电阻器1531可以是电阻器1551的比例复 制。该替代性复制电路1530将晶体管1516的漏极耦合至用于复制电路1530的驱动器部 分的输出晶体管的栅极，从而减小在预驱动器1510与复制电路1530之间的逻辑高电平失 配。此配置可以是在预驱动器电路1510始终通电时使用，且以图14的示例发射器为基础。上面本发明的所示出具体实施例的说明，包括发明摘要所述内容，并不期望包揽 无遗或将本发明限于所揭示的精密形式。尽管本文基于说明目的而说明本发明的特定具体 实施例及示例，但相关技术领域中的技术人员会明白可在本发明的范畴内作各种变化。可根据上述详细描述对本发明作此等变更。随附权利要求中所使用的术语不应解 释为将本发明限制于本说明书所揭示的特定具体实施例。实际上，本发明的范畴将完全由 以下权利要求来决定，这些权利要求应依据已确定的权利要求解释规则而加以解释。
10
权利要求
一种发射器，包括预驱动器，被耦合用以偏移输入信号的电压电平以产生经偏移的输出信号，其中所述预驱动器响应于可选择负载电阻电路和电压调节反馈信号而偏移所述输入信号的电压电平；驱动器，用于接收所述经偏移的信号，并响应于所接收的经偏移的信号而产生驱动器输出信号；以及复制电路，被耦合到所述预驱动器和所述驱动器，所述复制电路包括来自所述驱动器电路的经缩放组件，其中所述经缩放组件用于产生所述电压调节反馈信号，其中所述电压调节反馈信号表示所述驱动器输出信号的输出电压。
2.根据权利要求1所述的装置，其中所述复制电路包括相对于在所述预驱动器和所述 驱动器中的对应组件具有缩放因数10的组件。
3.根据权利要求1所述的装置，其中所述可选择负载电阻电路包括并联的电位电流路 径，其中每一电位电流路径包括串联耦合的P型晶体管和电阻器。
4.根据权利要求1所述的装置，其中所述输入信号和所述驱动器输出信号是差分信号。
5.根据权利要求4所述的装置，其中所述预驱动器使用电流模式逻辑。
6.根据权利要求1所述的装置，其中所述复制电路包括经缩放的预驱动器，该经缩放 的预驱动器响应于经缩放的可选择负载电阻电路和所述电压调节反馈信号而偏移所述电压。
7.根据权利要求1所述的装置，其中所述复制电路包括具有一电阻的经缩放的电阻 器，该电阻器被缩放为用于接收所述驱动器输出信号的接收器的负载电阻器。
8.根据权利要求7所述的装置，其中所述经缩放的电阻器耦合在所述复制电路的下拉 电阻器和经缩放的上拉驱动器晶体管之间。
9.根据权利要求1所述的装置，其中所述预驱动器的P型晶体管的漏极耦合到所述复 制电路的经缩放的P型晶体管的漏极。
10.根据权利要求1所述的装置，其中所述预驱动器的ρ型晶体管的漏极耦合到所述复 制电路的多个经缩放的η型晶体管的栅极。
11.一种方法，包括 接收差分输入信号；响应于电压调节反馈信号而偏移所接收的差分输入信号的电压电平，以产生经偏移的 差分输出信号；响应于所述经偏移的信号产生驱动器输出信号；使用复制电路产生复制操作电压，其中所述复制电路包括用于产生所述驱动器输出信 号的电路的经缩放的组件；以及将所述复制操作电压与参考电压相比较以产生所述电压调节反馈信号。
12.根据权利要求11所述的方法，其中进一步响应于可选择负载电阻电路而偏移所述 差分输入信号。
13.根据权利要求11所述的方法，其中所述驱动器输出信号的强度对应于高速模式或 者低功率对高速传输。
14.一种发射器，包括预驱动器，被耦合用以偏移输入信号的电压电平以产生经偏移的输出信号，其中所述 预驱动器响应于电压调节反馈信号而偏移所述输入信号的电压电平；驱动器，用于接收所述经偏移的信号，并响应于所接收的经偏移的信号而产生驱动器 输出信号；以及复制电路，被耦合到所述预驱动器和所述驱动器，所述复制电路包括来自所述预驱动 器电路和所述驱动器电路的经缩放组件，其中所述经缩放组件和电压参考被用于产生所述 电压调节反馈信号，其中所述复制电压调节反馈信号表示所述驱动器输出信号的输出电 压。
15.根据权利要求14所述的装置，其中所述预驱动器进一步响应于可选择负载电阻电 路而偏移所述电压。
16.根据权利要求15所述的装置，其中所述可选择负载电阻电路包括并联的电位电流 路径，其中每一电位电流路径包括串联耦合的P型晶体管和电阻器。
17.根据权利要求14所述的装置，其中所述复制电路包括具有一电阻的经缩放的电阻 器，该电阻器被缩放为用于接收所述驱动器输出信号的接收器的负载电阻器。
18.根据权利要求14所述的装置，其中基板包括CMOS晶体管。
19.根据权利要求14所述的装置，其中所述预驱动器的ρ型晶体管的漏极耦合到所述 复制电路的经缩放的P型晶体管的漏极。
20.根据权利要求14所述的装置，其中所述复制电路包括具有一电阻的经缩放的电阻 器，该电阻器被缩放为用于接收所述驱动器输出信号的接收器的负载电阻器。
全文摘要
发射器提供快速稳定时间、转换率控制及功率效率，且同时降低对于大外部电容器的需求。发射器一般包括预驱动器、驱动器和复制电路。预驱动器可偏移输入信号的电压电平以产生偏移信号。预驱动器可响应于可选择负载电阻电路和电压调节反馈信号而偏移电压电平。驱动器接收该偏移信号并响应于所接收的偏移信号而产生驱动器输出信号。复制电路可以是使用来自预驱动器和驱动器电路的缩放组件的预驱动器和驱动器的缩放复制。这些缩放组件可用于产生电压调节反馈信号。所产生的电压调节反馈信号表示例如驱动器输出的输出电压是否高于参考电压。
文档编号H03K19/0185GK101904100SQ200880120991
公开日2010年12月1日 申请日期2008年11月18日 优先权日2007年12月17日
发明者查尔斯·坤格·吴, 高润鹤 申请人:美商豪威科技股份有限公司