利用cordic对线性调频信号进行脉冲压缩处理的方法和装置的制作方法

专利名称：利用cordic对线性调频信号进行脉冲压缩处理的方法和装置的制作方法
技术领域：
本专利涉及一种线性调频信号的数字脉冲压縮处理技术。
背景技术：
脉冲压縮作为匹配滤波的一种应用，其优点是可以通过发射持续时间较长而峰值功 率较低的信号，在接收端进行脉冲压縮，可以实现持续时间很短而且峰值很高的输出， 因此，可以使用较低的发射功率而实现远距离高分辨率的要求。随着数字技术的发展， 数字脉冲处理较于模拟脉冲压压缩处理的优势十分明显，数字脉冲压縮已经成为接收机 设计的首选。
通常使用的数字脉冲压縮技术涉及的内容包括复数乘法、参考波形的存储、FFT (Fast Fourier Transform,快速傅立口十变换)单元禾口IFFT (Inverse Fast Fourier Transform,逆快速傅立叶变换)。
在硬件实现上，具体的有时域巻积法、频域相乘法(Yingxi, Z., etal. 'Design of the High-powered Digital Pulse Compression Real-time Processing System Based on ADSP-TS203. ' Radar, 2006. CIE ' 06. International Conference on.)以及时 域相乘法(陈泽宗等，大时间带宽积线性调频信号的数字脉冲压縮方法，专利号 200610166579.4)。
时域巻积法是通过回波信号与匹配滤波器的系数在时域进行巻积运算，巻积运算的 输出即为脉冲压縮的结果，匹配滤波器的系数作为参考波形存储于接收机存储器中。
频域相乘法的基本原理在于时域巻积等效于频域相乘，因此其具体操作可分为
(1) 将匹配滤波器系数进行FFT变换，其结果作为参考波形存储于接收机的存储
器中，
(2) 将接收信号进行FFT，
(3) 将(2)所得结果与(1)中的参考波形进行相乘操作，
(4) 将(3)的结果进行IFFT ，其结果即为脉冲压缩输出。 时域相乘法的基本步骤是(1) 将各点参考波形数据经傅立叶变换后进行存储，
(2) 采集一帧信号中的各点的回波波形数据依次与参考波形存储器的参波形进 行复数乘法操作，
(3) 将(2)的结果依次送入低通滤波器进行处理，
(4) 将(3)的数据做傅立叶变换，得到输出结果。 上述各方法存在的问题是计算量较大，数据率较高，并且需要复数相乘，不易于多
通道接收机设计。

发明内容
本发明的目的是克服现有技术的计算量较大，数据率较高，并且需要复数相乘，不 易于多通道接收机设计的缺点，提供一种利用CORDIC (Coordinate Rotations Digital Computer,坐标旋转数字式计算器)对线性调频信号进行脉冲压缩处理的方法和装置， 通过将接收信号视为平面向量，合理设置CORDIC输入相位，高效地实现了线性调频信 号的数字脉冲压縮处理。
本发明的利用CORDIC对线性调频信号进行脉冲压縮处理的方法，其待征在于通 过设置CORDIC输入角度的增量随着时间线性递增或递减，接收信号通过CORDIC之后， 实现如下功能
a、 数字下变频功能，频带范围由载频附近搬移至零频附近；
b、 数字正交变换功能，由实信号转换成复信号；
c、 数字去斜坡功能，由线性调频信号转为单频信号。
如上所述的利用CORDIC对线性调频信号进行脉冲压縮处理的方法，其待征在于
CORDIC输入角度的增量随着时间线性递增或递减，通过二进制补码的相位累加器 实现，其具体操作为每隔一个采样点周期，相位累加器的内容增加一个常量，相位累 加器溢出表示完成2;r相位；相位累加器的增量由频率控制字FTW控制；
相位累加器的增量设定为随时间变化的变量，通常的数字下变频和正交化处理过 程转化为<formula>formula see original document page 5</formula>
其中I和Q分别是输入信号的同相I (In-phase,同相)和正交Q (Quadrature,正 交)分量，Aw表示频率增长幅度，由频率增量控制字DFTW (Delta Frequency Tone Word, 频率增量控制字)设定；M表示控制频率变化的速率，由频率增长速率控制字DFRW (Delta Frequency Rate Word,频率增长速率控制字)设定，其具体操作为每隔M个 采样点周期，相位累加器的增量变化一次，变化大小为DFRW;"是采样点序号；coc 是载频，兀 是输入信号，LPU表示低通滤波。
如上所述的利用CORDIC对线性调频信号进行脉冲压縮处理的方法，其待征在于 通过抽取器将离散序列的采样频率降低，在抽取器之后，再对较短序列进行FFT，其结 果作为脉冲压縮输出。
利用CORDIC对线性调频信号进行脉冲压縮处理的装置，其待征在于它包括预滤 波器、数一模转化器、FPGA芯片、USB通信芯片、晶振和计算机PC,预滤波器、数_ 模转化器、FPGA芯片、USB通信芯片和计算机PC依次电连接，晶振分别与数一模转化 器和FPGA芯片电连接，通过Verilog HDL编程在FPGA芯片中定制出依次电连接的相位 累加器、CORDIC运算单元和DECIMAT0R (抽取器)。
本发明的重点在于通过CORDIC (Coordinate Rotations Digital Computer,坐 标旋转数字式计算器)单元，整合传统的数字下变频、正交化和去斜坡功能；较于目前 的数字下变频而言，所需的额外开销是一个累加器。
脉冲压縮的原理归纳如下，为方便起见，用复信号进行并且在基带分析 线性调频信号为
<formula>formula see original document page 5</formula>
根据信号处理知识，匹配滤波器的系统函数为发射信号表达式的时间反折再取共 轭，所以上述信号的匹配滤波器为
<formula>formula see original document page 5</formula>
回波信号可表示为7[—2;r/cr+;r/^—"z]
2 2
其中r表示延时。
匹配滤波器输出为回波信号与匹配滤波器系统函数的巻积,
=jx(义)/f(卜义)j义
上式积分变量/l的取值范围为
当一一十r""时，_— + r<A< —+ "当f〉T时，——+ ";i< —+ r。2 2 2 2 2
将&(0， //(/)代入上式，并进行变形
上述表达式第一行中e^4"—^部分表示接收信号，各部分操作解析如下
(1) 第一行中e—A"2因子用于抵消接收信号中的^"2分量，可以通过接收信号
乘以一个斜率与发射信号斜率相同的线性调频信号实现；
(2) 第三行中后部分JV(2""—M"W;i表示对e力M"进行频谱分析，此表达式与傅
立叶变换公式相同，因此可以通过FFT实现；
(3) 第二行至第三行变换过程是将与积分变量;i无关的量提取到积分符号之处，
可以认为第二行的积分表达式是对接收信号进行(1)所述相位补偿之后的结果进行频谱分析。
另外，将接收信号转换为基带信号可以通过数字下变频实现。上述脉冲压縮处理称为Stretch(伸縮)处理，在历史上曾用模拟器件、模拟器件和
6数字器件结合的方式在实现，广泛应用于高频地波海洋雷达，例如美国的SeaSonde，德国的WEAR以及中国的0SMAR系列，后来，也推广到超高频雷达，主要用于河流和江湖表面的监测。
在本专利中，上述Stretch结构的脉压处理主要通过C0RDIC实现，具体分析如下
设X-Y平面的初始向量为
，此向量逆时针旋转^角度，得到新的向:
、y
，此
两个向量之间的数量关系可用旋转矩阵表示为
CORDIC的基本原理是将上述0分解成一系列预定义的特殊的子角，6> = ^c7,《，且(7, e {-1，1}，子角《的特殊性体现为其正切值tan《=2—'，对上述表达式进行变形
L义
化l一 1"
A4 1 /t
使
^、-^r l
w=0
vx、
上述表达式中，利用了cos(x^cos(—x)和tan(x)--tan(x)的特性，而且f[cosA为
常量，近似等于1.6467，可以通过縮放进行补偿，在理论分析中可以将此项略去。从上述表达式第三行可以看出每一个子角的旋转可以通过移位(等效于乘以2—')，然后
再进行相加或相减(由C7"控制)来实现。
'0
h"乂
在脉冲压縮处理中，将接收信号视为平面向量C0RDIC输出向量可表示为
，设C0RDIC的旋转角度为"，
广
X、^ 一、
'爐
x,力cos〃
乂
7如果设定/ 等于输入载波相位，即/ = 27,"7 =化."，则上述输出向量通过低通滤 波器之后即为输入信号的I (In-phase,同相)和Q(Quadrature,正交)分量，此过程即为 通常的数字下变频和正交化处理，
/二丄尸化力cos(扁c》 2^丄尸化"sin("化》
在硬件实现中，输入相位可以通过二进制补码的相位累加器实现，其具体操作为
每隔一个采样点周期，相位累加器的内容增加一个常量，相位累加器溢出表示完成2;r相 位；相位累加器的增量由频率控制字FTW(Frequency Tone Word,频率控制字)控制。
如果相位累加器的增量设定为随时间变化的变量，上述处理过程转化为
/ =丄尸化力cos(腳c + |_w / M」 g =丄尸{乇力sin(wfc>c + |_w / M」
其中Aw表示频率增长幅度，由频率增量控制字DFTW(Delta Frequency Tone Word,频 率增量控制字)设定；M表示控制频率变化的速率，由频率增长速率控制字DFRW(Ddta Frequency Rate Word,频率增长速率控制字)设定，其具体操作为每隔M个采样点周 期，相位累加器的增量变化一次，变化大小为DFRW。
如此，通过将CORDIC的相位累加器的增量设定为随时间变化的变量，可以将接收 信号中的斜坡移除，此操作相当于前述Stretch处理中的(1)，经过此单元，输入信号 由扫频信号转化为窄带信号，为了减小后续FFT的序列长度，可以通过抽取器将离散序 列的采样频率降低，在抽取器之后，再对较短序列进行FFT，其结果作为脉冲压縮输出。
此处理方法的益处是不需要对参考波形进行存储，省略复数乘法，数据量降低， 后续FFT长度减小；在实现数字下变频的同时移除线性调频信号的斜坡。


图1为本发明实施例的数字脉冲压縮处理流程图。 图2为本发明实施例的数字接收机框图。
具体实施例方式
下面结合附图进行说明
图1为数字脉冲压缩处理流程图。图1中标记分别是①相位累加器；②C0RDIC 运算单元；③抽取器；④FFT处理单元。图2为数字接收机框图。图2中的标记分别是⑤预滤波器；⑥数一模转化器； ⑦FPGA芯片；⑧USB通信芯片；(D晶振。
数字接收机系统框图如图2所示，它包括预滤波器⑤、数一模转化器⑥、FPGA芯 片⑦、USB通信芯片⑧、晶振⑨和计算机PC，预滤波器⑤、数一模转化器⑥、FPGA芯 片⑦、USB通信芯片⑧和计算机PC依次电连接，晶振⑨分别与数一模转化器⑥和FPGA 芯片⑦电连接，通过Verilog HDL编程在FPGA芯片⑦中定制出依次电连接的相位累加 器①、C0RDIC运算单元②和抽取器③。
自接收天线的接收信号经过预波，再经过模—数转换，得到数字输出序列。数字 序列经过下变频、正交化、去斜坡和抽取处理，经USB传输通道到PC(Personal Computer, 个人电脑)机进行FFT处理，并进行显示。其中，数字脉冲压縮处理的数字下变频、正 交化、去斜坡和下抽取处理在FPGA芯片⑦上实现，FFT处理和结果显示在PC机上完成。 图1中的相位累加器①、C0RDIC运算单元②、抽取器③通过Verilog HDL编程可以 在FPGA芯片⑦中进行定制。
图2的预滤波器⑤选择天之微波公司所生产的SBP-X系列产品，其中X表示中心 频率，可以满足不同需要。
图2的数一模转化器⑥选择ADI公司的AD9245芯片，最大采样率80MHZ，输出14位。
图2的FPGA芯片⑦选择XILINX公司的XC3S2000，可以满足多通道同用一片FPGA 芯片的要求。
图2的USB通信芯片⑧选择Cypress公司的EZ-USB FX2芯片。 在此数字接收机中，工作参数如下发射频率5.0MHz 5.06258MHz，扫频周期0.42s，
数—模转换器采样频率40MHz， CORDIC单元内部字长为32位，抽取因子32768， FFT的
长度为512点。
在此数字接收机中，数字脉冲处理结构概述为CORDIC+DECIMATOR+FFT，其中 CORDIC用于实现数字下变频、正交化和去斜坡功能。在此结构中，线性调频信号的载 频和斜率反映于CORDIC相位累加器的FTW， DFTW, DFRW三个参数，在整个过程中， 不需要参考波形；而时域巻积法、频域相乘法、时域相乘法都需要参考波形参考计算， 因此，相对于现有的数字接收机而言，此结构可以节省大量的存储空间。而且，此结构 不需要实时的高速乘法操作，时域巻积法、频域相乘法、时域相乘法都有时域或频域的 乘法操作，通常都是通过物理乘法器实现，本专利所述的方法可以明显降低硬件要求和 能量的消耗。另外，通过抽取器之后，输出数据量明显降低，减小数据传输装置的负荷， 易于进行多通道的扩展。为提高雷达性能，通常需要增大系统的时间带宽积；时间带宽 积越大，所需参考波形的存储空间越大，实时复数乘法操作的速度要求越高，输出数据 量也越大，因此，本专利所述的数字脉冲压縮方法特别适合于改善大时间带宽积的接收 机。
9
权利要求
1、一种利用CORDIC算法对线性调频信号进行脉冲压缩处理的方法，其特征为通过设置CORDIC输入角度的增量随着时间线性递增或递减，接收信号通过CORDIC之后，实现如下功能a、数字下变频功能，频带范围由载频附近搬移至零频附近；b、数字正交变换功能，由实信号转换成复信号；c、数字去斜坡功能，由线性调频信号转为单频信号。
2、如权利要求1所述的利用C0RDIC对线性调频信号进行脉冲压縮处理的方法，其 待征在于CORDIC输入角度的增量随着时间线性递增或递减，通过二进制补码的相位 累加器实现，其具体操作为每隔一个采样点周期，相位累加器的内容增加一个常量， 相位累加器溢出表示完成2;r相位；相位累加器的增量由频率控制字FTW控制；相位累加器的增量设定为随时间变化的变量，通常的数字下变频和正交化处理过 程转化为g =sin(聽c + L" / M」其中I和Q分别是输入信号的同相I和正交Q分量，Aw表示频率增长幅度， 由频率增量控制字DFTW设定；M表示控制频率变化的速率，由频率增长速率控制字 DFRW设定，其具体操作为每隔M个采样点周期，相位累加器的增量变化一次，变 化大小为DFRW; W是采样点序号，COe是载频，X&是输入信号，LPU表示低通滤波。
3、 如权利要求2所述的利用C0RDIC对线性调频信号进行脉冲压縮处理的方法，其待征在于通过抽取器将离散序列的采样频率降低，在抽取器之后，再对较短序列进行FFT，其结果作为脉冲压縮输出。
4、 利用C0RDIC对线性调频信号进行脉冲压縮处理的装置，其待征在于它包 括预滤波器⑤、数一模转化器⑥、FPGA芯片⑦、USB通信芯片⑧、晶振⑨和计算机PC， 预滤波器⑤、数一模转化器⑥、FPGA芯片⑦、USB通信芯片⑧和计算机PC依次电连接， 晶振⑨分别与数一模转化器⑥和FPGA芯片⑦电连接，通过Verilog HDL编程在FPGA芯 片⑦中定制出依次电连接的相位累加器①、C0RDIC运算单元②和抽取器③。
全文摘要
本发明公开了一种利用CORDIC算法对线性调频信号进行脉冲压缩处理的方法和装置，其核心是通过设置CORDIC(Coordinate Rotations Digital Computer，坐标旋转数字式计算器)输入相位的增量随着时间线性递增或递减，同时实现了接收信号的数字下变频、数字正交化和去斜坡功能。跟现有的数字接收机比较而言，此接收机内部不需要存储参考波形，而且所有操作都是通过加减和移位完成，因此效率相当高。
文档编号H03D7/00GK101499775SQ200910060798
公开日2009年8月5日 申请日期2009年2月20日 优先权日2009年2月20日
发明者姜大鹏, 文必洋, 王才军, 颜志升 申请人:武汉大学