专利名称：时间误差检测装置与其方法
技术领域：
本发明涉及一种电子电路，特别涉及一种时间误差4企测器。
背景技术：
当锁相回路能够产生界限清楚的频率时，其将为一关键的电路。已知
技术利用 一 相位频率检测器(phase-frequency detector)与 一 电荷泵(chargepump)撷取一参考时钟与 一振荡器时钟间的时间关系。此已知方法的本质为模拟方法。然而，模拟电路有其缺点，例如易受电路影响、尺寸不易缩小等问题。
发明内容
本发明阐述了 一种以时间误差检测器为基础的非同步计数器，该非同步计数器可利用一数字化的实施装置取代传统模拟方式的相位频率检测器以及电4肓泵。
本发明的一实施例公开了 一种时间误差检测器的装置。该装置接收一第一时钟， 一第二时钟，以及一抖动信号，并且产生一时间误差。时间误差检测器包含有 一 边沿检测器(edge detector)、 一非同步计数器(asynchronous counter), —时间至数字转换器(TDC)，以及一时间误差估计器。边沿检测器接收第一时钟、第二时钟REFCLK、及抖动信号，并产生一脉沖信号、 一抖动脉沖信号、及一延迟抖动信号。抖动信号与第二时钟重新同步，以产生延迟抖动信号。边沿检测器^r测一第二时钟的上升转换缘，并且依据延迟抖动信号的二进制值产生脉冲信号与抖动脉冲信号。非同步计数器接收第一时钟，并由边沿检测器接收脉沖信号，且产生一第一数字输出。而该第 一数字输出是在两相邻的脉冲信号期间的第 一 时钟正沿的数量。时间至数字转换器接收第二时钟，并由边沿检测器接收抖动脉冲信号，且产生一第二数字输出。该第二数字输出是代表第二时钟的正沿与紧接其后的抖动脉冲信号正沿间的时间差。时间误差估计器利用第一数字输出产生 一粗调时间误差，而且也利用延迟抖动信号与第二数字输出产生 一微调时间误差。粗调时间误差减去微调时间误差即可决定时间误差。
图1显示本发明一实施例的数字化锁相回路的示意图。 图2显示本发明 一 实施例的时间误差检测器的示意图。
图3A显示本发明图2边沿检测器一实施例的示意图。 图3B显示一当延迟抖动信号为一个二进制的0时的图3A的边沿才企测 器时序图。
图3C显示一当延迟抖动信号为一个二进制的1时的图3A的边沿检测 器时序图。
图4A显示本发明一实施例的非同步计数器的示意图。 图4B显示本发明一实施例的紋波计数器的示意图。 图4C显示本发明的一实施例的非同步计数器的时序图。 图5显示本发明的一实施例时间至数字转换器的示意图。 图6显示本发明 一 实施例的时间误差估计器的示意图。主要元件符号说明
100 全lt字锁相回路 110 时间误差检测器 120 回^^滤.波器 130数字控制振荡器 210 边沿检测器 220非同步计数器 230 时间至数字转换器 240 时间误差估计器 410 有限状态才几。 306、 401、 402、 403、 614 多工器 404、 405 紋波计数器 303 逻辑门
301、 302、 304、 305、 307、 400-0 400-(N-l)、 411、 412、 502、 602、 611、 612 触发器413、 414 与非门
501 延迟单元
503 正沿一企测逻辑
600粗调时间误差估计器
610微调时间误差估计器
601、 615、 620 总合器
613 乘法器
具体实施例方式
本发明中，公开了数个特定的详细说明的范例，如电子电路、元件， 以及方法，以令读者充分了解整个发明的实施例。然而，本领域技术人员 将了解本发明并不限制在此些实施例，只要不脱离本发明的要旨，本领域 技术人员可进行各种变形或变更。
图1显示本发明一实施例的数字锁相回路的示意图。数字锁相回路 (All-digital phase-locked loop) 100包含有 一 时间误差4企测器(Time Error Detector)110、 一回路滤波器(Loop filter)120、以及一凄t字控制振荡器 (DCO)130。 一实施例中，时间误差检测器110接收来自数字控制振荡器130 传输的一第一时钟DCOCLK、 一第二时钟REFCLK、及一抖动信号(Dither signal)DS,并且产生一时间误差TE,该时间误差TE ^表介于第一时钟 DCOCLK与一假设欲得(FictitiousIy desired)时钟间的差异。该假设欲得时钟 由第二参考时钟REFCLK而得。回路滤波器120利用时间误差TE产生一 控制信号来调整数字控制振荡器130的振荡频率。时间误差检测器110的 操作方式为了减少第一时钟与假设欲得时钟间的时间误差。而抖动信号DS 则为了减少或消除第 一 时钟的参考与分数突波(Reference and fraction spurs)。如果电路不需要该抖动信号，则可忽略抖动信号DS或将其预设为 0。
图2显示本发明一实施例的时间误差检测器的示意图。时间误差检测 器110包含有一边沿检测器210、 一非同步计数器220、 一时间至数字转换 器(TDC)230、以及一时间误差估计器240。 一实施例，边沿冲佥测器210接 收第一时钟DCOCLK、第二时钟REFCLK、及抖动信号DS，并产生一脉 沖信号PS、 一抖动脉冲信号DPS，以及一延迟抖动信号DDS。边沿检测器210^r测第二时钟REFCLK的正沿以产生相对应的脉沖信号PS。抖动信号 DS与第二时钟REFCLK重新同步(Re-synchronize)以成为延迟抖动信号 DDS。抖动脉冲信号DSP依据该延迟抖动信号的二进制值来产生。
一实施例，非同步计数器220接收第一时钟DCOCLK与脉沖信号PS, 并产生一第一数字值CNT—VAL。其中，第一数字值CNT—VAL即为脉冲 信号PS的两相邻正沿期间的第一时钟的正沿数目。第一数字值CNT—VAL 是用以提供给时间误差估计器240决定一粗调的时间误差。
一实施例中，时间至数字转换器230接收第二时钟REFCLK与抖动脉 冲信号DPS,并且产生一第二数字值TDC一VAL。其中，第二数字值 TDC—VAL由估计第二时钟REFCLK的正沿与紧接其后的抖动脉沖信号 DPS正沿间的时间差。第二数字值TDC—VAL用以提供给时间误差估计器 240来决定一微调时间误差。
一实施例，时间误差估计器240接收第一数字值CNT—VAL、第二数字 值TDC—VAL、延迟抖动信号DDS、及第二时钟REFCLK,并产生时间误 差TE。时间误差估计器240利用第一数字值CNT一VAL产生粗调时间误差， 而利用延迟抖动信号DDS与第二数字值TDC—VAL产生微调时间误差。粗 调时间误差减去微调时间误差可决定出时间误差TE。
图3A显示本发明图2边沿检测器210 —实施例的示意图。 一实施例中， 边沿检测器210接收第一时钟DCOCLK、第二时钟REFCLK、及抖动信号 DS，并产生脉冲信号PS、抖动脉冲信号DPS,以及延迟抖动信号DDS。 图3A例中，边沿检测器210利用一触发器301、 一触发器302，以及一逻 辑门303来检测第二时钟REFCLK的正沿，并且产生相对应的脉冲信号PS。 边沿检测器210釆用第一时钟DCOCLK作为触发器301的控制时钟，并依 据此时钟取样第二时钟REFCLK。触发器301的输出耦接至触发器302的 数据输入，而触发器302亦以第一时钟DCOCLK作为其控制时钟。触发器 301的输出与触发器302的反向输出(Negated output)经过与门的与逻辑运算 (AND)后产生脉冲信号PS。
边沿检测器210还利用 一触发器304将抖动信号DS重新同步以产生延 迟抖动信号DDS。而触发器304由第二时钟REFCLK的正沿作为其控制时 钟。边沿检测器210也利用一触发器305、 一多工器306、及一触发器307 来产生延迟抖动信号DPS。触发器301的输出耦接至触发器305的数据输入，而触发器305以第一时钟DCOCLK的负沿作为控制时钟。当延迟抖动 信号DDS是二进制O时，触发器301的输出耦接至多工器306的输出；当 延迟抖动信号DDS是二进制1时，则触发器305的输出耦接至多工器306 的输出。多工器306的输出耦接至触发器307的数据输入，且触发器307 以第一时钟DCOCLK的负沿作为其控制时钟。触发器307用以产生抖动脉 冲信号DPS,本实施例中，信号抖动的数目可为第一时钟周期的一半，或 为第一时钟周期的1.5倍。如果延迟抖动信号DDS是二进制0，则抖动的 数目等于第一时钟周期的一半；若延迟抖动信号DDS是二进制l，则抖动 的数目即等于第一时钟周期的1.5倍。本发明中，许多不同的信号抖动次数 都可适用于本发明各种不同的实施例，且信号抖动信号的数值不限于二进 制，本领域技术人员应能理解如何实施，因此不再赘述各种详细的实施方 式。另外，抖动信号的目的之一在于减少或消除第一时钟的参考与分数突 波。
图3B显示当延迟抖动信号DDS为二进制0时的边沿检测器210的时 序图。图3C显示当延迟抖动信号DDS为二进制1时的边沿检测器210的 时序图。在图示中，时间差TD是一介于第二时钟REFCLK正沿与紧接其 后的抖动脉冲信号DPS正沿的时间差。时间差TD包含有三个分量第一 分量tdl为第二时钟REFCLK正沿与紧接其后第一时钟DCOCLK正沿的
时间差，第二分量td2为抖动量，以及第三分量td3为触发器的延迟。
图4A显示本发明一实施例的非同步计数器220的示意图。 一实施例中， 非同步计数器220接收第一时钟DCOCLK与脉冲信号PS，并产生第一数 字值CNT—VAL。该第一数字值CNT—VAL是介于脉冲信号PS的两相邻正 沿期间的第一时钟DCOCLK正沿的数目。第一数字值CNT—VAL是一多位 数字值，其位宽度(Bit width)取决于脉冲信号PS的两相邻正沿的期间最大 可能的第 一时钟DCOCLK正沿数量。
第一数字值CNT—VAL的累积大小表示截至目前为止所接收的第一时 钟DCOCLK正沿的总数。将累积的数值减去一预期的数值可得到一粗调时 间误差。本发明涉及，利用非同步计数器以一预设方法来估计全数字化锁 相回路100中的时间误差。本实例可称为一非同步乒乓计数器(Ping-pong counter)。本发明在以下的内容公开非同步乒乓计数器实施例的同时，本领 域技术人员应可了解本发明内容与方法可能的各种变形或变更、且据以实施，这些变形变更的实施方式均不脱离本发明的要旨与保护范围。
图4A中，非同步乒乓计数器220包含一双紋波计数器(Dual ripple counter)400与一有限状态机410。双紋波计数器400包含一多工器401、 一多工器402、 一多工器403、 一第一紋波计数器404、及一第二紋波计数 器405。双紋波计数器400可以一兵乓模式运作。每一介于脉沖信号两相邻 正沿的时间周期可称为一时间间隙(time slot)。当其中一紋波计数器在目前 时间间隙中接收第一时钟DCOCLK的正沿时，另 一紋波计数器则用于计算 先前时间间隙中的第一时钟DCOCLK的正沿数量，并且产生第一数字值 CNT—VAL，反之亦然。
图4B显示本发明一实施例的紋波计凄史器404(或405)的示意图。紋波 计数器404(或405)包含有一触发器400-0~400-(N-l)。所需要的触发器的总 数(即N)可视输入信号CP正沿的最大可能数而定。每一触发器400具有一 时钟输入引脚、 一数据输入引脚、 一输出引脚、 一反向输出引脚、及一重 置引脚。当一触发器400在其输入引脚接收到时钟的正沿，触发器400即 可在数据输入《1脚取样出 一个二进位数值并输出至输出引脚，而该二进位 数值的反向数值(Negative value)则输出至反向输出引脚。 一个位于重置引脚 的二进位数值0可重置触发器，例如触发器400被重置后，位于其输出引 脚以及反向输出引脚的数值将分别成为二进制0与二进位制1。触发器 400-0的时钟输入引脚由输入信号CP所驱动，而其他触发器的时钟输入引 脚(400-l至400-(N-l))由先前的触发器的反向输出驱动。由于紋波计数器的 特性，输入信号CP的正沿通过计数器时将呈现小振幅紋波振荡(Rippled)。 在紋波振荡停止后，所有触发器的输出引脚的数据代表输入信号CP正沿的 数目。接着，当重置信号RESET变为二进制0时，所有的触发器将会被重 置。
非同步计数器220中紋波计数器的选择依据有限状态机410产生的信 号SEL的二进制值而定。当信号SEL为二进制1时，多工器401耦接第一 时钟DCOCLK，且将第一时钟DCOCLK输入至第一紋波计数器404，以作 为其输入信号CP;而第二紋波计数器405的输入信号CP则通过多工器402 的耦接接地端而为二进制的0。在相同的时间间隙中，第二紋波计数器405 的输出信号Q通过多工器403耦接输出CNT—VAL。此配置为了使第一紋 波计数器404于目前的时间间隙接收第一时钟DCOCLK，及为了使第二紋波计数器405停止接收第一时钟DCOCLK，且于先前的时间间隙中产生出 第 一 时钟DCOCLK正沿的数目。
当信号SEL是二进制0时，多工器402耦接第一时钟DCOCLK,且将 第一时钟DCOCLK输入至第二紋波计数器405,以作为其输入信号CP; 而第一紋波计数器404的输入信号CP则经由多工器401耦接接地端而为 二进制0。在相同的时间间隙中，第 一紋波计数器404的输出信号Q经由 多工器403耦接到输出CNT—VAL。此配置为了使第二紋波计数器405于目 前的时间间隙接收第一时钟DCOCLK，及为了使第一紋波计数器404停止 接收第 一时钟DCOCLK，且于先前的时间间隙中产生出第 一时钟DCOCLK 正沿的数目。
有限状态机410接收由边沿检测器210所产生的脉冲信号PS。有限状 态机410包含有一触发器411、 一触发器412、 一与非门413、及另一与 非门414。脉沖信号PS连续地触发触发器411。触发器411的输出耦接至 触发器412的数据输入，其中触发器412以第一时钟DCOCLK的负沿作为 其控制时钟。触发器412的输出引脚的二进位制数据为上述信号SEL。由 于触发器412是以第一时钟DCOCLK的负沿来控制，所以每当第一时钟 DCOCLK为一个二进制0时，信号SEL将改变其数值。如此一来，当信号 SEL转换其数值由二进制1至0、或由二进制的0至1时，双紋波计数器 400内部的信号网络CP1与CP0并不会产生任何脉冲干扰。
信号SEL切换至二进制l之前，与非门413会产生二进制O(RESETl) 以清除第一紋波计数器404的先前存储的内容。当信号SEL的数值变成二 进制1时，第一时钟DCOCLK通过多工器401耦接至第一紋波计数器404 的输入，且第 一紋波计it器404于目前时间间隙，接收第一时4f DCOCLK正 沿。同时，第二紋波计数器405通过多工器402耦接其输入至二进制0以 停止接收第一时钟DCOCLK的任何信号正沿，以及通过多工器403耦接其 输出至输出信号CNTJVAL。
信号SEL切换至二进制0之前，与非门414会产生一个二进位制的 O(RESETO)以清除第二紋波计数器405的先前存储的内容。当信号SEL数 值变成二进制0时，第一时钟DCOCLK通过多工器402耦4妻至第二紋波计 数器405的输入，且第二紋波计数器405于目前的时间间隙接收第一时钟 DCOCLK正沿。同时，第一紋波计数器404通过多工器401耦接其输入至二进制O以停止接收第一时钟DCOCLK的任何信号正沿，以及通过多工器
403耦接其输出至信号CNT一VAL。
图4C显示本发明的一实施例的非同步计数器220的时序图。 一实施例中，时间至数字转换器230接收第二时钟REFCLK与抖动脉
冲信号DPS，并产生一第二数字值TDC—VAL，该第二数字值TDC—VAL介
于第二时钟REFCLK的正沿与紧接其后的抖动脉冲信号DPS正沿间的时间差。
图5显示本发明的一实施例时间至数字转换器230的示意图。时间至 数字转换器230包含有多个延迟单元501、多个触发器502，以及一正沿检 测逻辑(正沿转换检测器与编码器)503。第二时钟REFCLK通过多个延迟单 元501以产生多个多相位时钟。每一延迟单元501具有一预先定义的 (Nominal)緩冲延迟长度△。该多个多相位时钟用以于多个触发器502中取 样抖动脉冲信号DPS。所需要的延迟单元501与触发器502的分别的总数(即 M)依据一最大可能时间差TD而定。其中，时间差TD为第二时钟REFCLK 与抖动脉沖信号DPS的正沿数目的差。接着，将多个触发器502的取样结 果输入至正沿检测逻辑503,以产生第二数字值TDC一VAL。第二数字值 TDC—VAL为一多位数字值，其位宽度取决于第二时钟REFCLK的正沿与 抖动脉沖信号DPS正沿间的最大可能时间差TD。
正沿4企测逻辑503可采用以下演算法决定第二数字值TDC_VAL:
if (R(O)-1) TDC一VAL = 0,
else if (R(l)==l & R(0)==0) TDC—VAL = 1 ，
else if (R(2)=l & R(1)==0)TDC—VAL = 2,
else if (R(3)= 1 & R(2)==0)TDC一VAL = 3,
else if (R(M画1 )== 1 & R(M-2)==0) TDC—VAL = M-1, else TDC—VAL =M;
一实施例中，时间误差估计器240接收延迟抖动信号DDS、第一数字 值CNT—VAL、第二数字值TDC—VAL，以及第二时钟REFCLK,并产生时 间误差TE。图6显示本发明一实施例的时间误差估计器240的示意图。时间误差估计器240用以估计锁相回路100的时间误差TE。时间误差估计器 240包含有一粗调时间误差估计器600、 一微调时间误差估计器610，以及 一总合器(summer) 620。
粗调时间估计器600接收第 一数字值CNT—VAL与第二时钟REFCLK, 并产生一粗调时间误差621 。第 一数字值CNT_VAL为每一时间间隙中第一 时钟DCOCLK的正沿数目。 一目前的时间间隙的时间误差可以由第一数字 值CNT—VAL减去一除比率(divisionratio)603计算而得，此时间误差的累积 值即为粗调时间误差621。由于粗调时间误差621的量化区间为第一时钟的 一个周期长度，所以粗调时间误差621本质上是属于粗调性质。粗调时间 估计器600包含有一总合器601与多个触发器602以存储粗调时间误差 621。多个触发器602所需的数量必须足够大，而得以存储粗调时间误差621 的最大值与最小值，且多个触发器602以第二时钟REFCLK的负沿作为其 控制时钟。如此一来，第一数字值CNT一VAL将拥有足够的时间来变为稳 定。
微调时间估计器610接收延迟抖动信号DDS、第二数字值TDC一VAL、 及第二时钟REFCLK，并产生一微调时间误差622。第二数字值TDC一VAL 为在一第二时钟REFCLK的正沿与紧接其后抖动脉沖信号DPS的正沿期间 估计时间差TD所得的值。时间差TD的量测大小有关于时间至数字转换器 230中緩冲延迟长度A的数目，而量测出时间差TD即可得到第二数字值 TDC—VAL。而因为第二数字值TDC—VAL量化区间只有一个緩冲延迟长度 △,所以其解析度是属于微调性质。但第一数字值CNT—VAL以第一时钟 的周期数目来表示。 一转换增益(Conversion gain)623乘以第二数字值 TDC—VAL后，可将第二数字值TDC—VAL转换为与第 一数字值CNT_VAL 相同的格式。
微调时间估计器610包含有一触发器611、多个触发器612、 一乘法器 613、 一多工器614、及一加法器615。触发器611与多个触发器612以第 二时钟REFCLK的负沿作为其控制时钟。如此一来，第二数字值TDC—VAL 与延迟抖动信号DDS将拥有足够的时间变为稳定。通过将多个触发器612 的输出乘上乘法器613的转换增益623 J吏误差616可采用第一时钟周期的 数目来表示。
依据延迟抖动信号DDS，抖动脉冲信号DPS在边沿检测器210中被延迟一预定的延迟时间td2。如果延迟抖动信号DDS为二进制0，则延迟量等 于第一时钟周期的一半。如果延迟抖动信号DDS为二进制1,则延迟量等 于第一时钟周期的1.5倍。此倍数0.5或1.5倍可由多工器614所选择，并 且在总合器615中减去误差值616，以估计出介于第二时钟REFCLK正沿 与紧接其后的第一时钟DCOCLK正沿的时间差tdl。总合器615的输出为 孩i调时间误差622。
总合器620输出时间误差TE,其中时间误差TE为粗调时间误差621 减去微调时间误差622的值。
本发明中，公开了以非同步计数器为基础的时间误差检测器，以令本 领域技术人员充分了解整个发明的实施例。然而，本领域技术人员将了解 本发明并不限制于这些实施例，只要不脱离本发明的要旨，本领域技术人 员可进行各种变形或变更。例如，上述各种延迟时间的长度、信号延迟量 与时钟周期的比例关系可依据设计者的需求任意调整，并不限于上述说明。
权利要求
1.一种装置，用以接收一第一时钟信号与一第二时钟信号，且输出一数字码，该装置包含有一取样电路，用以利用第一时钟信号取样第二时钟信号，以产生一第一中介时钟信号与一第二中介时钟信号；一非同步计数器，用以输出一第一中介码，该第一中介码用以表示在一个由该第一中介时钟信号所定义的期间内该第一时钟信号的时钟边沿的数目；一时间至数字转换器，用以输出一第二中介码，该第二中介码用以表示该第二中介时钟信号与第二时钟信号的时间关系；以及一处理器，依据该第一中介码与该第二中介码的加权和产生该数字码。
2. 如权利要求1所述的装置，其中该第一中介时钟信号与该第二中介 时钟的时间关系由一抖动信号所控制。
3. 如权利要求2所述的装置，其中该第一中介信号与该第二中介信号 间的时间差实质上为该第 一时钟信号周期的一半或一点五倍。
4. 如权利要求2所述的装置，其中在该抖动信号为一第一数值时的该 第二中介信号与该抖动信号为一第二数值时的该第二中介信号间的时间差实质上为该第一时钟信号的一周期。
5. 如权利要求1所述的装置，其中该处理器依据该第二时钟信号的时 序运作。
6. 如权利要求1所述的装置，其中该取样电路包含有至少一触发器， 该触发器由该第 一 时钟信号的边沿触发。
7. 如权利要求1所述的装置，其中该非同步计数器包含有两个紋波计数器。
8. 如权利要求7所述的装置，其中该非同步计数器包含有一有限状态机。
9. 如权利要求1所述的装置，其中该取样电路包含有 一边沿检测电路，依据该第一时钟信号的取样检测该第二时钟信号的边沿，以输出该第一中介时钟信号；以及一抖动电路，用以输出该第二中介时钟信号，其中该第一中介时钟信号与该第二中介时钟信号的时间差由 一抖动信号所控制。
10. —种用以预估 一 第 一 时钟信号与 一 第二时钟信号间的时间差的方法，该方法包含有利用该第 一时钟信号取样该第二时钟信号，而得以检测该第二时钟信 号的边沿，以产生一边沿信号；利用该第一时钟信号还进一步取样该第二时钟信号，以产生一延迟边 沿信号；在该边沿信号定义的期间内，利用一非同步计数器计数该第一时钟信 号的时钟边沿数目，以产生一第一中介码；利用一时间至数字转换器产生一第二中介码，其中该第二中介码代表 该第二时钟信号与该延迟边沿信号间的时间差；以及利用该第一中介码与该第二中介码的加权和产生一输出码。
11. 如权利要求10所述的方法，其中该非同步计数器包含两个紋波 计数器。
12. 如权利要求11所述的方法，其中该非同步计数器还包含一有限 状态机。
13. 如权利要求10所述的方法，其中该边沿信号与该延迟边沿时钟 间的时间关系由一抖动信号所控制。
14. 如权利要求13所述的方法，其中在该抖动信号为一第一数值时 的延迟边沿信号与在该抖动信号为一第二数值时的延迟边沿信号间的时间 差实质上该第一时钟信号的一周期。
15. 如权利要求13所述的方法，其中该边沿信号与该延迟边沿信号 间的时间差实质上为该第 一时钟信号周期的一半或一点五倍。
16. 如权利要求10所述的方法，其中产生该延迟边沿信号的步骤还 包含利用一正沿触发取样装置与一负沿触发取样装置的组合。
17. 如权利要求10所述的方法，其中产生该输出码的步骤还包含依 据该第二时钟信号的时间来更新该输出码。
18. —种依据据一输入时钟信号产生一输出时钟信号的装置，包含有一时间误差4全测器，用以接收该输入时钟信号与一相对应于该输出时 钟信号的一第一时钟信号，并输出一输出码；其中该输出码代表该输入时钟信号与该第 一 时钟信号间的估计时间差，而该时间误差检测器包含有一非同步计数器；一回路滤波器，耦接该时间误差^r测器，用以接收该输出码以产生一 控制信号；以及一数字控制器振荡器，耦接该回路滤波器，依据该控制信号产生该输 出时钟信号。
19. 如权利要求18所述的装置，时间误差检测器还包含有 一取样电路，利用该第一时钟信号取样该输入时钟信号，以产生一第一中介时钟信号与一第二中介时钟信号；其中该非同步计数器用以输出一 第一中介码，该第一中介码用以表示由该第一中介时钟信号定义的一期间 内该第一时钟信号的时钟边沿的数目；一时间至数字转换器，用以输出一第二中介码，该第二中介码用以表 示该第二中介时钟信号与该输入时钟信号间的时间关系；以及一逻辑电路，用以输出该输出码，该输出码表示依据该第一中介码与 该第二中介码的加权和估计该输入时钟信号与该第 一 时钟信号间的时间差。
20. 如权利要求19所述的装置，其中该第一中介信号与该第二中介 信号的时间差实质上为该第一时钟信号周期的一半或一点五倍。
21. 如权利要求19所述的装置，其中该第一中介时钟信号与该第二 中介时钟的时间关系由一抖动信号所控制。
22. 如权利要求21所述的装置，其中在该抖动信号为一第一数值时 的第二中介信号与该抖动信号为一第二数值时的第二中介信号间的时间差实质上为该第一时钟信号的一周期。
23. 如权利要求19所述的装置，其中该逻辑电路依据该第一中介码、 该第二中介码、及一抖动信号的加权和输出该输出码。
24. 如权利要求18所述的装置，其中该非同步计数器包含有两个紋 波计数器。
全文摘要
时间误差检测装置与其方法。该估计方法包含有利用第一时钟信号取样第二时钟信号且检测一第二时钟信号的边沿以产生一边沿信号；利用第一时钟信号再取样第二时钟信号以产生一延迟的边沿信号；在一由边沿信号所定义的期间内，使用一非同步计数器计算一第一时钟信号的时钟边沿的数量以产生一第一中介码；使用一时间至数字转换器产生一第二中介码以代表一介于第二时钟信号与延迟的边沿信号的时间差；并且使用第一中介码与第二中介码的加权总数产生一输出码。
文档编号H03L7/091GK101599763SQ20091014539
公开日2009年12月9日 申请日期2009年6月5日 优先权日2008年6月5日
发明者谢鸿元 申请人:瑞昱半导体股份有限公司