专利名称：运算放大器电路和显示面板驱动装置的制作方法
技术领域：
本发明涉及运算放大器电路和显示面板驱动装置。
背景技术：
存在显示面板在尺寸上变得越来越大的趋势。在电视领域中，尤其地，在市场上已经出现甚至超过100英寸的液晶显示面板，并且这种趋势被认为在未来会继续发展。
关于显示面板的尺寸增加的一个问题是被包括在驱动器IC(集成电路)中的放大器(运算放大器电路)的功率消耗随着各条数据线的容量的增加而增加。为了减少每显示面板的驱动器IC的数目，最近的显示装置趋向于被装备有每个均提供越来越多的输出的驱动器IC，并从而要求每个驱动器IC越来越高的功率消耗。这引起在驱动器IC的操作期间驱动器IC的温度上升的问题。
用于采取针对驱动器IC的温度上升的措施的方法之一是将电源电压VDD和是电源电压VDD的一半的电源电压VDD/2提供给驱动器IC，并且如有可能以电源电压VDD/2操作放大器。具体地，驱动器IC以放大器能够以方式进行操作，即能够以VDD/2至VDD的范围内的电压进行操作的放大器被以此范围内的电压驱动，并且能够以Vss至VDD/2的范围内的电压进行操作的放大器被以此范围内的电压驱动。此方法使得能够减少放大器的功率消耗。已经在日本专利申请公开No.Hei.10-31200中公布了此种类型的技术。
图1是示出采用此种方法的驱动器IC中的数据线驱动器电路(即，用于将驱动电压输出至数据线的电路部分)的构造的示例的图。正侧放大器101和负侧放大器102接收来自于它们各自的输出的反转输入，并从而作为电压跟随器进行操作。正侧放大器101具有被连接至电源线103的正侧电源端子，其中通过电源线103提供了电源电压VDD；和被连接至电源线104的负侧电源端子，其中通过电源线104提供了电源电压VDD/2。另一方面，负侧放大器102具有被连接至电源线104的正侧电源端子，其中通过电源线104提供了电源电压VDD/2；和被连接至地线105的负侧电源端子，其中通过地线105提供了接地电压VSS。
为了消除对输入电压范围的限制，期待的是，为图1中所示的正侧放大器101和负侧放大器102中的每一个使用具有轨对轨构造的放大器。当采用了轨对轨构造时，正侧放大器101的输入电压范围几乎覆盖了VDD/2至VDD的整个电压范围，并且负侧放大器102的输入电压范围几乎覆盖了VSS至DD/2的整个电压范围。这满足了数据线驱动电路的操作的要求。
图2是示出轨对轨放大器的典型构造的电路图。例如，在美国专利5,311,145中已经公布了图2中所示的放大器的构造。图2中所示的放大器包括输入级111和输出级112。
输入级111包括PMOS晶体管MP1至MP8和NMOS晶体管MN1至MN8。NMOS晶体管MN1和MN2分别被连接至反转输入端子In-和非反转输入端子In+，并从而组成差分晶体管对。类似地，PMOS晶体管MP1和MP2分别被连接至反转输入端子In-和非反转输入端子In+，并从而组成另一个差分晶体管对。PMOS晶体管MP3具有被提供有偏置电压BP1的栅极，并从而作为恒流源进行操作。类似地，NMOS晶体管MN3具有被提供有偏置电压BN1的栅极，并从而作为另一个恒流源进行操作。PMOS晶体管MP6、MP7的栅极被提供有偏置电压BP2，并从而PMOS晶体管MP4至MP7作为共源共栅电流镜进行操作。类似地，NMOS晶体管MN6、MN7的栅极被提供有偏置电压BN2，并从而NMOS晶体管MN4至MN7作为另一个共源共栅电流镜进行操作。PMOS晶体管MP8的栅极被提供有偏置电压BP3，而NMOS晶体管MN8的栅极被提供有偏置电压BN3。从而，PMOS晶体管MP8和NMOS晶体管MN8作为浮动电流源进行操作。如此构造的输入级111生成与被施加于反转输入端子In-的电压与被施加于非反转输入端子In+的电压之间的差相对应的内部电流IIN+，并从而将内部电流IIN+输出至输出级112。
输出级112包括PMOS晶体管MP9、MP10和NMOS晶体管MN9、MN10。PMOS晶体管MP9的栅极被提供有偏置电压BP3，而NMOS晶体管MN9的栅极被提供有偏置电压BN3。从而，PMOS晶体管MP9和NMOS晶体管MN9作为另一个浮动电流源进行操作。由PMOS晶体管MP9和NMOS晶体管MN9形成的浮动电流源起到在与内部电流IIN+相对应的电压电平驱动节点N1、N2的作用。PMOS晶体管MP10的栅极被连接至节点N1，而NMOS晶体管MN10的栅极被连接至节点N2。PMOS晶体管MP10和NMOS晶体管MN10分别在节点N1、N2的电压电平驱动输出端子Out。从而，从输出端子Out输出输出电压。在操作图2中所示的放大器作为电压跟随器的情况下，输出端子Out被连接至反转输入端子In-。从而，从图2中所示的放大器输出具有与被输入至非反转输入端子In+的输入电压相同的电压电平的输出电压。
当图2中所示的放大器被用作正侧放大器101时，通过正侧电源线113提供电源电压VDD，而通过负侧电源线114提供电源电压VDD/2。另一方面，当图2中所示的放大器被用作负侧放大器102时，通过正侧电源线113提供电源电压VDD/2，而通过负侧电源线114提供接地电压VSS。
此外，在日本专利申请公开No.2006-319921中已经公布了其中图2中所示的运算放大器电路额外地包括用于消除偏移电压的电路的电路。
然而，使用图2中所示的放大器作为图1中所示的正侧放大器101或者负侧放大器102引起了当电源电压VDD低时放大器不操作的问题。特别地，这是因为低电源电压VDD的使用不能确保电压足够高以正常地操作输出级112中的浮动电流源(由PMOS晶体管MP9和NMOS晶体管MN9形成的浮动电流源)。
针对这种情况，希望提供能够在较少的功率消耗和较低的电源电压的情况下进行操作的运算放大器电路，和采用该运算放大器电路的显示面板驱动装置。
发明内容
本发明的第一方面是运算放大器电路，其包括输入级，该输入级生成与反转输入端子和非反转输入端子之间的电势差相对应的内部电流；和输出级，该输出级对应于内部电流驱动输出端子。输出级包括浮动电流源，内部电流流过该浮动电流源；第一输出晶体管，该第一输出晶体管对应于浮动电流源的第一端子的电势驱动输出端子；以及第二输出晶体管，该第二输出晶体管对应于浮动电流源的第二端子的电势驱动输出端子。浮动电流源包括PMOS晶体管，其源极和漏极分别被连接至第一和第二端子；和NMOS晶体管，其漏极和源极分别被连接至第一端子和第二端子。在第一PMOS晶体管和第一NMOS晶体管的至少一个中，背栅被连接至源极。
这样构造的运算放大器电路能够减少操作浮动电流源所需要的电压，并从而执行它的低压操作。这是因为背栅被连接至组成浮动电流源的PMOS晶体管和NMOS晶体管的至少一个中的源极。
前述的构造对于下述运算放大器电路来说是特别有效的，其中输入级通过接收电源电压和接地电压进行操作，并且第一输出晶体管和第二输出晶体管被一起连接在地线和电源线之间，其中通过地线提供接地电压，通过电源线提供低于电源电压并且高于接地电压的中间电源电压。通过被提供有中间电源电压和接地电压的第一和第二输出晶体管的操作在减少运算放大器电路的功率消耗方面是有效的，而该操作使得操作浮动电流源变得很难。然而，通过将背栅连接至组成浮动电流源的PMOS晶体管中的源极能够避免此问题。
前述的构造对于下述运算放大器电路来说也是有效的，其中第一输出晶体管和第二输出晶体管被一起连接在通过其提供电源电压的电源线和通过其提供中间电源电压的电源线之间。通过被提供有电源电压和中间电源电压的第一和第二输出晶体管的操作在减少运算放大器电路的功率消耗方面是有效的，而该操作使得操作浮动电流源变得很难。然而，通过将背栅连接至组成浮动电流源的NMOS晶体管中的源极能够避免此问题。
本发明的另一个方面是用于生成用于驱动显示面板的驱动电压的显示面板驱动装置。该装置包括正侧放大器，该正侧放大器生成在电源电压和是电源电压的一半的中间电源电压之间的范围内的第一驱动电压；和负侧放大器，该负侧放大器生成在接地电压和中间电源电压的范围内的第二驱动电压。正侧放大器和负侧放大器中的每一个包括输入级，该输入级生成与输入端子和输出端子之间的电势差相对应的内部电流；和输出级，该输出级对应于内部电流从输出端子输出第一或者第二驱动电压。输出级包括浮动电流源，内部电流流过浮动电流源；第一输出晶体管，该第一输出晶体管对应于浮动电流源的第一端子的电势驱动输出端子；以及第二输出晶体管，该第二输出晶体管对应于浮动电流源的第二端子的电势驱动输出端子。浮动电流源包括PMOS晶体管，其源极和漏极分别被连接至第一和第二端子；和NMOS晶体管，其漏极和源极分别被连接至第一端子和第二端子。在正侧放大器的输出级中的浮动电流源中的PMOS晶体管中，背栅被连接至源极。在负侧放大器的输出级中的浮动电流源中的NMOS晶体管中，背栅被连接至源极。
本发明的又一方面是用于生成用于驱动显示面板的驱动电压的显示面板驱动装置。该装置包括灰阶电压提供电路，该灰阶电压提供电路提供多个灰阶电压；D/A转换器，该D/A转换器取决于图像数据选择多个灰阶电压中的一个；以及放大器，该放大器生成与所选择的灰阶电压相对应的驱动电压。灰阶电压提供电路包括正侧γ放大器，该正侧γ放大器生成在电源电压与是电源电压的一半的中间电源电压之间的范围内的正侧偏置电压；负侧γ放大器，该负侧γ放大器生成在中间电源电压与接地电压之间的范围内的负侧偏置电压；以及梯电阻，该梯电阻在接收正侧偏置电压和负侧偏置电压时通过分压生成灰阶电压。正侧γ放大器和负侧γ放大器中的每一个包括输入级，该输入级生成与输入端子和输出端子之间的电势差相对应的内部电流；和输出级，该输出级响应于内部电流从输出端子输出正侧偏置电压或者负侧偏置电压。输出级包括浮动电流源，内部电流流过该浮动电流源；第一输出晶体管，该第一输出晶体管对应于浮动电流源的第一端子的电势驱动输出端子；以及第二输出晶体管，该第二输出晶体管对应于浮动电流源的第二端子的电势驱动输出端子。浮动电流源包括PMOS晶体管，其源极和漏极分别被连接至第一和第二端子；NMOS晶体管，其漏极和源极分别被连接至第一和第二端子。在正侧γ放大器的输出级中的浮动电流源中的PMOS晶体管中，背栅被连接至源极。在负侧γ放大器的输出级中的浮动电流源中的NMOS晶体管中，背栅被连接至源极。
本发明提供了能够在较少的功率消耗和较低的电压的情况下进行操作的运算放大器电路和显示面板驱动装置。
图1是示出典型的数据线驱动电路的构造的电路图。
图2是示出典型的运算放大器电路的构造的电路图。
图3是示出根据本发明的第一实施例的运算放大器电路的构造的电路图。
图4是示出额外地包括偏移消除电路的根据第一实施例的运算放大器电路的构造的电路图。
图5是示出根据本发明的第二实施例的运算放大器电路的构造的电路图。
图6是示出额外地包括偏移消除电路的根据第二实施例的运算放大器电路的构造的电路图。
图7是示出根据本发明的第三实施例的运算放大器电路的构造的电路图。
图8是示出根据本发明的实施例的液晶显示面板驱动电路的构造的框图。
图9是示出从图8中所示的液晶显示面板驱动电路输出的电压的范围的概念图。
图10是示出图8中所示的液晶显示面板驱动电路的灰阶电压生成电路的优选构造的电路图。
具体实施例方式 (第一实施例) 图3是示出根据本发明的第一实施例的运算放大器电路10A的构造的电路图。根据第一实施例的运算放大器电路10A包括放大器电路1A和用于将偏置电压提供给放大器电路1A的偏置电路2A。放大器电路1A包括输入级11和输出级12A。
输入级11是电路部分，该电路部分用于生成与反转输入端子In-和非反转输入端子In+之间的电势差相对应的内部电流IIN+，并且用于将内部电流IIN+提供给输出级。输入级11包括PMOS晶体管MP1至MP8和NMOS晶体管MN1至MN8。PMOS晶体管MP1至MP8的背栅被偏置到电源电压VDD，而NMOS晶体管MN1至MN8的背栅被偏置到接地电压Vss。
NMOS晶体管MN1、MN2的栅极分别被连接至反转输入端子In-和非反转输入端子In+。NMOS晶体管MN1、MN2的源极被共同地连接在一起。从而，NMOS晶体管MN1、MN2组成差分晶体管对。NMOS晶体管MN1、MN2的源极被连接至NMOS晶体管MN3的漏极。偏置电压BN1被提供给NMOS晶体管MN3的栅极。因此，NMOS晶体管MN3作为用于将恒流提供给由NMOS晶体管MN1、MN2形成的差分晶体管对的恒流源进行操作。NMOS晶体管MN3的源极被连接至地线13，其中通过该地线13提供接地电压VSS。
类似地，PMOS晶体管MP1、MP2的栅极分别被连接至反转输入端子In-和非反转输入端子In+。PMOS晶体管MP1、MP2的源极被共同地连接在一起。从而，PMOS晶体管MP1、MP2组成另一个差分晶体管对。PMOS晶体管MP1、MP2的源极被连接至PMOS晶体管MP3的漏极。偏置电压BP1被提供给PMOS晶体管MP3的栅极。因此，PMOS晶体管MP3作为用于将恒流提供给由PMOS晶体管MP1、MP2形成的差分晶体管对的恒流源进行操作。PMOS晶体管MP3的源极被连接至电源线14，其中通过该电源线14提供电源电压VDD。
PMOS晶体管MP4至MP8以及NMOS晶体管MN4至MN8作为用于生成内部电流IIN+和内部电流IIN-的加法电路进行操作。内部电流IIN+对应于流过它们各自的差分晶体管对的NMOS晶体管MN2和PMOS晶体管MP2的电流的总和，而内部电流IIN-对应于流过它们各自的差分晶体管对的NMOS晶体管MN1和PMOS晶体管MP1的电流的总和。
具体地，PMOS晶体管MP4至MP7组成电流镜(具体地，共源共栅电流镜)。PMOS晶体管MP4、MP5的源极被连接至电源线15。PMOS晶体管MP4、MP5的漏极分别被连接至PMOS晶体管MP6、MP7的源极。此外，PMOS晶体管MP4、MP5的漏极分别被连接至组成前面的(former)差分晶体管对的NMOS晶体管MN1、MN2的漏极。PMOS晶体管MP4、MP5的栅极被共同地连接在一起，并且进一步被连接至PMOS晶体管MP6的漏极。PMOS晶体管MP6、MP7的栅极被共同地连接在一起。用于操作电流镜的偏置电压BP2被提供给PMOS晶体管MP6、MP7的栅极。
类似地，NMOS晶体管MN4至MN7组成另一个电流镜(具体地，共源共栅电流镜)。NMOS晶体管MN4、MN5的源极被连接至地线16。NMOS晶体管MN4、MN5的漏极分别被连接至NMOS晶体管MN6、MN7的源极。此外，NMOS晶体管MN4、MN5的漏极分别被连接至组成后面的差分晶体管对的PMOS晶体管MP1、MP2的漏极。NMOS晶体管MN4、MN5的栅极被共同地连接在一起，并且进一步被连接至NMOS晶体管MN6的漏极。NMOS晶体管MN6、MN7的栅极被共同地连接在一起。用于操作电流镜的偏置电压BN2被提供给NMOS晶体管MN6、MN7的栅极。
PMOS晶体管MP8的源极和漏极分别被连接至NMOS晶体管MN8的漏极和源极。从而，PMOS晶体管MP8和NMOS晶体管MN8作为“浮动电流源”进行操作。由一般的晶体管形成的电流源的一端被连接至电源端子或者接地端子。相反地，此浮动电流源的两端浮动，并因此能够分别被连接至任何地方。其增益是“1”的电流反馈被局部地施加于PMOS晶体管MP8和NMOS晶体管MN8之间的连接节点。由于此反馈效果，PMOS晶体管MP8的源极和NMOS晶体管MN8的漏极之间的共同连接节点以及PMOS晶体管MP8的漏极和NMOS晶体管MN8的源极之间的共同连接节点具有高阻抗。也根据这一点，理解的是，PMOS晶体管MP8和NMOS晶体管MN8组成浮动电流源。由PMOS晶体管MP8和NMOS晶体管MN8形成的浮动电流源被连接在PMOS晶体管MP6的漏极和NMOS晶体管MN6的漏极之间。用于操作浮动电流源的偏置电压BP3L、BN3L分别被提供给PMOS晶体管MP8和NMOS晶体管MN8的栅极。
通过两个电流镜和浮动电流源生成内部电流IIN+，IIN-。这样生成的内部电流IIN+被提供给输出级12A。流过NMOS晶体管MN2的电流和流过PMOS晶体管MP2的电流的总和对应于反转输入端子In-和非反转输入端子In+之间的电势差。结果，生成的是与反转输入端子In-和非反转输入端子In+之间的电势差相对应的内部电流IIN+。
在本实施例中，输入级11被构造为通过接收电源电压VDD和接地电压Vss进行操作。由于输入级具有轨对轨构造，因此被输入至输入级11的电压的范围不低于接地电压Vss并且不高于电源电压VDD。
输出级12A是用于响应于从输入级11提供的内部电流IIN+驱动输出端子Out的电路部分。输出级12A包括PMOS晶体管MP9、MP10、NMOS晶体管MN9、MN10、以及电容器C1、C2。
PMOS晶体管MP9的源极和漏极分别被连接至NMOS晶体管MN9的漏极和源极。从而，PMOS晶体管MP9和NMOS晶体管MN9作为如上所述的“浮动电流源”进行操作。由PMOS晶体管MP9和NMOS晶体管MN9形成的浮动电流源被连接在PMOS晶体管MP7的漏极和NMOS晶体管MN7的漏极之间。用于操作浮动电流源的偏置电压BP3R、BN3R分别被提供给PMOS晶体管MP9和NMOS晶体管MN9的栅极。
PMOS晶体管MP9的背栅被连接至其源极。换言之，PMOS晶体管MP9的背栅被偏置到其源极的电势。这是根据本实施例的放大器电路1A的特性之一。如稍后所述，PMOS晶体管MP9的背栅到其源极的连接对于放大器电路1A执行它的低压操作是重要的。
PMOS晶体管MP10和NMOS晶体管MN10作为输出晶体管进行操作，该输出晶体管用于对应于由PMOS晶体管MP9和NMOS晶体管MN9形成的浮动电流源的两端(即，节点N1、N2)的电势驱动输出端子Out。具体地，PMOS晶体管MP10的源极被连接至电源线17A，其中通过该电源线17A提供中间电源电压VML，PMOS晶体管MP10的漏极被连接至输出端子Out，并且PMOS晶体管MP10的栅极被连接至节点N1。在这里，中间电源电压VML是高于接地电压Vss并且低于电源电压VDD的电压。在本实施例中，中间电源电压VML是电压VDD/2，其是电源电压VDD的一半。PMOS晶体管MP10的背栅被偏置到电源电压VDD。另一方面，NMOS晶体管MN10的源极被连接至地线16，其中通过该地线16提供接地电压Vss，NMOS晶体管MN10的漏极被连接至输出端子Out，并且NMOS晶体管MN10的栅极被连接至节点N2。NMOS晶体管MN10的背栅被偏置到接地电压Vss。PMOS晶体管MP10和NMOS晶体管MN10的该连接方法使输出端子Out的电势由节点N1、N2的电势确定。
应注意的是，输出级12A通过接收中间电源电源VML和接地电压VSS进行操作。如稍后所述，通过接收低于电源电压VDD的中间电源电压VML进行的输出端子12A的操作在减少功率消耗中是重要的。
在图3中所示的电路中，放大器电路1A的输出端子Out被连接至反转输入端子In-。因此，放大器电路1A作为电压跟随器进行操作，该电压跟随器用于输出具有与被输入至非反转输入端子In+的输入电压相同的电平的输出电压。
偏置电路2A是用于将偏置电压BP1、BP2、BP3R、BP3L、BN1、BN2、BN3R、BN3L提供给放大器电路1A的电路。偏置电路2A包括PMOS晶体管MP11至MP16、NMOS晶体管MN11至MN16以及电流源21至28。PMOS晶体管MP11至MP16以及NMOS晶体管MN11至MN16中的每一个是二极管接法。PMOS晶体管MP11、MP12、以及电流源21是用于生成偏置电压BP3R的电路部分。PMOS晶体管MP13、MP14、以及电流源22是用于生成偏置电压BP3L的电路部分。PMOS晶体管MP15和电流源23是用于生成偏置电压BP2的电路部分。PMOS晶体管MP16和电流源24是用于生成偏置电压BP1的电路部分。另外，NMOS晶体管MN11、MN12、以及电流源25是用于生成偏置电压BN3R的电路部分。NMOS晶体管MN13、MN14、以及电流源26是用于生成偏置电压BN3L的电路部分。NMOS晶体管MN15和电流源27是用于生成偏置电压BN2的电路部分。NMOS晶体管MN16和电流源28是用于生成偏置电压BN1的电路部分。
在偏置电路2A中，以便于通过接收低于电源电压VDD的中间电源电压VML进行操作的方式构造用于生成偏置电压BP3R的电路部分。具体地，PMOS晶体管MP11、MP12和电流源21被连接在地线19和电源线18A之间，其中通过该电源线18A提供中间电源电压VML。PMOS晶体管MP11的漏极被连接到它自己的栅极，并且PMOS晶体管MP12的漏极被连接至它自己的栅极。从PMOS晶体管MP11的栅极输出偏置电压BP3R。如稍后所述，通过接收低于电源电压VDD的中间电源电压VML进行的PMOS晶体管MP11、MP12和电流源21的操作在减少该电路部分的功率消耗中是重要的。
PMOS晶体管MP11的背栅被连接至其源极。换言之，PMOS晶体管MP11的背栅被偏置到其源极的电势。如稍后所述，这对于使得PMOS晶体管MP11、MP12和电流源21能够通过接收比电源电压VDD低的中间电源电压VML进行操作是重要的。
另一方面，PMOS晶体管MP12至MP16的背栅被偏置到电源电压VDD，而NMOS晶体管MN11至MN16的背栅被偏置到接地电压VSS。
图3中示出的运算放大器电路10A的特性之一是，输出级11通过接收电源电压VDD和接地电压VSS进行操作，而输出级12A通过接收中间电源电压VML和接地电压VSS进行操作。在这里，中间电源电压VML是低于电源电压VDD并且高于接地电压VSS的电压。中间电源电压VML的使用使得能够减少输出级12A的功率消耗。如果中间电源电压VML是电压VDD/2，其是电源电压VDD的一半，那么输出级12A仅消耗当被提供有电源电压VDD时输出级12A会消耗的功率的一半。因为流过输入级11的电流在数量上小，所以即使被提供给输入级11的电源电压高，输入级11消耗的功率是可忽略地小于输出级12A消耗的功率。因此，输入级11消耗的功率对全部功率消耗的影响小。相反地，流过输出级12A的电流是空载电流和流过输出负载的电流的总和，其中空载电流是流过输入级11的电流的数倍。因此，流过输出级12A的电流大约占据了被消耗的电流总量的80％。为此，即使仅在输出级12A中减少电源电压，那么该减少也在减少功率消耗中带来了很大的影响。
因为输出级12A以低于电源电压VDD的中间电源电压VML进行操作，所以从输出级12A输出的电压被限制到VSS+0.2V至VML-0.2V的范围。然而，此限制并不妨碍某些应用。例如，在图3中所示的运算放大器电路被应用于图1中所示的负侧放大器102的情况下，如果从输出级12A输出的电压处于VSS+0.2V至VDD/2-0.2V的范围内，那么输出电压对实际使用来说是足够的。为此，通过将中间电源电压VML设置为电压VDD/2，图3中所示的运算放大器电路10A能够被应用于图1中所示的负侧放大器102。
以低于电源电压VDD的中间电源电压VML操作输出级12A的问题在于难以确保电压足够大以操作输出级12A的浮动电流源(PMOS晶体管MP9和NMOS晶体管MN9)。当电源电压VDD减少时此问题变得更加严重。
为了处理关于用于操作浮动电流源的电压的问题，在根据本实施例的放大器电路1A中PMOS晶体管MP9的背栅被连接至其源极。这使得能够以低压操作放大器电路1A。将会在下面讨论PMOS晶体管MP9的背栅到其源极的连接的效用。
在图3中所示的运算放大器电路10A进行操作时，接收偏置电压BP3R的PMOS晶体管MP9的栅极和电源线17A之间的电压VBP3R等于PMOS晶体管MP10的栅极和源极之间的电压与PMOS晶体管MP9的栅极和源极之间的电压的总和，其中通过电源线17A提供中间电源电压VML。因此，通过下面的公式表达电压VBP3R VBP3R＝VGS(MP10)+VGS(MP9)----公式(1) 其中VGS(MP10)表示PMOS晶体管MP10的栅极和源极之间的电压，并且VGS(MP9)表示PMOS晶体管MP9的栅极和源极之间的电压。
为了操作图3中所示的运算放大器电路10A，用公式(1)表达的电压VBP3R和电流源21的最小操作电压(即，组成电流源21的晶体管的漏极和源极之间的饱和电压VDS(sat))的总和应低于中间电源电压VML。具体地，需要满足下面的条件。
VBP3R+VDS(sat)＜VML----公式(2) 从公式(2)，获得 VBP3R＜VML-VDS(sat)----公式(2’) 在这里，通常用下面的公式表达MOS晶体管的栅极和源极之间的电压VGS [数学公式1] ----公式(3) 其中 [数学公式2] ----公式(4a) ----公式(4b) 以及 ----公式(4c) 其中W表示栅极宽度；L，栅极长度；μ，迁移率；C0，每单位面积的栅氧化物膜的容量；VTO，当背栅和源极之间的电压是0V时施加的阈值电压；VB，背栅和源极之间的电压；ε0，自由空间的介电常数(8.86×10-12F/cm)；εs，半导体的相对介电常数(3.9)；q，电子的电荷量(1.6×10-12C)；t0，栅氧化物膜的厚度；以及NA，受体密度。γ取决于制造MOS晶体管的过程而变化。γ的平均值大约是0.5。
在这里，因为PMOS晶体管MP9的背栅被连接至其源极，所以PMOS晶体管MP9的背栅和源极之间的电压是零伏特。具体地，对于PMOS晶体管MP9，表示公式(3)的第三项的值是零。因此，在本实施例中，PMOS晶体管MP9的栅极和源极之间的电压VGS(MP9)减少。这使得即使当随着电源电压VDD的减少中间电源电压VML变低时也能够满足利用公式(2’)表达的条件。换言之，本实施例使得运算放大器电路10A能够实施它的低压操作。
图3中所示的运算放大器电路10A的另一特性在于低于电源电压VDD的中间电源电压VML被用于引起偏置电路2A产生偏置电压BP3R。该使用使得运算放大器电路10A能够有效地减少由PMOS晶体管MP11、MP12以及电流源21形成的电路部分的功率消耗。
在这里，对于PMOS晶体管MP11、MP12的情况前述讨论同样成立。具体地，当中间电源电压VML变得较低时，操作PMOS晶体管MP11、MP12以及电流源21变得很难。为此，为了操作PMOS晶体管MP11、MP12以及电流源21，应满足利用公式(5)表达的条件 VGS(MP11)+VGS(MP12)+VDS(sat)＜VML----公式(5) 其中VGS(MP11)表示PMOS晶体管MP11的栅极和源极之间的电压，并且VGS(MP12)表示PMOS晶体管MP12的栅极和源极之间的电压。对于PMOS晶体管MP11，因为在本实施例中PMOS晶体管MP11的背栅被连接至其源极，所以表示公式(3)的第三项的值是零。因此，在本实施例中，PMOS晶体管MP11的栅极和源极之间的电压VGS(MP11)减少。这使得即使当中间电源电压VML变得较低时(即，即使当运算放大器电路10A以较低的电压进行操作时)，也能够满足利用公式(5)表达的条件。换言之，本实施例使得运算放大器电路10A能够实施它的低压操作。
如上所述，本实施例的运算放大器电路10A能够通过引起输出级12A通过接收中间电源电压VML(其低于电源电压VDD)进行操作来减少它的功率消耗。另外，因为在输出级12A中的浮动电流源中的PMOS晶体管MP9中背栅被连接至源极，所以运算放大器电路10A实现它的低压操作。此外，因为在用于生成偏置电压BP3R的PMOS晶体管MP11中背栅被连接至源极，所以运算放大器电路10A实现它的低压操作。
图3中所示的运算放大器电路10A的构造在某些情况下可能增加偏移电压。为此，偏移电压需要根据情况进行处理。在大多数情况下，由于下面的四种因素导致在图3中所示的运算放大器电路10A中出现偏移电压 (A)组成电流镜的有源负载的PMOS晶体管MP4、MP5的阈值电压之间的差； (B)组成另一电流镜的有源负载的NMOS晶体管MN4、MN5的阈值电压之间的差； (C)组成差分对的NMOS晶体管MN1、MN2的阈值电压之间的差；以及 (D)组成另一差分对的PMOS晶体管MP1、MP2的阈值电压之间的差。
如果这四种因素被处理，那么能够解决关于偏移电压的问题。
用于处理偏移电压的出现的方法之一是将偏移消除电路添加至放大器电路1A。图5是示出要添加偏移消除电路的放大器1A的构造的电路图。注意，在图5中，图3中所示的NMOS晶体管MN3被作为电流源I1示出；图3中所示的PMOS晶体管MP3被作为电流源I2示出；并且由PMOS晶体管MP8和NMOS晶体管MN8形成的浮动电流源被作为电流源I3示出。
在图5中所示的放大器电路1A中，开关SW1被插入在PMOS晶体管MP4的漏极和PMOS晶体管MP6、MP7的源极之间，同样，开关SW2也被插入在PMOS晶体管MP5的漏极和PMOS晶体管MP6、MP7的源极之间。开关SW1和SW2是接通/断路开关，并且以下述方式被构造一旦被提供给开关SW1和SW2的控制信号被激活，那么开关SW1和SW2中的每一个的公共端子和接通端子被电气地连接在一起；一旦被提供给开关SW1和SW2的控制信号被去激活，那么开关SW1和SW2中的每一个的公共端子和断路端子被电气地连接在一起。开关SW1的公共端子被连接至PMOS晶体管MP4的漏极，开关SW1的接通端子被连接至PMOS晶体管MP7的源极，并且开关SW1的断路端子被连接至PMOS晶体管MP6的源极。另一方面，开关SW2的公共端子被连接至PMOS晶体管MP5的漏极，开关SW2的接通端子被连接至PMOS晶体管MP6的源极，并且开关SW2的断路端子被连接至PMOS晶体管MP7的源极。
类似地，开关SW3被插入在NMOS晶体管MN4的漏极和NMOS晶体管MN6、MN7的源极之间，同样，开关SW4也被插入在NMOS晶体管MN5的漏极和NMOS晶体管MN6、MN7的源极之间。开关SW3和SW4也是接通/断路开关。开关SW3的公共端子被连接至NMOS晶体管MN4的漏极，开关SW3的接通端子被连接至NMOS晶体管MN7的源极，并且开关SW3的断路端子被连接至NMOS晶体管MN6的源极。另一方面，开关SW4的公共端子被连接至NMOS晶体管MN5的漏极，开关SW4的接通端子被连接至NMOS晶体管MN6的源极，并且开关SW4的断路端子被连接至NMOS晶体管MN7的源极。
此外，开关SW5被插入在非反转输入端子In+与输入级11的两个差分晶体管对(即，成对的NMOS晶体管MN1、MN2和成对的PMOS晶体管MP1、MP2)之间，而开关SW6被插入在反转输入端子In-与输入级11的两个差分晶体管对之间。开关SW5、SW6也是接通/断路开关。开关SW5的公共端子被连接至非反转输入端子In+，开关SW5的接通端子被连接至NMOS晶体管MN1和PMOS晶体管MP1的栅极，并且开关SW5的断路端子被连接至NMOS晶体管MN2和PMOS晶体管MP2的栅极。另一方面，开关SW6的公共端子被连接至反转输入端子In-，开关SW6的接通端子被连接至NMOS晶体管MN2和PMOS晶体管MP2的栅极，并且开关SW6的断路端子被连接至NMOS晶体管MN1和PMOS晶体管MP1的栅极。
所有的开关SW1至SW6以一个与另一个联动(linkage)的方式进行操作。放大器电路1A的可能的状态是下面的两种状态。在第一状态(在下文中被称为“接通状态)中，开关SW1至SW6中的每一个的共同和接通端子被连接在一起。在第二状态(在下文中被称为“断路状态)中，开关SW1至SW6中的每一个的共同和断路端子被连接在一起。
图5中所示的开关SW1至SW6以适当的间隔在两种状态之间一起进行切换，从而时间平均偏移电压变成零。这使得能够基本上解决关于由于上述四种因素导致出现的偏移电压的问题。具体地，每次在两种状态之间一起切换开关SW1、SW2时，PMOS晶体管MP4的连接在PMOS晶体管MP6和MP7之间进行切换，而PMOS晶体管MP5的连接在PMOS晶体管MP7和MP6之间反向地进行切换。因此，由于各PMOS晶体管MP4、MP5的阈值电压之间的差导致出现的偏移电压(由因素(A)引起的偏移电压)的极性被使得相反。另外，每次在两种状态之间一起切换开关SW3、SW4时，NMOS晶体管MN4的连接在NMOS晶体管MN6和NMOS晶体管MN7之间进行切换，而NMOS晶体管MN5的连接在NMOS晶体管MN7和NMOS晶体管MN6之间进行切换。因此，由于各NMOS晶体管MN4、MN5的阈值电压之间的差导致出现的偏移电压(由因素(B)引起的偏移电压)的极性被使得相反。此外，每次在两个状态之间一起切换开关SW5、SW6时，非反转输入端子In+的连接在一组NMOS晶体管MN2和PMOS晶体管MP2与一组NMOS晶体管MN1和PMOS晶体管MP1之间进行切换，而反转输入端子In-的连接在一组NMOS晶体管MN1和PMOS晶体管MP1与一组NMOS晶体管MN2和PMOS晶体管MP2之间进行切换，其中成对的NMOS晶体管MN1、MN2和成对的PMOS晶体管MP1、MP2组成差分晶体对。因此，由于各NMOS晶体管MN1、MN2的阈值电压之间的差和各PMOS晶体管MP1、MP2的阈值电压之间的差导致出现的偏移电压(由因素(C)、(D)引起的偏移电压)的极性被使得相反。因此，用下面的公式表达从输出端子Out输出的电压VO VO＝VIN±VOS...公式(6) 其中VOS表示由于四个因素导致出现的偏移电压；并且VIN表示被输入至非反转输入端子In+的输入电压。当放大器电路1A处于在接通状态和断路状态之一时，从加减符号“±”中选择“+”。当放大器电路1A处于另一个状态时，从其中选择“-”。从而，通过以适当的间隔在两种状态之间一起改变开关SW1至SW6，以时间平均的方式使电压VO与电压VIN一致。从而，解决了关于偏移电压的问题。
例如，在图3中所示的放大器电路1A被用作用于驱动液晶显示面板的数据线的放大器的情况下，通过人眼能够将放大器的偏移电压识别为竖直条纹(在数据线的方向上延伸的条纹)。然而，在采用图5中所示的放大器电路1A作为放大器的情况下，通过以适当的间隔(例如，每个水平时段或者每个帧时段)在两种状态之间一起改变开关SW1至SW6能够消除由于放大器的偏移电压导致出现的竖直条纹。
(第二实施例) 图5是示出根据本发明的第二实施例的运算放大器电路10B的构造的电路图。运算放大器电路10B具有与图3中所示的运算放大器电路10A的构造相类似的构造。它们之间的差别如下。首先，在图5中所示的运算放大器电路10B中，放大器电路1B的输出级12B通过接收电源电压VDD和中间电源电压VMH进行操作。具体地，PMOS晶体管MP10的源极被连接至通过其施加电源电压VDD的电源线15，而NMOS晶体管MN10的源极被连接至通过其施加中间电源电压VMH的电源线17B。在这里，中间电源电压VMH是低于电源电压VDD并且高于接地电压VSS的电压。在本实施例中，中间电源电压VMH被设置为是电源电压VDD的一半的电压VDD/2。注意，像第一实施例一样，根据第二实施例的输入级11通过接收电源电压VDD和接地电压VSS进行操作。第二，在输出级12B中的浮动电流源中的NMOS晶体管MN9中背栅被连接至源极，并因此被偏置到源极的电势。注意的是，根据本实施例的PMOS晶体管MP9的背栅被偏置到电源电压VDD。第三，用于在偏置电路2B中生成偏置电压BN3R的电流源25和NMOS晶体管MN11、MN12通过接收中间电源电压VMH和电源电压VDD进行操作。第四，在用于生成偏置电压BN3R的NMOS晶体管MN11中背栅被连接至源极，并从而被偏置到源极的电势。图5中所示的运算放大器电路10B的剩下的构造与图3中所示的运算放大器电路10A的构造相同。
在图5中所示的运算放大器电路10B中，通过接收电源电压VDD和高于接地电压VSS的中间电源电压VMH的输出级12B的操作在减少输出级12B的功率消耗方面是有效的。如果中间电源电压VMH是电压VDD/2，其是电源电压VDD的一半，那么输出级12B仅消耗了当被提供有接地电压VSS时输出级12B会消耗的功率的一半。因为输出级12B被提供有高于接地电压VSS的中间电源电压VMH，所以从输出级12B输出的电压被限制到VMH+0.2V至VDD-0.2V的范围。但是，此限制没有妨碍某些应用。
关于在电源电压VDD和中间电源电压VMH的情况下的输出级12B的操作的另一个问题是难以足以操作输出级12B中的浮动电流源(由PMOS晶体管MP9和NMOS晶体管MN9形成的)的操作。通过将NMOS晶体管MN9的背栅连接至其源极根据本实施例的放大器电路1B避免了此问题。
在图5中所示的运算放大器电路10B进行操作时，接收偏置电压BN3R的NMOS晶体管MN9的栅极和电源线17B之间的电压VBN3R等于NMOS晶体管MN10的栅极和源极之间的电压与NMOS晶体管MN9的栅极和源极之间的电压的总和，其中通过电源线17B提供中间电源电压VMH。因此，通过下面的公式表达电压VBN3R VBN3R＝VGS(MN10)+VGS(Mn9)----公式(7) 其中VGS(MN10)表示NMOS晶体管MN10的栅极和源极之间的电压，并且VGS(MN9)表示NMOS晶体管MN9的栅极和源极之间的电压。
为此，为了操作图5中所示的运算放大器电路10B，必须满足用下面的公式表达的条件。
VMH+VBN3R+VDS(sat)＜VDD----公式(8) 从公式(8)，获得 VBN3R＜(VDD-VMH)-VDS(sat)----公式(8’) 在这里，因为NMOS晶体管MN9的背栅被连接至其源极所以NMOS晶体管MN9的背栅和源极之间的电压是零。具体地，对于NMOS晶体管MN9来说表示公式(3)的第三项的值是零。因此，NMOS晶体管MN9的栅极和源极之间的电压VDS(MN9)减少。这使得即使当电源电压VDD变得较低也能够满足利用公式(8’)表达的条件。换言之，运算放大器10B能够实施它的低压操作。
另外，为了引起偏置电路2B生成偏置电压BN3R，图5中所示的运算放大器电路10B使用电源电压VDD和高于接地电压VSS的中间电源电压VMH。换言之，NMOS晶体管MN11、MN12和电流源25被连接在电源线20与电源线18B之间，其中通过该电源线20提供电源电压VDD，通过该电源线18B提供中间电源电压VMH。从而，运算放大器电路10B能够有效地减少由NMOS晶体管MN11、MN12和电流源25形成的电路部分的功率消耗。
在这里，前述讨论也适用于NMOS晶体管MN11、MN12的情况。具体地，当电源电压VDD变得较低时，操作NMOS晶体管MN11、MN12以及电流源25变得很难。为此，为了操作NMOS晶体管MN11、MN12以及电流源25，需要满足用公式(9)表达的条件 VGS(MP11)+VGS(MP12)+VDS(sat)＜VDD-VMH----公式(9) 其中VGS(MP11)表示NMOS晶体管MN11的栅极和源极之间的电压，并且VGS(MP12)表示NMOS晶体管MN12的栅极和源极之间的电压。对于NMOS晶体管MN11来说，因为NMOS晶体管MN11的背栅被连接至其源极，所以表示公式(3)的第三项的值是零。因此，NMOS晶体管MN11的栅极和源极之间的电压VGS(MP11)被减少。这使得即使当电源电压VDD变得较低时(即，即使当运算放大器电路10B以较低的电压进行操作时)，也能够满足用公式(9)表达的条件。换言之，运算放大器电路10B能够实施它的低压操作。
如上所述，根据本实施例的运算放大器电路10B能够通过允许输出级12B通过接收电源电压VDD和中间电源电压VMH(其高于电源电压VSS)进行操作来减少它的功率消耗。另外，因为在输出级12B中的NMOS晶体管MN9中背栅被连接至源极，所以运算放大器电路10B能够实施它的低压操作。此外，因为在用于生成偏置电压BN3R的NMOS晶体管MN11中背栅被连接至源极，所以运算放大器电路10B实施低压操作。
图5中所示的运算放大器电路10B的构造在某些情况下也有可能增加偏移电压。为此，需要根据某些情况处理偏移电压。像第一实施例一样，通过将偏移消除电路添加至放大器电路1B，本实施例能够处理关于偏移电压的问题。图6是示出要添加偏移消除电路的放大器电路1B的构造的电路图。
通过将接通/断路开关SW1至SW6插入在图4中所示的放大器电路1B中获得图6中所示的放大器电路1B的构造。图6中所示的放大器电路1B与图4中所示的放大器电路1A在开关SW1至SW6与其它的MOS晶体管之间的连接关系方面相同。
具体地，开关SW1被插入在PMOS晶体管MP4的漏极和PMOS晶体管MP6、MP7的源极之间，同样地，开关SW2被插入在PMOS晶体管MP5的漏极和PMOS晶体管MP6、MP7的源极之间。开关SW1的公共端子被连接至PMOS晶体管MP4的漏极，开关SW1的接通端子被连接至PMOS晶体管MP7的源极，并且开关SW1的断路端子被连接至PMOS晶体管MP6的源极。另一方面，开关SW2的公共端子被连接至PMOS晶体管MP5的漏极，开关SW2的接通端子被连接至PMOS晶体管MP6的源极，并且开关SW2的断路端子被连接至PMOS晶体管MP7的源极。
类似地，开关SW3被插入在NMOS晶体管MN4的漏极和NMOS晶体管MN6、MN7的源极之间，同样地，开关SW4被插入在NMOS晶体管MN5的漏极和NMOS晶体管MN6、MN7的源极之间。开关SW3的公共端子被连接至NMOS晶体管MN4的漏极，开关SW3的接通端子被连接至NMOS晶体管MN7的源极，并且开关SW3的断路端子被连接至NMOS晶体管MN6的源极。另一方面，开关SW4的公共端子被连接至NMOS晶体管MN5的漏极，开关SW4的接通端子被连接至NMOS晶体管MN6的源极，并且开关SW4的断路端子被连接至NMOS晶体管MN7的源极。
此外，开关SW5被插入在非反转输入端子In+与输入级11的两个差分晶体管对(即，成对的NMOS晶体管MN1、MN2和成对的PMOS晶体管MP1、MP2)之间，而开关SW6被插入在反转输入端子In-与输入级11的两个差分晶体管对之间。开关SW5的公共端子被连接至非反转输入端子In+，开关SW5的接通端子被连接至NMOS晶体管MN1和PMOS晶体管MP1的栅极，并且开关SW5的断路端子被连接至NMOS晶体管MN2和PMOS晶体管MP2的栅极。另一方面，开关SW6的公共端子被连接至反转输入端子In-，开关SW6的接通端子被连接至NMOS晶体管MN2和PMOS晶体管MP2的栅极，并且开关SW6的断路端子被连接至NMOS晶体管MN1和PMOS晶体管MP1的栅极。
所有的开关SW1至SW6以一个与另一个联动的方式进行操作。放大器电路1B能够选择接通状态，其中开关SW1至SW6中的每一个的公共和接通端子被连接在一起；和断路状态，其中开关SW1至SW6中的每一个的公共和断路端子被连接在一起。与图4中所示的放大器电路1A一样，图7中所示的放大器电路1B以适当的间隔在两种状态之间一起切换开关SW1至SW6，并从而使时间平均偏移电压等于零。从而，能够基本上解决关于偏移电压的问题。
(第三实施例) 图7是示出根据本发明的第三实施例的运算放大器电路10C的构造的电路图。图7中所示的运算放大器电路10C的构造与图3中所示的运算放大器电路10A的构造相类似，并且两个运算放大器电路在下面几方面彼此不同。
首先，在图7中所示的运算放大器电路10C并不使用高于接地电压VSS并且低于电源电压VDD的中间电源电压。换言之，放大器电路1C的输出级12C通过接收电源电压VDD和接地电压VSS进行操作。具体地，PMOS晶体管MP10的源极被连接至通过其施加电源电压VDD的电源线15，而NMOS晶体管MN10的源极被连接至通过其施加接地电压VSS的地线16。另外，偏置电路2C中的所有的MOS晶体管和电流源通过接收电源电压VDD和接地电压VSS进行操作。
第二，分别在组成输出级12C中的浮动电流源的PMOS晶体管MP9和NMOS晶体管MN9中将背栅连接至源极，并且在组成输入级11C中的浮动电流源的PMOS晶体管MP8和NMOS晶体管MN8中将背栅连接至源极。换言之，分别在PMOS晶体管MP9、NMOS晶体管MN9、PMOS晶体管MP8以及NMOS晶体管MN8中背栅都分别被偏置到源极的电势。这在使得图7中所示的运算放大器电路10C能够实施它的低压操作方面是有效的。因为MOS晶体管的背栅分别被连接至其源极，所以PMOS晶体管MP8、MP9以及NMOS晶体管MN8、MN9中的每一个的栅极与源极之间的电压被减少。这有效地减少了分别被提供给PMOS晶体管MP8、MP9以及NMOS晶体管MN8、MN9的偏置电压BP3L、BP3R、BN3L、BN3R的电压电平。这使运算放大器电路10C能够以较低的电源电压VDD进行操作。
第三，分别在偏置电路2C中的PMOS晶体管MP11、MP13和NMOS晶体管MN11、MN13中将背栅连接至源极。换言之，分别在PMOS晶体管MP11、MP13和NMOS晶体管MN11、MN13中背栅都被偏置到源极的电势。这在使得图7中所示的运算放大器电路10C能够实施它的低压操作方面是有效的。因为这些MOS晶体管的背栅分别被连接至其源极，所以PMOS晶体管MP11、MP13以及NMOS晶体管MN11、MN13中的每一个的栅极与源极之间的电压被减少。这使得即使当电源电压VDD变得较低时也能够操作PMOS晶体管MP11至MP14、NMOS晶体管MN11至MN14、以及电流源21、22、25、26。换言之，这使得偏置电路2C能够以较低的电压进行操作。
如上所述，本实施例使得放大器电路1C能够通过分别将MOS晶体管的背栅连接至其源极实施它的低压操作，其中MOS晶体管组成输入级11C和输出级12C中的每一个中的浮动电流源。此外，本实施例使得偏置电路2C能够通过将MOS晶体管(PMOS晶体管MP11、MP13和NMOS晶体管MN11、MN13)的背栅连接至其源极实施它的低压操作，MOS晶体管组成用于将偏置电压提供给这些电流源的电路部分。
(液晶显示单元的应用) 上述运算放大器电路适合于被用作用于驱动器集成电路(IC)的放大器，该驱动器集成电路用于驱动液晶显示面板或者任何其它类型的显示面板。它们的效用之一是用于驱动液晶显示面板的数据线的数据线驱动器。近年来，对于液晶显示面板来说，已经出现了一种类型的数据线驱动器，其能够为甚至超过1000个沟道进行输出。被连接作为电压跟随器的超过1000个运算放大器被安装在此种数据线驱动器中。因为由数据线驱动器进行的输出的数量大，所以由作为芯片的数据线驱动器消耗的功率相应地大。结果，芯片的温度有可能上升到大约150℃，，，这是硅半导体器件上的操作极限。相反地，上述运算放大器电路(尤其地，根据第一和第二实施例的运算放大器电路)的使用使得能够显著地减少数据线驱动器的功率消耗。
图8是示出根据实施例的液晶显示面板驱动装置30的构造的框图。液晶显示面板驱动装置30包括锁存31p、31n；电平移位电路32p、32n；正侧D/A(数字到模拟)转换器(DAC)33p和负侧DAC 33n；正侧放大器34p和负侧放大器34n；开关电路35；输出端子36、37；灰阶电压生成电路38；以及电源系统39。液晶显示面板驱动装置30被构造为响应于被提供给锁存31p、31n的图像数据D1、D2从输出端子36、37分别输出用于驱动液晶显示面板的数据线的驱动电压。在这里，图像数据D1、D2指示要被驱动的相应的像素的灰阶。取决于图像数据D1、D2确定从输出端子36、37输出的驱动电压的电压电平。
锁存31p、电平移位电路32p、正侧D/A转换器(DAC)33p以及正侧放大器34p是用于响应于图像数据D1生成高于公共电压VCOM并且低于电源电压VDD的驱动电压的电路。在本实施例中，公共电压VCOM是电源电压VDD的一半的电压VDD/2。为此，从正侧放大器34p输出的驱动电压高于电压VDD/2并且低于电源电压VDD。
具体地，锁存31p锁存图像数据D1，并且将锁存的图像数据D1通过电平移位电路32p传送到正侧DAC 33p。电平移位电路32p通过移位电平将来自于锁存31p的输出的电平匹配到到正侧DAC 33p的输入的电平。正侧DAC 33p将获得的图象数据D1从数字转换成模拟。更具体地，正侧DAC 33p接收来自于灰阶电压生成电路38的灰阶电压V1+至Vm+，并且从接收到的灰阶电压V1+至Vm+中选择与图像数据D1相对应的灰阶电压。从而，正侧DAC 33p将这样选择的灰阶电压提供给正侧放大器34p。在这里，所有的灰阶电压V1+至Vm+高于电压VDD/2并且低于电源电压VDD。正侧放大器34p作为电压跟随器进行操作，并从而输出具有与从正侧DAC 33p接收到的灰阶电压相同的电压电平的驱动电压。如稍后所述，正侧放大器34p通过除了接收电源电压VDD和接地电压VSS之外还接收中间电源电压VDD/2进行操作。
另一方面，锁存31n、电平移位电路32n、负侧DAC 33n以及负侧放大器34n是用于响应于图像数据D2生成高于接地电压Vss并且低于公共电压VCOM的驱动电压的电路。在本实施例中，因为公共电压VCOM是电源电压VDD的一半的电压VDD/2，所以从负侧放大器34n输出的驱动电压高于接地电压Vss并且低于电压VDD/2。
具体地，锁存31n锁存图像数据D2，并且将锁存的图像数据D2通过电平移位电路32n传送到负侧DAC 33n。电平移位电路32n通过移位电平将来自于锁存31n的输出的电平匹配到进入负侧DAC 33n的输入的电平。负侧DAC 33n将获得的图像数据D2从数字转换成模拟。更具体地，负侧DAC 33n接收来自于灰阶电压生成电路38的灰阶电压V1-至Vm-，并且从接收到的灰阶电压V1-至Vm-中选择与图像数据D2相对应的灰阶电压。从而，负侧DAC 33n将这样选择的灰阶电压提供给负侧放大器34n。在这里，所有的灰阶电压V1-至Vm-高于电压VDD/2并且低于电源电压VDD。负侧放大器34n作为电压跟随器进行操作，并从而输出具有与从负侧DAC 33n接收到的灰阶电压相同的电压电平的驱动电压。如稍后所述，负侧放大器34n通过除了接收电源电压VDD和接地电压VSS之外还接收中间电源电压VDD/2进行操作。
开关电路35是用于切换输出端子36和输出端子37之间正侧放大器34p的连接，以及输出端子37和输出端子36之间的负侧放大器34n的连接的电路。在从输出端子36输出高于公共电压VCOM并且低于电源电压VDD的驱动电压，而从输出端子37输出高于接地电压VSS并且低于公共电压VCOM的驱动电压的情况下，开关电路35将开关35a、35d设置为导通，并且将开关35b、35c设置为截止。从而，正侧放大器34p被连接至输出端子36，并且负侧放大器34n被连接至输出端子37。因此，从输出端子36输出高于公共电压VCOM并且低于电源电压VDD的驱动电压，并且从输出端子37输出高于接地电压VSS并且低于公共电压VCOM的驱动电压。另一方面，在从输出端子36输出高于接地电压VSS并且低于公共电压VCOM的驱动电压，而从输出端子37输出高于公共电压VCOM并且低于电源电压VDD的驱动电压的情况下，开关电路35将开关35b、35c设置为导通，并且将开关35a、35d设置为截止。
灰阶电压生成电路38将灰阶电压V1+至Vm+提供给正侧DAC 33p，并且将灰阶电压V1-至Vm-提供给负侧DAC 33n。
电源系统39生成电源电压VDD、中间电源电压VDD/2以及接地电压VSS，并且将这些电压提供给液晶显示面板驱动装置30中的电路部分。
图8中所示的液晶显示面板驱动装置30使用根据第二实施例的运算放大器电路10B(图5和图6中所示的运算放大器电路)作为正侧放大器34p，和根据第一实施例的运算放大器电路10A作为负侧放大器34n。这时，被提供给被用作负侧放大器34n的运算放大器电路10A的中间电源电压VML和被提供给被用作正侧放大器34p的运算放大器电路10B的中间电源电压VMH都被设置为是电源电压VDD的一半的电压VDD/2。这使能够通过单电源线40将中间电源电压提供给正侧放大器34p和负侧放大器34n。
图9是示出从图8中所示的液晶显示面板驱动装置30输出的输出电压的范围的概念图。关于被用作正侧放大器34p的运算放大器电路10B，其输入级11通过接收电源电压VDD和接地电压VSS进行操作，而其输出级12B通过接收电源电压VDD和中间电源电压VDD/2进行操作。在这样的情况下，从正侧放大器34p输出的输出电压的范围是VDD/2+0.2(V)至VDD-0.2(V)。另一方面，关于被用作负侧放大器34n的运算放大器电路10A，其输入级11通过接收电源电压VDD和接地电压VSS进行操作，而其输出级12A通过接收接地电压Vss和中间电源电压VDD/2进行操作。在这样的情况下，从负侧放大器34n输出的输出电压的范围是VSS+0.2(V)至VDD/2-0.2(V)。图8中所示的构造不能输出VDD/2-0.2(V)至VDD+0.2(V)的范围内的驱动电压。然而，这不阻碍液晶显示面板的驱动。替代地，用于驱动液晶显示面板的运算放大器电路10A、10B的使用在减少液晶显示面板驱动装置的功率消耗方面具有优势，如上所述。
为了进一步减少液晶显示面板驱动装置30的功率消耗，期待的是，上述运算放大器电路被用作用于生成灰阶电压V1+至Vm+和灰阶电压V1-至Vm-的灰阶电压发生电路38中的γ放大器。在这里，γ放大器是用于将偏置电压提供给用于生成灰阶电压V1+至Vm+和灰阶电压V1-至Vm-的梯电阻的放大器，以允许根据想要的伽玛曲线生成灰阶电压V1+至Vm+和灰阶电压V1-至Vm-。
图10是示出使用根据各自的第一和第二实施例的运算放大器电路10A和10B作为它的γ放大器的灰阶电压生成电路38的示例的电路图。图10中所示的灰阶电压生成电路38包括正侧γ放大器41-1至41-n、负侧γ放大器42-1至42-n、以及梯电阻43。正侧γ放大器41-1至41-n分别给梯电阻43提供高于中间电源电压VDD/2并且低于电源电压VDD的偏置电压。负侧γ放大器42-1至42-n分别给梯电阻43提供高于接地电压VSS并且低于中间电源电压VDD/2的偏置电压。梯电阻43被连接在电源线与地线之间，其中通过该电源线提供电源电压VDD，通过该地线提供接地电压VSS。因此，梯电阻43通过分压生成灰阶电压V1+至Vm+和灰阶电压V1-至Vm-。这样生成的灰阶电压V1+至Vm+通过信号线44-1至44-m提供给正侧放大器34p，而这样生成的灰阶电压V1-至Vm-通过信号线45-1至45-m提供给负侧放大器34n。
在图11所示的灰阶电压生成电路38中，根据第一实施例的运算放大器电路10B被用作正侧γ放大器41-1至41-n中的每一个。其输出级12B通过接收电源电压VDD和中间电源电压VDD/2进行操作的运算放大器电路10B的使用在减少功率消耗方面是有效的。类似地，根据第二实施例的运算放大器电路10A被用作负侧γ放大器42-1至42-n中的每一个。其输出级12A通过接收接地电压VSS和中间电源电压VDD/2进行操作的运算放大器电路10A的使用在减少功率消耗方面是有效的。
已经为本发明的具体实施例提供了前述的描述。但是，注意的是，本发明能够被执行为各种修改，并且本发明不应被解释为受限于上述实施例。尤其地，应注意的是，尽管已经为其中运算放大器电路被应用于用于驱动液晶显示面板的液晶显示面板驱动装置的实施例提供了前述描述，但是本发明能够被应用于用于驱动除了液晶显示面板之外的显示面板的数据线的显示面板驱动装置。此外，根据本发明的运算放大器电路可应用于要求在较低的电压和较少的功率消耗的情况下进行操作的其它各种使用。
权利要求
1.一种运算放大器电路，包括
输入级，所述输入级生成与反转输入端子和非反转输入端子之间的电势差相对应的第一内部电流；和
输出级，所述输出级对应于所述第一内部电流驱动输出端子，其中
所述输出级包括
第一浮动电流源，所述第一内部电流流过所述第一浮动电流源；
第一输出晶体管，所述第一输出晶体管对应于所述第一浮动电流源的第一端子的电势驱动所述输出端子；以及
第二输出晶体管，所述第二输出晶体管对应于所述第一浮动电流源的第二端子的电势驱动所述输出端子，
所述第一浮动电流源包括
第一PMOS晶体管，所述第一PMOS晶体管的源极和漏极分别被连接至所述第一端子和第二端子；和
第一NMOS晶体管，所述第一NMOS晶体管的漏极和源极分别被连接至所述第一端子和第二端子，并且
在所述第一PMOS晶体管和所述第一NMOS晶体管的至少一个中，背栅被连接至源极。
2.根据权利要求1所述的运算放大器电路，其中
所述输入级通过接收电源电压和接地电压进行操作，
所述第一输出晶体管被连接在所述输出端子和电源线之间，通过所述电源线提供中间电源电压，所述中间电源电压低于所述电源电压并且高于所述接地电压，
所述第二输出晶体管被连接在所述输出端子与地线之间，通过所述地线提供所述接地电压，并且
所述第一PMOS晶体管的背栅被连接至其源极。
3.根据权利要求2所述的运算放大器电路，进一步包括将偏置电压提供给所述第一PMOS晶体管的栅极的偏置电路，其中
所述偏置电路包括被串联地一起连接在电源线和地线之间的二极管接法的PMOS晶体管和电流源，其中通过所述电源线提供所述中间电源电压，通过所述地线提供所述接地电压，
所述偏置电压被从所述二极管接法的PMOS晶体管的栅极输出至所述第一PMOS晶体管的栅极，并且
所述二极管接法的PMOS晶体管的背栅被连接至其源极。
4.根据权利要求1所述的运算放大器电路，其中，
所述输入级通过接收电源电压和接地电压进行操作，
所述第一输出晶体管被连接在所述输出端子和电源线之间，通过所述电源线提供所述电源电压，
所述第二输出晶体管被连接在所述输出端子与电源线之间，通过所述电源线提供中间电源电压，所述中间电源电压低于所述电源电压并且高于所述接地电压，并且
所述第一NMOS晶体管的背栅被连接至其源极。
5.根据权利要求4所述的运算放大器电路，进一步包括将偏置电压提供给所述第一NMOS晶体管的栅极的偏置电路，其中
所述偏置电路包括被串联地一起连接在第一电源线和第二电源线之间的二极管接法的NMOS晶体管和电流源，其中通过所述第一电源线提供所述电源电压，通过所述第二电源线提供所述中间电源电压，
所述偏置电压被从所述二极管接法的NMOS晶体管的栅极输出至所述第一NMOS晶体管的栅极，并且
所述二极管接法的NMOS晶体管的背栅被连接至其源极。
6.根据权利要求2所述的运算放大器电路，其中
所述中间电源电压是所述电源电压的一半。
7.根据权利要求1所述的运算放大器电路，其中
所述输入级包括第二浮动电流源，所述第二浮动电流源被连接在第三端子和第四端子之间，
所述输入级被构造为使得第二内部电流流过所述第二浮动电流源，所述第二内部电流对应于所述反转输入端子和所述非反转输入端子之间的电势差，
所述第二浮动电流源包括
第二PMOS晶体管，所述第二PMOS晶体管的源极和漏极分别被连接至所述第三端子和第四端子；和
第二NMOS晶体管，所述第二NMOS晶体管的漏极和源极分别被连接至所述第三端子和第四端子；并且
在所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管以及第二NMOS晶体管的每一个中，背栅被连接至所述源极。
8.根据权利要求2所述的运算放大器电路，其中
所述输入级包括
第一差分晶体管对，所述第一差分晶体管对包括第三NMOS晶体管和第四NMOS晶体管；和
第二差分晶体管对，所述第二差分晶体管对包括其栅极被连接至所述第三NMOS晶体管的栅极的第三PMOS晶体管；和其栅极被连接至所述第四NMOS晶体管的栅极的第四PMOS晶体管，
所述第三NMOS晶体管和所述第三PMOS晶体管的栅极被连接至所述反转输入端子和所述非反转输入端子中的一个，并且
所述第四NMOS晶体管和所述第四PMOS晶体管的栅极被连接至所述反转输入端子和所述非反转输入端子中的另一个。
9.根据权利要求8所述的运算放大器电路，其中
所述输入级进一步包括
第一开关，所述第一开关在所述反转输入端子与所述第三NMOS晶体管和所述第三PMOS晶体管的栅极的连接和所述反转输入端子与所述第四NMOS晶体管和所述第四PMOS晶体管的栅极的连接之间执行切换；和
第二开关，所述第二开关在所述非反转输入端子与所述第三NMOS晶体管和所述第三PMOS晶体管的栅极的连接和所述非反转输入端子与所述第四NMOS晶体管和所述第四PMOS晶体管的栅极的连接之间执行切换。
10.根据权利要求8所述的运算放大器电路，进一步包括第一共源共栅电流镜，所述第一共源共栅电流镜被连接至所述第一差分晶体管对并且用于将所述第一内部电流提供给所述第一浮动电流源，其中
所述第一共源共栅电流镜包括
第五和第六PMOS晶体管，其栅极被施加有公共偏置电压；
第七和第八PMOS晶体管，其栅极被共同地连接至所述第五PMOS晶体管的漏极，所述第七和第八PMOS晶体管用作有源负载；
第三开关，所述第三开关在所述第七PMOS晶体管的漏极与所述第五PMOS晶体管的源极的连接和所述第七PMOS晶体管的漏极与所述第六PMOS晶体管的源极的连接之间执行切换；以及
第四开关，所述第四开关在所述第八PMOS晶体管的漏极与所述第五PMOS晶体管的源极的连接和所述第八PMOS晶体管的漏极与所述第六PMOS晶体管的源极的连接之间执行切换。
11.根据权利要求8所述的运算放大器电路，进一步包括第二共源共栅电流镜，所述第二共源共栅电流镜被连接至所述第二差分晶体管对并且接收来自于所述第一浮动电流源的所述第一内部电流，其中
所述第二共源共栅电流镜包括
第五和第六NMOS晶体管，其栅极被施加有公共偏置电压；
第七和第八NMOS晶体管，其栅极被共同地连接至所述第五NMOS晶体管的漏极，所述第七和第八NMOS晶体管用作有源负载；
第五开关，所述第五开关在所述第七NMOS晶体管的漏极与所述第五NMOS晶体管的源极的连接和所述第七NMOS晶体管的漏极与所述第六NMOS晶体管的源极的连接之间执行切换；以及
第六开关，所述第六开关在所述第八NMOS晶体管的漏极与所述第五NMOS晶体管的源极的连接和所述第八NMOS晶体管的漏极与所述第六NMOS晶体管的源极的连接之间执行切换。
12.一种用于生成用于驱动显示面板的驱动电压的显示面板驱动装置，所述装置包括
正侧放大器，所述正侧放大器生成在电源电压和是所述电源电压的一半的中间电源电压之间的范围内的第一驱动电压；和
负侧放大器，所述负侧放大器生成在接地电压和所述中间电源电压的范围内的第二驱动电压，其中
所述正侧放大器和所述负侧放大器中的每一个包括
输入级，所述输入级生成与输入端子和输出端子之间的电势差相对应的内部电流；和
输出级，所述输出级对应于所述内部电流从所述输出端子输出所述第一和第二驱动电压中的任何一个，
所述输出级包括
浮动电流源，所述内部电流流过所述浮动电流源；
第一输出晶体管，所述第一输出晶体管对应于所述浮动电流源的第一端子的电势驱动所述输出端子；以及
第二输出晶体管，所述第二输出晶体管对应于所述浮动电流源的第二端子的电势驱动所述输出端子，
所述浮动电流源包括
PMOS晶体管，所述PMOS晶体管的源极和漏极分别被连接至所述第一端子和第二端子；和
NMOS晶体管，所述NMOS晶体管的漏极和源极分别被连接至所述第一端子和第二端子，
在所述正侧放大器的所述输出级中的所述浮动电流源中的所述PMOS晶体管中，背栅被连接至所述源极，并且
在所述负侧放大器的所述输出级中的所述浮动电流源中的所述NMOS晶体管中，背栅被连接至所述源极。
13.根据权利要求12所述的显示面板驱动装置，其中
所述正侧放大器的所述第一输出晶体管被连接在电源线和所述输出端子之间，其中通过所述电源线提供所述中间电源电压，并且
所述正侧放大器的所述第二输出晶体管被连接在所述输出端子与地线之间，其中通过所述地线提供所述接地电压。
14.根据权利要求12所述的显示面板驱动装置，其中
所述负侧放大器的所述第一输出晶体管被连接在所述输出端子和电源线之间，其中通过所述电源线提供所述电源电压，并且
所述负侧放大器的所述第二输出晶体管被连接在所述输出端子与电源线之间，其中通过所述电源线提供所述中间电源电压。
15.一种用于生成用于驱动显示面板的驱动电压的显示面板驱动装置，所述装置包括
灰阶电压提供电路，所述灰阶电压提供电路提供多个灰阶电压；
D/A转换器，所述D/A转换器取决于图像数据选择所述多个灰阶电压中的一个；以及
放大器，所述放大器生成与所选择的灰阶电压相对应的驱动电压，其中
所述灰阶电压提供电路包括
正侧γ放大器，所述正侧γ放大器生成在电源电压与是所述电源电压的一半的中间电源电压之间的范围内的正侧偏置电压；
负侧γ放大器，所述负侧γ放大器生成在所述中间电源电压与接地电压之间的范围内的负侧偏置电压；以及
梯电阻，所述梯电阻在接收了所述正侧偏置电压和所述负侧偏置电压时通过分压生成所述灰阶电压，并且
所述正侧γ放大器和负侧γ放大器中的每一个包括
输入级，所述输入级生成与输入端子和输出端子之间的电势差相对应的内部电流；和
输出级，所述输出级响应于所述内部电流从所述输出端子输出所述正侧偏置电压和所述负侧偏置电压中的任何一个，
所述输出级包括
浮动电流源，其中所述内部电流流过所述浮动电流源；
第一输出晶体管，所述第一输出晶体管对应于所述浮动电流源的第一端子的电势驱动所述输出端子；以及
第二输出晶体管，所述第二输出晶体管对应于所述浮动电流源的第二端子的电势驱动所述输出端子，
所述浮动电流源包括
PMOS晶体管，所述PMOS晶体管的源极和漏极分别被连接至所述第一端子和第二端子；和
NMOS晶体管，所述NMOS晶体管的漏极和源极分别被连接至所述第一端子和第二端子，
在所述正侧γ放大器的所述输出级中的所述浮动电流源中的所述PMOS晶体管中，背栅被连接至所述源极，以及
在所述负侧γ放大器的所述输出级中的所述浮动电流源中的所述NMOS晶体管中，背栅被连接至所述源极。
16.根据权利要求15所述的显示面板驱动装置，其中
所述正侧γ放大器的所述第一输出晶体管被连接在电源线和所述输出端子之间，通过所述电源线提供所述中间电源电压，并且
所述正侧γ放大器的所述第二输出晶体管被连接在所述输出端子与地线之间，通过所述地线提供所述接地电压。
17.根据权利要求15所述的显示面板驱动装置，其中
所述负侧γ放大器的所述第一输出晶体管被连接在所述输出端子和电源线之间，通过所述电源线提供所述电源电压，并且
所述负侧γ放大器的所述第二输出晶体管被连接在所述输出端子与电源线之间，通过所述电源线提供所述中间电电压。
全文摘要
本发明提供了运算放大器电路和显示面板驱动装置。运算放大器电路包括输入级，该输入级用于生成与反转与非反转输入端子之间的电势差相对应的内部电流；和输出级，该输出级用于响应于内部电流驱动输出端子。输出端子包括浮动电流源，内部电流流过该浮动电流源；PMOS晶体管，该PMOS晶体管用于对应于浮动电流源的第一端子的电势驱动输出端子；以及NMOS晶体管，该NMOS晶体管用于对应于浮动电流源的第二端子的电势驱动输出端子。浮动电流源包括PMOS晶体管，其源极和漏极分别被连接至第一和第二端子；和NMOS晶体管，其漏极和源极分别被连接至第一和第二端子。后面的PMOS晶体管的背栅被连接至其源极。
文档编号H03F3/45GK101645694SQ20091016498
公开日2010年2月10日 申请日期2009年8月5日 优先权日2008年8月5日
发明者西村浩一 申请人:恩益禧电子股份有限公司