专利名称：开关装置及其控制信号产生器的制作方法
技术领域：
本发明涉及一种开关装置及其控制信号产生器，且特别是有关于一种可产生多 段波形的控制电压的开关装置及其控制信号产生器。
背景技术：
现有技术中开关会通过一控制信号来加以控制。当开关的状态迅速地被切换 时，会导致开关两侧的电荷快速中和，而使开关的两侧信号快速地达到平衡或达到预定 电平。然而，在某些电路应用会因信号快速平衡，而导致非预期结果，例如产生瞬间 的大电流而造成功率下降(Power drop)...等。为了克服上述非预期的效应，通常会延长 控制信号的电平切换的时间，以避免开关两侧信号快速地平衡。然而，这样作法却会导 致开关两侧的信号的反应时间(response time)过长。请参考图1，图1为现有的利用控制信号OPC控制开关10的操作的示意图。其 中，开关10连接于第一端点A和第二端点B之间，用以建立或断开第一端点A和第二端 点B之间的连结。一般说来，当控制信号OPC为低电平，开关10会关闭(turned off)， 而使第一端点A和第二端点B之间的连结断开；而当控制信号OPC为高电平，开关10 会开启(tumedon)，而建立起第一端点A和第二端点B之间的连结。此外，对另一种形 式的开关10而言，当控制信号OPC为低电平，开关10会开启；而当控制信号OPC为高 电平，开关10会关闭。请参考图2并同时参照图1。图2为图1的控制信号OPC的时序图。在此情况 下，因控制信号OPC的电平切换的时间过短，故容易造成上述功率下降(power drop)的 问题。请参考图3并同时参照图1。图3为图1的控制信号OPC的另一时序图。在此 情况下，因控制信号OPC的电平切换的时间过长，故容易造成上述开关两侧的信号的反 应时间过长的问题。
发明内容
本发明提供一种控制信号产生器，用以产生合适的控制信号，以在避免开关反 应过慢以及避免因瞬间大电流所造成的功率下降(Powerdrop)的问题上取得一平衡点。本发明提供一种开关装置，其具有一开关以及一控制信号产生器。上述的控制 信号产生器适于产生合适的控制信号，以在避免开关反应过慢以及避免因瞬间大电流所 造成的功率下降的问题上取得一平衡点。本发明提出一种控制信号产生器，适于产生用以控制一开关的开启及关闭的一 控制信号。上述的控制信号产生器包括一反相器以及一调节电路。反相器的输入端接 收一输入电压，反相器的输出端输出控制信号。调节电路包括一开关元件以及一电容。 其中开关元件的一第一端连接反相器的输出端，开关元件的一第二端连接一第一系统 电压，开关元件的一第三端连接电容的一第一端，而电容的一第二端连接一第二系统电压。本发明提出一种开关装置。上述的开关装置包括一开关以及一控制信号产生 器。上述的控制信号产生器适于产生一控制信号，以控制开关的开启及关闭。上述的控 制信号产生器包括一反相器以及一调节电路。反相器的输入端接收一输入电压，反相器 的输出端输出控制信号。上述的调节电路包括一开关元件以及一电容。开关元件的一第 一端连接反相器的输出端，开关元件的一第二端连接一第一系统电压，开关元件的一第 三端连接电容的一第一端，而电容的一第二端连接一第二系统电压。在本发明的一实施例中，上述的第一系统电压高于第二系统电压。在本发明的一实施例中，上述的反相器包括一第一晶体管以及一第二晶体管。 第一晶体管的一第一端连接第一系统电压，第一晶体管的一第二端接收输入电压，而第 一晶体管的一第三端输出控制信号。第二晶体管的一第一端连接第一晶体管的第三端并 输出控制信号，第二晶体管的一第二端接收输入电压并连接第一晶体管的第二端，而第 二晶体管的一第三端连接第二系统电压。在本发明的一实施例中，上述的控制信号产生器还包括一电流源。上述的电流 源连接于第一晶体管的第一端与第一系统电压之间，用以提供一输入电流至反相器。在本发明的一实施例中，上述的第一系统电压低于第二系统电压。在本发明的一实施例中，上述的反相器包括一第一晶体管以及一第二晶体管。 第一晶体管的一第一端连接第二系统电压，第一晶体管的一第二端接收输入电压，而第 一晶体管的一第三端输出控制信号。第二晶体管的一第一端连接第一晶体管的第三端并 输出控制信号，第二晶体管的一第二端接收输入电压并连接第一晶体管的第二端，而第 二晶体管的一第三端连接第一系统电压。在本发明的一实施例中，上述的控制信号产生器还包括一电流源。上述的电流 源连接于第二晶体管的第三端与第二系统电压之间，用以提供一输入电流至反相器。在本发明的一实施例中，上述额控制信号产生器还包括一电流源，连接于反相 器，用以提供一输入电流至反相器。在本发明的一实施例中，上述的开关元件为一个N型金属氧化半导体场效晶体 管(NMOSFET)。在本发明的一实施例中，上述的开关元件为一个P型金属氧化半导体场效晶体 管(PMOSFET)。基于上述各实施例，本发明通过对调节电路的电容进行充电，而控制上述调节 电路的开关元件的操作。其中当调节电路的开关元件开启时，调节电路的电容会被充 电，而使控制信号产生器所输出的控制信号的电平以较缓慢的速度在改变；而当调节电 路的开关元件关闭时，则停止对电容进行充电，而使控制信号产生器所输出的控制信号 的电平以较迅速的速度在改变。如此，即可在避免开关反应过慢以及避免功率下降的问 题上取得一平衡点。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作 详细说明如下。
图1为现有的利用控制信号控制开关的操作的示意图；图2为图1的控制信号OPC的时序图；图3为图1的控制信号OPC的另一时序图；图4为本发明一实施例的开关装置的电路图；图5为图4中输入电压IN与控制信号OPCl的时序图；图6为本发明另一实施例的开关装置的电路图；图7为图6中输入电压IN与控制信号OPC2的时序图。附图中主要元件符号说明10-开关；40、60-开关装置；42、62-控制信号产生器；44、64-反相器；46、66-调节电路；48、68-电流源；A-第一端点；B-第二端点；MPl-第一晶体管；MNl-第二晶体管；MP2、MN2-开关元件； Cl、C2-电容；IN-输入电压；OPC、OPCl、OPC2-控制信号；VCC-系统电压；GND-接地电压；Tl T3、Ta Tc-时间点； Va、Vb-电平。
具体实施例方式请参考图4和图5。图4为本发明一实施例的开关装置的电路图，图5为图4中 一输入电压IN与一控制信号OPCl的时序图。开关装置40具有开关10和控制信号产生器 42。开关10连接于第一端点A和第二端点B之间，用以建立或断开第一端点A和第二端 点B之间的连结。一般说来，当控制信号OPCl为低电平，开关10会关闭，而使第一端点 A和第二端点B之间的连结断开；而当控制信号OPCl为高电平，开关10会开启，而建立 起第一端点A和第二端点B之间的连结。此外，对另一种形式的开关10而言，当控制信 号OPCl为低电平，开关10会开启；而当控制信号OPCl为高电平，开关10会关闭。控制信号产生器42连接于开关10，用于产生控制信号OPC1，以控制开关10的 开启及关闭。控制信号产生器42具有反相器44以及调节电路46。反相器44的输入端 接收输入电压IN，而反相器44的输出端则输出控制信号OPC1。调节电路46包括开关 元件MN2以及电容Cl。其中开关元件MN2的第一端连接反相器44的输出端，开关元 件MN2的第二端连接系统电压VCC，开关元件MN2的第三端连接电容Cl的第一端， 而电容Cl的第二端则连接接地电压GND。在本实施例中，系统电压VCC称为第一系统 电压，而接地电压GND称为第二系统电压。此外，开关元件MN2为一个N型金属氧化 半导体场效晶体管(NMOSFET)，且其第一端、第二端和第三端分别为其漏极、栅极和 源极。此外，第一系统电压VCC为正电压，而第二系统电压GND则为接地电压。但 本发明并不以此为限，例如开关元件MN2可以是一个双极结型晶体管(Bipolar Junction Transistor, BJT)，而第一系统电压VCC只要大于第二系统电压GND即可。在本实施例中，控制信号产生器42还包括一电流源48，连接于反相器44，用以提供输入电流至反相器44。值得注意地，电流源48存在的目的在于强化对电容C1充电 时的效能，故对本发明来说，电流源48是选择性的元件。换言之，在本发明的一实施例 中，反相器44可直接连接于第一系统电压VCC。反相器44具有第一晶体管MP1和第二晶体管MN1。第一晶体管MP1的第一端 连接第一系统电压VCC，第一晶体管的第二端接收输入电压IN，而第一晶体管MP1的第 三端输出控制信号OPC1。至于第二晶体管MN1，其第一端连接第一晶体管MP1的第三 端并输出控制信号OPC1，其第二端接收输入电压IN并连接第一晶体管MP1的第二端， 而其第三端连接第二系统电压GND。在本实施例中，第一晶体管MP1为一个P型金属 氧化半导体场效晶体管(PMOSFET)，而其第一端、第二端及第三端分别为其源极、栅极 和漏极；第二晶体管MN1则为一个N型金属氧化半导体场效晶体管(NMOSFET)，而其 第一端、第二端及第三端分别为其漏极、栅极和源极。当在时间点T1时，输入电压IN的电平由低电平切换至高电平，而使得第二晶体 管MN1导通，并使第一晶体管MP1关闭，而导致控制信号OPC1的电平由第一系统电压 VCC降至第二系统电压GND。当在时间点T2时，输入电压IN的电平由高电平切换至低电平，而使得第一晶体 管MP1导通，并使第二晶体管MN1关闭。此时，因开关元件MN2的栅极连接于第一系 统电压VCC，故开关元件MN2会开启，而使得电容C1因其两侧分别电性连接于系统电 压VCC和接地电压GND而被充电，进而使得电容C1连接于开关元件MN2的该侧的电 平上升。如此一来，在时间点T2 T3的期间，控制信号OPC1的电平以及电容C1连 接于开关元件MN2的该侧的电平会逐渐地上升。当控制信号OPC1的电平在时间点T3被提升到电平Va时，因开关元件MN2的 栅极和源极之间的电压差小于开关元件MN2的阈值电压(thresholdvoltage)，而使得开关 元件MN2关闭。如此，在时间点T3之后，电容C1与第一系统电压VCC之间的电性连 结会被切断，而使得控制信号0PC1的电平得以在时间点T3之后，被迅速地由电平Va提 升至第一系统电压VCC。因控制信号0PC1的电平由第二系统电压GND提升到电平Va所需的时间会因对 电容C1充电而被延长，故可降低因瞬间大电流所造成的功率下降(Power drop)的机率。 此外，因控制信号0PC1的电平在时间点T3迅速地由电平Va提升至第一系统电压VCC， 故相较于图3的控制信号0PC对于开关10的影响，开关10在控制信号0PC1的控制下 其两侧的信号的反应速度会变快。总言之，通过所产生的控制信号0PC1，即可在避免开 关反应过慢以及避免因瞬间大电流所造成的功率下降的问题上取得一平衡点。请参考图6和图7。图6为本发明另一实施例的开关装置的电路图，图7为图6 中输入电压IN与控制信号0PC2的时序图。开关装置60具有开关10和控制信号产生器 62。开关10的功能及操作方式可参见上面的说明，在此即不再赘述。控制信号产生器62连接于开关10，用于产生控制信号0PC2，以控制开关10的 开启及关闭。控制信号产生器62具有反相器64以及调节电路66。反相器64的输入端 接收输入电压IN，而反相器64的输出端则输出控制信号0PC2。调节电路66包括一开关元件MP2以及一电容C2。其中，开关元件MP2的第 一端连接反相器44的输出端，开关元件MP2的第二端连接接地电压GND，开关元件MP2的第三端连接电容C2的第一端，而电容C2的第二端则连接系统电压VCC。与前 一个实施例不同的是，在本实施例中，接地电压GND称为第一系统电压，而系统电压 VCC称为第二系统电压。此外，开关元件MP2为一个P型金属氧化半导体场效晶体管 (PMOSFET)，且其第一端、第二端和第三端分别为其漏极、栅极和源极。此外，第一系 统电压GND为接地电压，而第二系统电压VCC则为正电压。但本发明并不以此为限， 例如开关元件MP2可以是一个双极结型晶体管(Bipolar Junction Transistor，BJT)，而 第一系统电压GND只要小于第二系统电压VCC即可。在本实施例中，控制信号产生器62还包括一电流源68，连接于反相器64，用以 产生电流。值得注意地，电流源68存在的目的在于强化对电容C2放电时的效能，故对 本发明来说，电流源68是选择性的元件。换言之，在本发明的一实施例中，反相器64 可直接连接于第一系统电压GND。反相器64具有第一晶体管MPl和第二晶体管MNl。第一晶体管MPl的第一端 连接系统电压VCC，第一晶体管的第二端接收输入电压IN，而第一晶体管MPl的第三端 输出控制信号0PC2。至于第二晶体管MN1，其第一端连接第一晶体管MPl的第三端并 输出控制信号0PC2，其第二端接收输入电压IN并连接第一晶体管MPl的第二端，而其 第三端连接接地电压GND。在本实施例中，第一晶体管MPl为一个P型金属氧化半导 体场效晶体管(PMOSFET)，而其第一端、第二端及第三端分别为其源极、栅极和漏极； 第二晶体管MNl则为一个N型金属氧化半导体场效晶体管(NM0SFET)，而其第一端、 第二端及第三端分别为其漏极、栅极和源极。当在时间点Ta时，输入电压IN的电平由高电平切换至低电平，而使得第一晶体 管MPl导通，并使第二晶体管MNl关闭，而导致控制信号0PC2的电平由接地电压GND 提升至系统电压VCC。当在时间点Tb时，输入电压IN的电平由低电平切换至高电平，而使得第二晶 体管MNl导通，并使第一晶体管MPl关闭。此时，因开关元件MP2的栅极连接于系统 电压GND，故开关元件MP2会开启，而使得电容C2因其两侧分别电性连接于系统电压 VCC和接地电压GND而被放电，进而使得电容C2连接于开关元件MP2的该侧的电平下 降。如此一来，在时间点Tb Tc的期间，控制信号0PC2的电平以及电容C2连接于开 关元件MP2的该侧的电平会逐渐地下降。当控制信号0PC2的电平在时间点Tc被降至电平Vb时，因开关元件MP2的栅 极和源极之间的电压差小于开关元件MP2的阈值电压，而使得开关元件MP2关闭。如 此，在时间点Tc之后，电容C2与接地电压GND之间的电性连结会被切断，而使得控制 信号0PC2的电平得以在时间点Tc之后，被迅速地由电平Vb降至接地电压GND。因控制信号0PC2的电平由系统电压VCC降至电平Vb所需的时间会因电容C2 放电而被延长，故可降低因瞬间大电流所造成的功率下降(Powerdrop)的机率。此外， 因控制信号0PC2的电平在时间点Tc迅速地由电平Vb降至接地电压GND，故开关10两 侧的信号的反应速度在时间点Tc时会变快。基于上述各实施例，本发明通过对调节电路的电容进行充电，而控制上述调节 电路的开关元件的操作。其中当调节电路的开关元件开启时，调节电路的电容会被充/ 放电，而使控制信号产生器所输出的控制信号的电平以较缓慢的速度在改变；而当调节电路的开关元件关闭时，则停止对电容进行充/放电，而使控制信号产生器所输出的控 制信号的电平以较迅速的速度在改变。如此，即可在避免开关反应过慢以及避免因瞬间 大电流所造成的功率下降(Power drop)的问题上取得一平衡点。 最后应说明的是以上实施例仅用以说明本发明的技术方案，而非对其限制； 尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其 依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等 同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方 案的精神和范围。
权利要求
1.一种控制信号产生器，用于一控制信号，以控制一开关的开启及关闭，该控制信 号产生器包括一反相器，其输入端接收一输入电压，其输出端输出该控制信号；以及 一调节电路，该调节电路包括一开关元件以及一电容，其中该开关元件的一第一端 连接该反相器的该输出端，该开关元件的一第二端连接一第一系统电压，该开关元件的 一第三端连接该电容的一第一端，而该电容的一第二端连接一第二系统电压。
2.根据权利要求1所述的控制信号产生器，其中该第一系统电压高于该第二系统电压。
3.根据权利要求2所述的控制信号产生器，其中该反相器包括一第一晶体管，该第一晶体管的一第一端连接该第一系统电压，该第一晶体管的一 第二端接收该输入电压，而该第一晶体管的一第三端输出该控制信号；以及一第二晶体管，该第二晶体管的一第一端连接该第一晶体管的第三端并输出该控制 信号，该第二晶体管的一第二端接收该输入电压并连接该第一晶体管的第二端，而该第 二晶体管的一第三端连接该第二系统电压。
4.根据权利要求3所述的控制信号产生器，还包括一电流源，连接于该第一晶体管的第一端与该第一系统电压之间，用以提供一输入 电流至该反相器。
5.根据权利要求1所述的控制信号产生器，其中该第一系统电压低于该第二系统电压。
6.如根据权利要求5所述的控制信号产生器，其中该反相器包括一第一晶体管，该第一晶体管的一第一端连接该第二系统电压，该第一晶体管的一 第二端接收该输入电压，而该第一晶体管的一第三端输出该控制信号；以及一第二晶体管，该第二晶体管的一第一端连接该第一晶体管的第三端并输出该控制 信号，该第二晶体管的一第二端接收该输入电压并连接该第一晶体管的第二端，而该第 二晶体管的一第三端连接该第一系统电压。
7.根据权利要求6所述的控制信号产生器，还包括一电流源，连接于该第二晶体管的第三端与该第二系统电压之间，用以提供一输入 电流至该反相器。
8.根据权利要求1所述的控制信号产生器，还包括一电流源，连接于该反相器，用以提供一输入电流至该反相器。
9.根据权利要求1所述的控制信号产生器，其中该开关元件为一N型金属氧化半导体 场效晶体管(NMOSFET)，且该第二端为该N型金属氧化半导体场效晶体管的栅极。
10.根据权利要求1所述的控制信号产生器，其中该开关元件为一P型金属氧化半导 体场效晶体管(PMOSFET)，且该第二端为该P型金属氧化半导体场效晶体管的栅极。
11.一种开关装置，包括 一开关；以及一控制信号产生器，连接于该开关，适于产生一控制信号，以控制该开关的开启及 关闭，该控制信号产生器包括一反相器，其输入端接收一输入电压，其输出端输出该控制信号；以及一调节电路，该调节电路包括一开关元件以及一电容，其中该开关元件的一第一端 连接该反相器的该输出端，该开关元件的一第二端连接一第一系统电压，该开关元件的 一第三端连接该电容的一第一端，而该电容的一第二端连接一第二系统电压。
12.根据权利要求11所述的开关装置，其中该第一系统电压高于该第二系统电压。
13.根据权利要求12所述的开关装置，其中该反相器包括一第一晶体管，该第一晶体管的一第一端连接该第一系统电压，该第一晶体管的一 第二端接收该输入电压，而该第一晶体管的一第三端输出该控制信号；以及一第二晶体管，该第二晶体管的一第一端连接该第一晶体管的第三端并输出该控制 信号，该第二晶体管的一第二端接收该输入电压并连接该第一晶体管的第二端，而该第 二晶体管的一第三端连接该第二系统电压。
14.根据权利要求13所述的开关装置，其中该控制信号产生器还包括一电流源，连接于该第一晶体管的第一端与该第一系统电压之间，用以提供一输入 电流至该反相器。
15.根据权利要求11所述的开关装置，其中该第一系统电压低于该第二系统电压。
16.根据权利要求15所述的开关装置，其中该反相器包括一第一晶体管，该第一晶体管的一第一端连接该第二系统电压，该第一晶体管的一 第二端接收该输入电压，而该第一晶体管的一第三端输出该控制信号；以及一第二晶体管，该第二晶体管的一第一端连接该第一晶体管的第三端并输出该控制 信号，该第二晶体管的一第二端接收该输入电压并连接该第一晶体管的第二端，而该第 二晶体管的一第三端连接该第一系统电压。
17.根据权利要求16所述的开关装置，其中该控制信号产生器还包括一电流源，连接于该第二晶体管的第三端与该第二系统电压之间，用以提供一输入 电流至该反相器。
18.根据权利要求11所述的开关装置，其中该控制信号产生器还包括一电流源，连接于该反相器，用以提供一输入电流至该反相器。
19.根据权利要求11所述的开关装置，其中该开关元件为一N型金属氧化半导体场效 根据权利要求晶体管(NMOSFET)，且该第二端为该N型金属氧化半导体场效晶体管的 栅极。
20.根据权利要求11所述的开关装置，其中该开关元件为一P型金属氧化半导体场效 晶体管(PMOSFET)，且该第二端为该P型金属氧化半导体场效晶体管的栅极。
全文摘要
本发明提供了一种开关装置及其控制信号产生器。上述的控制信号产生器适于产生一控制信号，以控制该开关的开启及关闭。该控制信号产生器包括一反相器以及一调节电路。反相器的输入端接收一输入电压，反相器的输出端输出该控制信号。该调节电路包括一开关元件以及一电容。该开关元件的一第一端连接该反相器的该输出端，该开关元件的一第二端连接一第一系统电压，该开关元件的一第三端连接该电容的一第一端，而该电容的一第二端连接一第二系统电压。
文档编号H03K17/56GK102025347SQ20091016908
公开日2011年4月20日 申请日期2009年9月21日 优先权日2009年9月21日
发明者黄如琳 申请人:联咏科技股份有限公司