专利名称：采用数字校准技术的恒定增益时间放大器的制作方法
技术领域：
本发明属于集成电路技术领域，具体涉及一种采用数字校准技术的恒定增益时间 放大器。
背景技术：
在当今混合信号集成电路设计领域中，时间数字转换器正扮演着越来越重要的角 色；而时间放大器，在最近兴起的采用时间放大技术提高分辨率的时间数字转换器中，是核 心器件。现有技术中，时间测量电路(时间数字转换器)为了把两个信号沿间的时间差数 字化，往往会使用最小延时器件，即所使用的工艺下的优化过的缓冲器或反相器，作为延时 单元将沿间时间差分割从而进行测量，但采用这种方法的时间数字转换器的分辨率由于受 限于工艺条件而无法做的较高。同时，也有提高分辨率的各种技术使时间数字转换器的分 辨率高于最小延时器件的延时，这些技术包括Vernier Line (范尼尔链技术)，延时链插 值法，脉冲缩减链技术，脉冲拉长技术，无源插值技术等。其中，脉冲拉长技术实现了时间差 的放大，但由于该技术采用模拟电路方式实现，因此其性能会随工艺尺寸下降而恶化，如同 大部分模拟电路一样，从而违背了时间数字转换器的初衷，即克服模拟电路受工艺的影响 而采用数字电路方式。其他几种技术可以在一定程度上提高分辨率，但其优化空间则非常 有限，有的仍然采用模拟电路作为核心，有的则只能通过直接持续性分割的方法使分辨率 受限于判定电路(比较器、触发器等)的精度极限。相比之下，采用将时间间隔放大再进行 分割的技术则具有更加广阔的上升空间，如果能保证放大的精度，则分辨率可以实现无限 提高，因此时间放大技术已成为时间数字转换器分辨率提高过程中一项核心性的技术。就时间放大器本身而言，目前仅有三种实现方式利用对固定电容充电电流 的变化控制而实现的脉冲拉长技术，利用DLL(延时锁相环)的时间差复制技术，和利 用RS-latch(RS锁存器)的亚稳态实现的时间放大技术。其中前两种技术的实现关键 均为模拟技术方式——第一种为模拟核心开环应用无校准，第二种为数字核心闭环应用 模拟校准——对工艺的依赖性很严重；第三种仍为模拟方式，但其增益对工艺的依赖可 以通过利用电容和数字原件相对独立的特性而抵消，然而其应用方式为开环，所以精确 iSWftJIi^r nTjAL M. Lee and A. A. Abidi,"A 9b, 1. 25ps resolution coarse-fine time-to-digital converter in 90nm CMOS that amplifies a time residue," IEEE J. Solid-State Circuits，vol. 43，no. 4，pp. 769-777，Apr. 2008，如图 1 所示。此电路由延 时器件1 2，两个RS锁存器3 4和5 6，输出电容7 10，输出逻辑11 14组成，并 上下两部分对称，即1和2相同，3、4、5、6均相同，7、8、9、10均相同，11、12、13、14均相同。 其中缓冲器1和2产生延时T。ff ；在两个输入信号VA、VB上升沿间的时间差为Tin的情况下， 3 4和5 6两个RS锁存器分别用来对输入时间差为T。ff-Tin和T。ff+Tin的两组上升沿进 行再生，从而将再生时间相对于输入时间差的曲线分别左右平移一个T。ff，如图2所示的曲 线20和曲线21。曲线的斜率由输出电容7 10决定，经过反相器11 14的逻辑控制， 从而形成最后的时间放大曲线，如图2中曲线22所示。该时间放大器的放大倍数表达式如下
权利要求
1.一种采用数字校准技术的恒定增益时间放大器，其特征在于，由传统的开环应用的 时间放大器(30)、放大校准切换开关(31) (38)、开关信号产生电路(39) (45)、校准 用的激励信号产生电路(46) (52)、工作状态检测电路(53) (67)、控制信号产生电路 (68)经电路连接构成，并且具有三个输入信号A、B、Reset和两个输出信号Ao、Bo，其中A、 B是具有需要放大的时间差Tin的两个上升沿信号，以方波形式体现；Reset为整个时间放 大器的复位信号，“0”有效；Ao、Bo为具有被放大了时间差Tout = AWin的两个上升沿信 号，仍以方波形式体现，其中AT为放大倍数。
2.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于，由
图1所示的传统的开环应用的时间放大器(30)作为时间放大器件，在输入信号周期中的有 效期——即上升沿和高电平期间——对一组有时间差的上升沿进行时间差放大，在输入信 号周期中的空闲期——即传统的开环应用的时间放大器(30)输出电容电平恢复完之后的 低电平阶段——进行自身的校准。
3.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于，开 关(31) (32)数据端一端连接到输入信号端，另一端链接到(30)的输入端；开关(33) (34)数据端一端连接到输出信号端，另一端连接到(30)的输出端；开关(35) (36)数据 端一端分别连接到具有延时为Td的缓冲器(50)的输入端和输出端，即校准激励信号产生 电路的激励信号输出端，另一端链接到(30)的输入端；开关(37) (38)数据端一端分别 连接到缓冲器(53)和(55)的输入端，即工作状态检测电路的输入端，另一端连接到(30) 的输出端。
4.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于， 开关信号产生电路能够产生一组互补的开关信号CLK和CLKN，在放大状态使开关(31) (34)导通、(35) (38)关断，在校准状态使开关(31) (34)关断、(35) (38)导通；其 中Reset信号连接至触发器(42)的置位端^同时连接至两输入与门(41)的一个输入端，与 门(41)的输出端再连接至触发器(40)的置位端δ;两输入或非门(39)的两个输入为输入信 号Α、Β，输出连接至触发器(40)的时钟输入端；触发器(40)的数据输入端D连接至低电平 “0”;触发器(42)复位端连接至触发器(40)的输出Q，数据输入端连接至高电平“1”，并有 互补的两个输出Q和IQ和^分别连接到缓冲器(44)和(45)的输入端，缓冲器(44)和(45) 的输出分别为CLK和CLKN ；触发器(42)的输出Q连接至与门(41)的另外一个输入端，触 发器(42)的时钟输入端连接至一个延时较长的缓冲器(43)的输出端，缓冲器(43)的输入 端连接至反相器(62)的输出端。
5.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于，校 准用的激励信号产生电路(46) (52)在进入校准状态的开始能够产生一组上升沿Ac、Bc 通过开关(35) (36)输入到传统开环应用的时间放大器(30)中；该组上升沿间的时间差 为一个缓冲器的延时Td，所述的Td为传统开环应用时间放大器线性放大范围的上限值；触 发器(47)的复位端连接至两输入与门(46)的输出，与门(46)的一个输入为Reset信号， 另一个输入为反相器(62)的输出；触发器(47)的时钟输入端连接至触发器(42)的输出t 即图3所示的CLKN’，数据输入端连接至高电平“1”;触发器(47)的输出连接至缓冲器(48) 的输入端，缓冲器(48)的输出端连接至一个负载匹配器件组合(52)和延时为Td的缓冲器 (49)的输入端，缓冲器(49)的输出端产生校准激励信号Ac，连接至开关(35)数据端的一端和缓冲器(50)的输入端，缓冲器(50)的输出端产生校准激励信号Be，连接至开关(36) 数据端的一端和缓冲器(51)的输入端，开关(35)和(36)数据端的另一端分别连接至传统 开环应用的时间放大器(30)的两个输入端。
6.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于，所 述的时间放大器工作状态检测电路(53) (67)产生(30)的输出电容大小与标准值的比 较结果Ci ；尺寸较小延时较长的相同的缓冲器(53)和(55)的输入端分别连接至开关(37) 和(38)数据端的一端，开关(37)、(38)数据端的另一端分别连接至(30)的两个输出端Bo、 Ao，延时为Td的缓冲器(54)和(56)的输入端分别连接至缓冲器(53)和(55)的输出端， 延时为Td的缓冲器(57)的输入端连接至缓冲器(56)的输出端，延时为Td的缓冲器(58) 的输入端连接至缓冲器(57)的输出端，延时为Td的缓冲器(59)和(60)的输入端分别连接 至缓冲器(54)和(58)的输出端，负载匹配器件组合(63) (66)分别连接至缓冲器(54)、 (56)、(57)、(58)的输出端，相同的反相器(61)、(62)的输入端分别连接至缓冲器(59)、 (60)的输出端，同时边沿比较器(67)的两个输入端也分别连接至缓冲器(59)、(60)的输 出端，反相器(62)的输出端连接至开关信号产生电路中缓冲器(43)的输入端和校准用的 激励信号产生电路中与门(46)的另一个输入端。
7.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于， 所述的控制信号产生电路(68)根据时间放大器工作状态检测电路的检测结果Ci来产生 控制传统开环应用的时间放大器(30)输出电容的控制信号Q。，该输出电容分成固定电容 Cf (Cf彡0)和满量程为Cp的可编程电容阵列两部分，其中可编程电容阵列由η位的Qe控制 其连接与否，每一个单元电容代表Cp/2n;控制信号产生电路(68)为时序电路，有三个输入， 分别为时钟信号CLKqc、控制信号Ci和复位信号Reset，CLKqc连接至反相器(61)的输出端， Ci连接至边沿比较器(67)的输出端，复位信号为整个电路的复位信号Reset信号，并按图 4所示流程工作；I I时间放大器的初始化即动作(70)将Reset信号为“0”电平，并产生动 作(71)使(68)产生复位输出将输出电容置于一个合理的中间值；动作(72)对时间放大器 工作状态Ci进行判断，如果(30)的输出电容大于标准值(Ci = 1)，则进行动作(73)；如果 (30)的输出电容小于标准值(Ci = 0)，则进行动作(76)；动作(73)对时间放大器输出电 容状态进行判断，如果Qe达到最小值，则进行动作(74)；如果Qe没有达到最小值，则进行动 作(75)；动作(76)也对时间放大器输出电容状态进行判断，如果Qe达到最大值，则进行动 作(77)，如果Q。没有达到最大值，则进行动作(78)；动作(74)保持Qe的最小值不变，对应 的动作(77)保持Qe的最大值不变；动作(75)进行断开一个单元电容的操作，即对Qe减1， 对应的动作(78)进行增加一个单元电容并联的操作，即对Qe加1 ；动作(74)、(75)、(77)、 (78)结束后均返回到动作(72)，进行新一轮的判断和校准。
8.根据权利要求1所述的采用数字校准技术的恒定增益时间放大器，其特征在于，所 述的合理的中间值为Qc = 10000000 ；所述的Qc的最小值为Qc = 00000000 ；所述的Qc的最 大值为 Qc = 11111111。
全文摘要
本发明属集成电路技术领域，涉及一种采用数字校准技术的恒定增益时间放大器。由8个开关、1个传统开环应用的时间放大器、1个开关信号产生电路、1个校准用的激励信号产生电路、1个工作状态检测电路、1个控制信号产生电路组成。本发明用输入信号的空闲期进行校准，由开关切换放大和校准两个状态的输入输出通路。开关信号产生电路根据输入信号和校准情况产生控制这些开关的控制信号。激励信号产生电路产生校准用的时间差，所述时间放大器分别在正常放大状态对输入信号放大、在校准状态对校准用的时间差放大。工作状态检测电路在校准状态比较该时间放大器的放大倍数与目标值的大小并传递给控制信号产生电路，产生控制时间放大器输出电容的控制信号，从而稳定时间放大器的放大倍数，保证时间放大器在工艺、电源电压、温度的变化下实时维持恒定的增益。
文档编号H03F1/30GK101997490SQ200910194628
公开日2011年3月30日 申请日期2009年8月26日 优先权日2009年8月26日
发明者佟宝丽, 周晓方 申请人:复旦大学