集成电路的时钟电路的制作方法

专利名称：集成电路的时钟电路的制作方法
技术领域：
本发明是关于具有时钟电路的集成电路，其可容忍诸如温度、接地噪声、电源噪声 等变异。
背景技术：
集成电路的时钟电路的运作会随温度、接地噪声、电源噪声等因子而有变异。由于 这些变异会影响输出时钟信号的最终时序，已有多项研究进行期能针对此一问题，在上述 变异存在的情况下，产生较均勻的输出时钟信号。举例而言，Gaboury的美国专利第7，142，005号利用增加具有主动负载的缓冲电 路、独立偏压电路系统、以及偏压电路系统的方式，来隔离电源波动对时钟信号的影响。为 了达成隔离电源波动对时钟信号的影响，这些相对复杂的缓冲电路造成晶粒面积与成本的 大幅增加。因此产生需求，希望能够解决这些变异问题，但采用较不复杂的结构与较少的成 本

发明内容
本发明是提供一种具有时钟集成电路的装置的技术。此时钟集成电路具有一栓锁器，产生该时钟集成电路的一时钟信号输出。该栓锁 器包含交互耦接的逻辑门，如此该栓锁器中的该交互耦接的逻辑门的输出与该栓锁器中的 该交互耦接的不同逻辑门的输入耦接。此时钟集成电路也具有一时序电路与该栓锁器的一输出耦接，该时序电路的一输 出在一第一参考信号与一第二参考信号之间切换，该切换的一速率是由一与温度相关的时 间常数来决定。该时序电路的该输出决定该时钟信号输出的时序。此时钟集成电路也具有一反相电路，比较该时序电路的一输出与一温度补偿参考 值，如此该时钟集成电路的该时钟信号输出的该时序可以抵挡温度变动，该反相电路的一 输出与该栓锁器的一输入耦接。在某些实施例中，该时间常数是一指数信号。在某些实施例中，该第一参考信号是一第一参考电压，该第二参考信号是一第二 参考电压，且该时序电路在自该第一参考电压充电至该第二参考电压的状态与自该第二参 考电压放电至该第一参考电压的状态之间切换。在某些实施例中，该第一参考信号是一第一参考电压，该第二参考信号是一第二 参考电压，且该时序电路，响应至该反相电路，在自该第一参考电压充电至该第二参考电压 的状态与自该第二参考电压放电至该第一参考电压的状态之间切换。其中该反相电路的该 温度补偿触发点是一第三参考电压，其随着温度增加而降低。在一实施例中，该反相电路的 该温度补偿触发点是由一温度补偿电源所产生。本发明的另一目的为提供一种具有时钟集成电路的装置，将反相器以施密特触发电路取代。本发明的又一目的为提供一种具有时钟集成电路的装置，将反相器以运算放大器 电路取代，且加上一个电流产生器型的参考电路，产生该温度补偿参考值。在许多不同的实施例中，该电流产生器型的参考电路是一电流产生器及一电阻特 性装置，包含一电阻、二极管及一金属氧化半导体晶体管的任一种；且某些其它的装置如一 具有CTAT(与温度反比)特性及PTAT(与温度正比)特性至少之一的装置。本发明的再一目的为提供一种具有时钟集成电路的装置，包含一栓锁器产生该时 钟集成电路的一时钟信号输出。该栓锁器包含一第一逻辑门及一第二逻辑门彼此交互耦 接。该第一逻辑门的一输出与该第二逻辑门的一第一输入耦接。该第二逻辑门的一输出与 该第一逻辑门的一第一输入耦接。该第二逻辑门的该输出与该第一逻辑门的一第二输入经 由至少一第一时序电路及一第一反相器耦接。该第一逻辑门的该输出与该第二逻辑门的一 第二输入经由至少一第二时序电路及一第二反相器耦接。该第一时序电路具有一输出在一第一参考信号与一第二参考信号之间以一第一 速率切换，该第一速率是由一与温度相关的第一时间常数来决定。该第二时序电路具有一输出在该第一参考信号与该第二参考信号之间以一第二 速率切换，该第二速率是由一与温度相关的一第二时间常数来决定。该第一时序电路及该第二时序电路的所述输出决定该时钟信号输出的时序。该第一反相器比较该第一时序电路的一输出与一第一温度补偿参考值，其是该第 一反相器的一第一温度补偿触发点。该第二反相器比较该第二时序电路的一输出与一第二温度补偿参考值，其是该第 二反相器的一第二温度补偿触发点。在一实施例中，该第一参考信号是一第一参考电压，该第二参考信号是一第二参 考电压，且该第一时序电路及该第二时序电路在自该第一参考电压充电至该第二参考电压 的状态与自该第二参考电压放电至该第一参考电压的状态之间切换。在一实施例中，所述 温度补偿参考值是一第三参考电压，其随着温度增加而降低。在一实施例中，该第一及第二时间常数是一指数信号。在一实施例中，该第一及第二温度补偿参考值是自一共同参考电路产生。在一实施例中，该第一及第二温度补偿参考值是自不同的参考电路产生。本发明的另一目的为提供一种具有时钟集成电路的装置，将数组反相器以数组施 密特触发电路取代。本发明的另一目的为提供一种具有时钟集成电路的装置，将数组反相器以数组运 算放大器电路取代，且加上一个电流产生器型的参考电路，产生该温度补偿参考值。


本发明的目的、特征和实施例，在下列实施方式的章节中搭配附图被描述，其中图1显示一具有例如是温度、接地电压或是电源电压变动承受能力的集成电路时 钟电路的方块示意图。图2A和图2B显示一具有对温度变动承受能力的集成电路时钟电路的电路示意 图，其包含一反相电路以评估时序电路的输出，其中图2A具有电容性时序电路与地耦接而第2B图具有电容性时序电路与电源耦接。图2C显示具有对温度变动承受能力的集成电路时钟电路的电路示意图，其与图 2A类似，但是自一 PTAT电源接收电源而不是从CTAT电源。图2D显示一具有对温度变动承受能力的集成电路时钟电路的电路示意图，其包 含一施密特触发电路以评估此时序电路的输出。图2E显示一施密特触发电路的示意图，例如在图2D中。图3A和图3B显示一具有对温度变动承受能力的集成电路时钟电路的电路示意 图，其包含一运算放大器电路以藉由比较输出与一参考值来执行时序电路输出的准位侦 测，其中图3A具有电容性时序电路与地耦接而第3B图具有电容性时序电路与电源耦接。图4A显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而减少电流输出的PTAT电流源。图4B显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而增加电流输出的CTAT电流源。图4C显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而减少电流输出的PTAT电流源，且更具有一电容器与一电流镜的负载电阻并联。图4D是一电流发生器的示意图，其根据参考电路自PMOS装置提供PTAT电流。图4E是一电流发生器的示意图，其根据参考电路自NMOS装置提供PTAT电流。图4F是一电流发生器的示意图，其根据参考电路自PMOS装置提供CTAT电流。图4G是一电流发生器的示意图，其根据参考电路自NMOS装置提供CTAT电流。图5A显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而降低电流输出的电流源，及一随着温度的增加而降低的输出。图5B显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而增加电流输出的电流源，及一随着温度的增加而增加的输出。图5C显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而降低电流输出的电流源，及一随着温度的增加而增加的输出。图5D显示如同图5C的准位侦测电路的参考信号的电路示意图，但是包含一具有 随着温度的增加而增加电流输出的电流源。图5E是图5C电路的一个变异，其中CTAT_I定电流源526由电阻RES524所取代。图6A显示一组时间与上升大小关系的轨迹曲线，其显示此时钟电路是如何具有 温度变动承受能力，其产生时钟时序可以随着温度的改变而大幅地改变。图6B显示一组时间与上升大小关系的轨迹曲线，其显示此时钟电路是如何具有 温度变动承受能力，因为使用图2到5图中所示的电路，其产生时钟时序基本上不随着温度 的改变而改变。图7A显示一组时间与下降大小关系的轨迹曲线，其显示此时钟电路是如何具有 温度变动承受能力，其产生时钟时序可以随着温度的改变而大幅地改变。图7B显示一组时间与下降大小关系的轨迹曲线，其显示此时钟电路是如何具有 温度变动承受能力，因为使用图2到图5中所示的电路，其产生时钟时序基本上不随着温度 的改变而改变。图8A和图8B显示一具有对接地噪声变动承受能力的集成电路时钟电路的电路示意图，其包含一晶体管选择性的与接地噪声耦接，以作为此时序电路输出的准位侦测的参 考信号的一部分，其中图8A具有电容性时序电路与地耦接而图8B具有电容性时序电路与 电源耦接。图9为一组电压与时间的关系图，其显示此时钟电路是如何具有对接地噪声变动 的承受能力，其产生时钟时序可以对随着时间改变的接地噪声而大幅地改变。图10为一组电压与时间的关系图，其显示此时钟电路是如何具有对接地噪声变 动的承受能力，其因为图8中的电路而可以在对随着时间改变的接地噪声中产生相对稳定 的时钟时序。图IlA和图IlB显示一具有对电源噪声变动承受能力的集成电路时钟电路的电路 示意图，其包含一晶体管与时序电路电源的电源噪声及时序电路输出的准位侦测的参考信 号的电源噪声共同分享的噪声相位，其中图IlA具有电容性时序电路与地耦接而图IlB具 有电容性时序电路与电源耦接。图12显示一电源电路的电路图，其与时序电路电源的电源噪声及时序电路输出 的准位侦测的参考信号的电源噪声分享相同的噪声相位。图13为一组电压与时间的关系图，其显示因为如图11或图12中的电路关系，如 何在时序电路电源与使用于时序电路输出的准位侦测的参考信号之间具有相同的噪声相 位。图14为一组电压与时间的关系图，其显示此时钟电路是如何具有对电源噪声变 动的承受能力，其可以在对随着时间大幅改变的电源噪声中产生时钟时序。图15为一组电压与时间的关系图，其显示此时钟电路是如何具有对电源噪声变 动的承受能力，其因为图11和图12中的电路而可以在对随着时间大幅改变的电源噪声中 产生相对稳定的时钟时序。图16A和图16B显示一具有对电源噪声变动承受能力的集成电路时钟电路的电路 示意图，其包含一晶体管与时序电路电源的电源噪声及时序电路输出的准位侦测的参考信 号的电源噪声共同分享的噪声相位，与图11类似，且增加了切换电路，例如在电源开启时 以选择性地绕过此噪声容忍电路。图17是可应用本发明具有改良集成电路时钟电路的一存储电路的方块示意图。图18为一电路图，其类似于图16，显示一具有对电源噪声变动承受能力的集成电 路时钟电路的电路示意图，且还包含切换电路介于参考产生器及运算放大器之间。
具体实施例方式图1显示一具有例如是温度、接地电压或是电源电压变动承受能力的集成电路时 钟电路的方块示意图。此集成电路时钟电路通常是一回路结构，具有时序电路102、准位切换电路104及 栓锁电路栓锁电路106。此栓锁电路栓锁电路106产生一自栓锁电路栓锁电路106至时序 电路102的回馈信号，及一时钟输出信号110。此时序电路102根据一时间常数在两个参 考信号之间切换。此时间常数因此决定了此集成电路时钟电路的时序。一个典型的时间常 数范例为一指数时间常数，其将一 RC电路或是RL电路的上升及下降时间特征化。此准位 切换电路监控时序电路102的输出，且根据此时序电路102是否足够高或低来改变其输出。栓锁电路106的范例为SR栓锁器、SR NAND栓锁器、JK栓锁器、门式SR栓锁器、门式D栓锁 器、门式触发栓锁器等。此栓锁电路电路106具有两个稳定状态且在这两个稳定状态之间 切换以产生一时钟输出信号110。时序电路102所依赖的两个参考信号是由电路116所产生，其也会产生准位切换 电路104所依赖的准位切换参考信号。由同时为时序电路102产生所依赖的参考信号及为 准位切换电路104产生所依赖的准位切换参考信号，电路116可以减少为时序电路102所 依赖的参考信号及为准位切换电路104所依赖的准位切换参考信号共享的噪声信号的噪 声相位。因为任何噪声相位是很小的，此时序电路102所依赖参考信号中的噪声信号的峰 值与谷值是与准位切换电路104所依赖准位切换参考信号中的噪声信号的峰值与谷值同
止
少ο准位切换电路104所依赖的准位切换参考信号112，由电路118选取将其与准位切 换电路104耦接。在某些实施例中，这会作为一采样而保持住接地噪声，所以相同的接地噪 声会由时序电路102所保持住，且会由准位切换电路104所依赖的准位切换参考电路所保持住。虽然此处所示的方块图可以解决温度、接地电压或是电源电压的变动问题，但是 本发明不同实施例中的一改良时钟电路仅解决这些变动参数的其中的一而已(例如仅针 对温度噪声、仅针对接地电压噪声或是仅针对电源电压噪声)，或是这些变动参数的其中的 二而已(例如仅针对温度和电源电压噪声、仅针对温度和接地电压噪声或是仅针对电源 电压和接地电压噪声)。图2A和图2B显示一具有对温度变动承受能力的集成电路时钟电路的电路示意 图，其包含一反相电路以评估时序电路的输出。图中显示平行放置的时序电路202A和202B，平行放置的反相电路204A和204B， 以及一栓锁电路206。此时序电路202A和202B通常是一具有电阻RX或RY的反相器，自电 容CX或CY进行充电或放电，以改变OX或OY的输出电压。图2A显示一实施例，其中电容CX或CY是与一共同接地耦接。虽然图中并未明示 所有可能的变化，本发明的技术包含所有实施例中具有电容CX或CY的时序电路，其中时序 电路可以修改为将电容CX或CY是与一共同接地耦接。在一实施例中，电容CX或CY实际上是一 PMOS晶体管具有相反的端点与反相器的 共同接地端解除耦接。图2B显示一实施例，其中电容CX或CY是与一共同电源耦接。虽然图中并未明示 所有可能的变化，本发明的技术包含所有实施例中具有电容CX或CY的时序电路，其中时序 电路可以修改为将电容CX或CY是与一共同电源耦接。在一实施例中，电容CX或CY实际上是一 PMOS晶体管具有相反的端点与反相器的 共同电源端解除耦接。此反相电路204A和204B由一 CTAT电源或是一与温度成反比的电源，其会随着温 度的增加而降低，来驱动。此反相器是与运算放大器版本十分不同。在运算放大器版本中，一 Vref与时序电 路的输出(如RC电路的上升/下降)进行比较。而在反相器版本中，此反相器的电源是被 控制，以改变此反相器的行程且因此侦测时序电路的输出(如RC电路的上升/下降)。在此反相器版本中，一个额外关于电源与反相器行程的温度关系受到重视。此反相器相较于运算放大器版本具有以下的优点(1)较低的工作电压VDD ； (2) 较小的电路尺寸(反相器仅有两个金属氧化半导体晶体管而运算放大器具有五个或以上 的金属氧化半导体晶体管)；(3)较简单的设计；(4)较低的主动电流(反相器具有一个电 流路径，而运算放大器具有两个或三个电流路径及包含一个额外的电流镜)；及(5)较高的 工作速度(反相器具有一个阶段的延迟，而运算放大器具有两个或三个阶段的延迟)。此栓锁电路206是交互耦接的，如此一逻辑门的输出与另一逻辑门的输入耦接。 一逻辑门的一输入是直接与另一逻辑门的输出耦接，此一逻辑门的另一输入是直接与另一 逻辑门的输出经过时序电路与准位侦测电路而耦接。图2C显示时序电路的另一实施例。虽然大部分与图2A类似，在图2C中平行放置 的时序电路202A和202B是由一 PTAT电源或是一与温度成正比的电源，其会随着温度的增 加而增加，来驱动。虽然图中并未明示所有可能的变化，本发明的技术包含所有实施例中具 有CTAT电源的时序电路，其中CTAT电源可以由PTAT电源来取代。类似地，虽然图中并未明示所有可能的变化，本发明的技术包含所有实施例中具 有PTAT电源的时序电路，其中PTAT电源可以由CTAT电源来取代。图2D显示一具有对温度变动承受能力的集成电路时钟电路的电路示意图，其包 含一施密特触发电路以评估此时序电路的输出。虽然图2B类似，在图2D中的准位切换电路210A和210B的施密特触发电路是由 一 CTAT电源来驱动，且包含具有通过电阻的封闭回路正回馈的运算放大器。图2E显示一施密特触发电路的示意图。图3显示一具有对温度变动承受能力的集成电路时钟电路的电路示意图，其包含 一运算放大器电路以由比较输出与一参考值来执行时序电路输出的准位侦测。图中显示平行放置的时序电路302A和302B，平行放置的准位切换电路304A和 304B,以及一栓锁电路306。此准位切换电路304A和304B是一运算放大比较器具有一参考 电压CTAT_REF。除此之外，此时钟电路大致与图2A类似。图4A显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而增加电流输出的电流源。图4A显示出依赖准位侦测电路的CTAT电源信号是如何产生的，在此图中显示为 CTAT_REF 428。一个定量输出的PTAT_I电流源426，会自电源调节器422经过电阻RES 424 产生与温度成正比的电流，随着温度的增加而增加。此电源调节器422会输出与温度无关 的定电压。此调节电源提供一定电源且不会随着VDD及温度改变。举例而言，此调节器的 输出具有一能带参考值。此输出结果与温度成反比，因为温度增加时跨越此电阻的压降也 是增加，且此压降下端的输出端点的偏移则是减少。此电流源的一个范例显示于图4E。图4B是图4A电路的一个变异，其中PTAT_I定电流源426由CTAT_I定电流源430 所取代，且依赖准位侦测电路的CTAT电源信号的CTAT_REF428由依赖准位侦测电路的PTAT 电源信号的PTAT_REF 432所取代。此电流源的一个范例显示于图4G。图4C是图4A电路的一个变异，具有一旁路电容器434与电阻RES 424并联，以减 少噪声。此外，此电流源包含一电流镜。此电流源的一个范例显示于图4D。图4D是一电流发生器的示意图，其根据参考电路自PMOS装置提供PTAT电流。
图4E是一电流发生器的示意图，其根据参考电路自NMOS装置提供PTAT电流。在图4D与图4E中，此电路使用介于两个具有正比于温度的相同电流NMOS晶体管 的delta_Vg。所以delta_Vg/电阻=PTAT_I。在图4D与图4E中，具有圆圈的两个晶体管 是相同的。图4F是一电流发生器的示意图，其根据参考电路自PMOS装置提供CTAT电流。图4G是一电流发生器的示意图，其根据参考电路自NMOS装置提供CTAT电流。此处所描述的一个根据参考电路的电流发生器是较佳地，因为在许多实施例中， 单一与温度相关的参数可以被控制，而不是两个与温度相关的材料相关参数，其具有不同 的温度关联性。图5A显示准位侦测电路的参考信号的电路示意图，其包含一具有随着温度的增 加而降低电流输出的电流源。图5A显示出依赖准位侦测电路的CTAT电源信号是如何产生的，在此图中显示为 CTAT_REF 528。一个定量输出的PTAT_I电流源526，会自电源调节器522经过电阻RES 524 产生与温度成反比的电流，随着温度的增加而降低。此输出结果与温度成反比，因为温度增 加时跨越此电阻的压降也是减少，且此压降上端的输出端点的偏移也是减少。所示电流源的一个例示为一迭接电流源。图5B、图5C、图5D和图5E是产生参考电压信号的其它范例。图5B是图5A电路的一个变异，其中CTAT_I定电流源526由PTAT_I定电流源530 所取代，且依赖准位侦测电路的CTAT电源信号的CTAT_REF528由依赖准位侦测电路的PTAT 电源信号的PTAT_REF 532所取代。图5C是图5A电路的一个变异，其中电阻RES 524是由二极管DIO 530所取代。此 电流源的一个范例显示于图4F。图5D是图5A电路的一个变异，其中CTAT_I定电流源526由PTAT_I定电流源530 所取代，且输出端点的偏移自跨越此定电流源上端的压降移至跨越此定电流源下端的压 降。图5E是图5图电路的一个变异，其中CTAT_I定电流源526由电阻RES524所取代。图6A显示一组时间与大小关系的轨迹曲线，其显示此时钟电路是如何具有温度 变动承受能力，其产生时钟时序可以随着温度的改变而大幅地改变。图6A显示一高温、一低温和一中等温度的轨迹区间。温度越低的话，则此时序电 路变得越快，且温度越高的话，则此时序电路变得越慢。因为时序电路的共同参考信号，此 时序电路在低温时会较在高温时更快抵达参考值。因此，此时钟电路的时序在低温时会较 在高温时更快。图6B显示一组时间与大小关系的轨迹曲线，其显示此时钟电路是如何具有温度 变动承受能力，因为使用图2到图5中所示的电路，其产生时钟时序基本上不随着温度的改 变而改变。图6B显示一高温、一低温和一中等温度的轨迹区间。如图6A所示，温度越低的话， 则此时序电路变得越快，且温度越高的话，则此时序电路变得越慢。然而，因为图6B中使用 不同的时序电路，是与图6A中所使用的时序电路不同。虽然时序电路在低温时会较在高温 时更快抵达参考值，此时序电路的参考值也相对的更高。因此，此时钟电路的时序显示出很小的温度变动，而是导致此时钟电路的速度变动。图7A和图7B是其它的实施例，其显示下降信号而不是图6A和图6B中的上升信 号，但是仍显示相同的时间常数。一时钟信号是依赖图6A和图6B中的上升信号或是图7A和图7B中的下降信号， 是根据电容CX或CY是与图2A中的地耦接或是与图2B中的电源耦接而定。图8A和图8B显示一具有对接地噪声变动承受能力的集成电路时钟电路的电路示 意图，其包含一晶体管选择性的与接地噪声耦接，以作为此时序电路输出的准位侦测的参 考信号的一部分。图中显示平行放置的时序电路802A和802B，平行放置的准位切换电路804A和 804B,以及一栓锁电路806。此准位切换电路804A和804B选择性的与来自准位切换参考电 路816A和816B的接地噪声耦接，且储存于电容节点REF X或是REF Y，是各自根据由信号 ENX所开启的切换晶体管818A及由信号ENY所开启的切换晶体管818B的切换行为所决定。 此会作为一采样而保持住接地噪声，所以相同的接地噪声会由时序电路802A或802B所保 持住，且会由准位切换电路104所依赖的准位切换参考电路的节点REF X或是REF Y所保 持住。在一实施例中，电容CX或CY实际上是一 PMOS晶体管具有相反的端点与共同电源 端解除耦接，此共同电源与RX或RY连接。当ENX为高准位时OX保持接地。之后，ENX变为低准位则关闭NMOS ；在此时接地 噪声被保持在0X。假如噪声是高准位则预充电速度很快；假如噪声是低准位则预充电速度 很慢。此电路使得REFX或REFY在相同时间保持相同的接地噪声。在图8A中，此切换参考电路参考节点REFX或REFY，包括电容电路与地耦接。在图 8B中，此切换参考电路参考节点REFX或REFY，包括电容电路与电源耦接。在不同的实施例中，准位切换参考电路816A和816B可以是两组不同的电路或是 同一组电路由平行放置的时序电路及多重准位切换电路804A和804B所分享。图9为一组电压与时间的关系图，其显示此时钟电路是如何具有对接地噪声变动 的承受能力，其产生时钟时序可以对随着时间改变的接地噪声而大幅地改变。图9显示轨迹OX和OY是如何由接地噪声，在此图中为REF_L0信号所影响的。当 接地噪声有一峰值时，则此时序电路会开始自REF_L0进行充电至REF_HI的程序，导致时序 电路仅需较少的时间就可以自REF_L0充电至REF_HI。因此，此时钟信号输出910于此时钟 周期中具有一较广的变动。当ENX为高准位时，OX保持接地且电压随着接地噪声而变动。当ENX为低准位， 且关闭NM0S，则接地噪声被保持在0X。但是参考准位仍随着接地噪声而变动。最坏的情况 是OX保持一高准位的接地噪声且于充电期间此参考电路承受一负的接地准位；则此参考 值会远较预期为低。因此一类似取样及保持结构在REFX或REFY保持相同的接地噪声。图10为一组电压与时间的关系图，其显示此时钟电路是如何具有对接地噪声变 动的承受能力，其因为图8中的电路而可以在对随着时间改变的接地噪声中产生相对稳定 的时钟时序。图10显示轨迹OX和OY是如何由接地噪声，在此图中为REF_L0信号所影响的。当 接地噪声有一峰值或是其它的改变时，则此峰值或是其它的改变会储存于图8中的电容节点REF X或是REF Y。因为接地噪声对REF_L0信号的影响由取样后保持参考电路来追踪， 此准位侦测电路是自准位侦测参考电路与时序电路比较相同的接地噪声。于接地噪声被以 此取样后保持的方式后，接地噪声，其会继续改变，自此取样电路中解除耦接。因此，此时序 电路自REF_L0进行充电至REF_HI的程序中并没有一提前开始，虽然有着接地噪声，此时序 电路仍需要相同的时间自REF_L0充电至REF_HI。因此，导致此时钟信号输出910于一广泛 改变的接地噪声下仍具有相同的时钟周期。在另一实施例中，是将接地噪声取样后再于放电时将此接地噪声与取样电路解除 耦接，而不是如图9和图10中所示的于充电时将此接地噪声与取样电路解除耦接。此实施 例会造成额外的问题因为必须解决自噪声电源调节器所产生的电源噪声问题。在另一实施例中(类似图2C)，此取样及保持电路会保持电源噪声而不是接地噪声。图IlA和图IlB显示一具有对电源噪声变动承受能力的集成电路时钟电路的电路 示意图，其包含一晶体管与时序电路电源的电源噪声及时序电路输出的准位侦测的参考信 号的电源噪声共同分享的噪声相位。 图中显示平行放置的时序电路1102A和1102B，平行放置的准位切换电路1104A和 1104B,以及一栓锁电路1106。如图所示也包含时序电源及准位切换参考值产生器1116A和 1116B，其会产生与时序电路电源的电源噪声及时序电路输出的准位侦测的参考信号的电 源噪声相同的噪声相位。在图IlA中，此电容电路CX或CY与地耦接。在图IlB中，此电容电路CX或CY与 电源1116A或1116B耦接。图12显示一电源电路的电路图，其与时序电路电源的电源噪声及时序电路输出 的准位侦测的参考信号的电源噪声分享相同的噪声相位。图12显示一电源1236来驱动一运算放大器1232。此运算放大器在其非反相输入 具有一参考信号REF_0P 1234。此REF_0P 1234的一个例示为一能隙参考电路于1. 3V。一 金属氧化半导体场效晶体管1238具有一逻辑门与运算放大器1232的输出耦接，一汲极与 电源1236耦接，及一源极与时序电源输出1246耦接。时序电源输出1246与准位切换参考 值1248由电阻Rl 1240分隔。准位切换参考值1248与运算放大器1232的负回馈点由电 阻R2 1242分隔。最后，电阻R3将此负回馈点与地耦接。另一个实施例则使用浮接节点的电容耦合以维持时序电源输出1246与准位切换 参考值1248之间相同的噪声相位，其中时序电源输出1246与准位切换参考值1248的一是 浮接的。虽然上述的实施例是特别为了维持时序电源输出1246与准位切换参考值1248之 间相同的噪声相位所设计的，但是其它的设计中则不是如此。其它的设计中时序电源输出 1246与准位切换参考值1248之间为了以下的原因的一或多者而具有不同的噪声相位(1) 因为晶粒的配置使参考电路并不靠近时序电路；(2)调节器中的参考电路具有较VDD电源 为佳的电源供应拒绝比例(PSRR)；及(3)即使是RC电源具有电源调节器，因为不同的输出 负载及转变，一个噪声相位差异仍会维持，且此电源调节器必须支持较大电流及较大的输 出转变。图13为一组电压与时间的关系图，其显示因为如图11或图12中的电路关系，如何在时序电路电源与使用于时序电路输出的准位侦测的参考信号之间具有相同的噪声相 位。图13显示的时序电路电源1301及使用于时序电路输出1302的准位侦测的参考 信号之间两者的电源噪声具有相同的噪声相位。将轨迹1303放置于轨迹1301及1302的 上可以显示此情况，虽然电源噪声的大小是改变的，而轨迹1301及1302的电源噪声的峰值 与谷值是同步的。图14为一组电压与时间的关系图，其显示此时钟电路是如何具有对电源噪声变 动的承受能力，其可以在对随着时间大幅改变的电源噪声中产生时钟时序。图14显示轨迹OX和OY是如何由电源噪声1401所影响的。当电源噪声有一大幅 下降时，则此时序电路会开始自REF_L0进行充电至REF_HI的程序，导致时序电路仅需较 少的时间就可以自REF_L0充电至REF_HI。类似地，当电源噪声有一峰值时，则此时序电路 自REF_L0进行充电至REF_HI的程序会变得较慢，导致时序电路需要更多的时间才可以自 REF_L0充电至REF_HI。这些改变是自一稳定(定值)的准位切换参考值之后发生。因此， 此时钟信号输出1410于此时钟周期中具有一较广的变动。图15为一组电压与时间的关系图，其显示此时钟电路是如何具有对电源噪声变 动的承受能力，其因为图11和图12中的电路而可以在对随着时间大幅改变的电源噪声中 产生相对稳定的时钟时序。图15显示轨迹OX和OY是如何由接地噪声1401所影响的。与图14不同的是，当 电源噪声1501有一峰值或是其它的变动时，则准位切换参考值会有一同步的峰值或是其 它的变动。虽然此峰值或是其它的变动在此准位切换参考值与电源噪声相较会有一个较小 的大小，但是介于时序电路电源1501与准位切换参考值的同步特性大幅地减少了时钟信 号的变动。因此，此时钟信号输出1510在接地噪声具有较广变动的情况下仍具有一共同的 时钟周期。图16A和图16B显示一具有对电源噪声变动承受能力的集成电路时钟电路的电路 示意图，以切换此时钟的电源。当电源开启时，若是尚未达到稳定电源且需要此VDD电源以 产生给逻辑电路的时钟。逻辑电路会等待稳定电源的设置时间。当达到稳定电源后，则此 时钟切换至一稳定时钟。图中显示平行放置的时序电路1602A和1602B，平行放置的准位切换电路1604A和 1604B,以及一栓锁电路1606。如图所示也包含时序电源及准位切换参考值产生器1616A 和1616B，其会产生与时序电路电源的电源噪声及时序电路输出的准位侦测的参考信号的 电源噪声相同的噪声相位。图标中也包含介于VDD与时序电源及准位切换参考值产生器 1616A之间的切换开关1620A，介于VDD与时序电源及准位切换参考值产生器1616B之间的 切换开关1620B，介于准位切换电路1604A与栓锁电路1606之间的切换开关1620C，及介于 准位切换电路1604B与栓锁电路1606之间的切换开关1620D。在图16A中，此电容电路CX或CY与地耦接。在图16B中，此电容电路CX或CY与 电源1616A或1616B耦接。图17是可应用本发明具有改良集成电路时钟电路的一存储电路的方块示意图。图17是包含一存储器数组1712的集成电路1700的简要方块示意图。一字符线/ 区块选取解码器及驱动器1714是耦接至，且与其有着电性沟通，多条字符线1716及字符串选择线，其间是沿着存储单元数组1712的列方向排列。一位线(行)解码器1718是耦接至 多条沿着存储器数组1712的行排列的位线1720，且与其有着电性沟通，以自读取资料，或 是写入资料至，存储单元数组1712的存储单元中。地址是通过总线1722提供至字符线和 区块选择解码器1714及位线解码器1718。方块1724中的感应放大器与资料输入结构，包 含作为读取、程序化和抹除模式的电流源，是通过总线1726耦接至位线解码器1718。资料 是由集成电路1710上的输入/输出端口通过资料输入线1728传送至方块1724的资料输 入结构。在此例示的实施例中，其它电路1730也包括在此集成电路1710内，例如通用目的 处理器或特殊用途电路，或是由此记忆数组所支持的组合模块以提供单芯片系统功能。资 料是由方块1724中的感应放大器，通过资料输出线1732，传送至集成电路1700上的输入/ 输出端口或其它集成电路1700内或外的资料目的地。状态机构及改良时钟电路(如此处 所讨论的)是于电路1734中。图18为一电路图，其类似于图16，显示一具有对电源噪声变动承受能力的集成电 路时钟电路的电路示意图，且还包含切换电路介于参考产生器及运算放大器之间。如同图 8所示，切换晶体管818A由信号ENX所开启而切换晶体管818B由信号ENY所开启。类似 于图8，来自时序电源及准位切换产生器1616A和1616B的接地噪声是储存于电容性节点 REFX或REFY之中。虽然本发明是已参照实施例来加以描述，然本发明创作并未受限于其详细描述内 容。替换方式及修改样式是已于先前描述中所建议，且其它替换方式及修改样式将为熟习 此项技术的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发 明实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式是 意欲落在本发明的权利要求范围及其均等物所界定的范畴之中。
权利要求
1.一种集成电路装置，包含一时钟集成电路，包含一栓锁器，产生该时钟集成电路的一时钟信号输出，该栓锁器包含交互耦接的逻辑门， 如此该栓锁器中的该交互耦接的逻辑门的输出与该栓锁器中的该交互耦接的不同逻辑门 的输入耦接；时序电路，与该栓锁器的一输出耦接，该时序电路的一输出在一第一参考信号与一第 二参考信号之间切换，该切换的一速率是由一与温度相关的时间常数来决定，其中该时序 电路的该输出决定该时钟信号输出的时序；反相电路，比较该时序电路的该输出与该反相电路的一温度补偿触发点，如此该时钟 集成电路的该时钟信号输出的该时序可以抵挡温度变动，该反相电路的一输出与该栓锁器 的一输入耦接。
2.如权利要求1所述的集成电路装置，其中该时间常数是一指数信号。
3.如权利要求1所述的集成电路装置，其中该第一参考信号是一第一参考电压，该第 二参考信号是一第二参考电压，且该时序电路响应该反相电路，而在一从该第一参考电压 充电至该第二参考电压的状态，与一自该第二参考电压放电至该第一参考电压的状态间切 换。
4.如权利要求1所述的集成电路装置，其中该第一参考信号是一第一参考电压，该第 二参考信号是一第二参考电压，且该时序电路在一自该第一参考电压充电至该第二参考电 压的状态，与一自该第二参考电压放电至该第一参考电压的状态之间切换，以及其中该反相电路的该温度补偿触发点是一第三参考电压，其随着温度增加而降低。
5.如权利要求1所述的集成电路装置，其中该反相电路的该温度补偿触发点是由一温 度补偿电源所产生。
6.一种集成电路装置，包含一时钟集成电路，包含一栓锁器，产生该时钟集成电路的一时钟信号输出，该栓锁器包含交互耦接的逻辑门， 如此该栓锁器中的该交互耦接的逻辑门的输出与该栓锁器中的该交互耦接的不同逻辑门 的输入耦接；时序电路，与该栓锁器的一输出耦接，该时序电路的一输出在一第一参考信号与一第 二参考信号之间切换，该切换的一速率是由一与温度相关的时间常数来决定，其中该时序 电路的该输出决定该时钟信号输出的时序；施密特触发电路，比较该时序电路的该输出与一温度补偿参考值，如此该时钟集成电 路的该时钟信号输出的该时序可以抵挡温度变动，该施密特触发电路的一输出与该栓锁器 的一输入耦接。
7.如权利要求6所述的集成电路装置，其中该时间常数是一指数信号。
8.如权利要求6所述的集成电路装置，其中该第一参考信号是一第一参考电压，该第 二参考信号是一第二参考电压，且该时序电路在一自该第一参考电压充电至该第二参考电 压的状态，与一自该第二参考电压放电至该第一参考电压的状态之间切换。
9.如权利要求6所述的集成电路装置，其中该第一参考信号是一第一参考电压，该第 二参考信号是一第二参考电压，且该时序电路在一自该第一参考电压充电至该第二参考电压的状态，与一自该第二参考电压放电至该第一参考电压的状态之间切换，以及其中该温度补偿参考值是一第三参考电压，其随着温度增加而降低。
10.一种集成电路装置，包含一时钟集成电路，其包含一栓锁器，产生该时钟集成电路的一时钟信号输出，该栓锁器包含交互耦接的逻辑门， 该栓锁器中的所述交互耦接逻辑门的输出与该栓锁器中的所述交互耦接逻辑门的另一者 的输入耦接；时序电路，与该栓锁器的一输出耦接，该时序电路的一输出在一第一参考信号与一第 二参考信号之间以一速率切换，该速率是由一与温度相关的一时间常数来决定，该时序电 路的该输出决定该时钟信号输出的时序；运算放大电路比较该时序电路的该输出与一温度补偿参考值，如此该时钟集成电路的 该时钟信号输出的该时序可以抵抗温度的变异，该运算放大电路的一输出与该栓锁器的一 输入耦接；以及一电流产生器型的参考电路，供产生该温度补偿参考值。
11.如权利要求10所述的集成电路装置，其中该时间常数是一指数信号。
12.如权利要求10所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该时序电路在一自该第一参考电压充电至该第二参考 电压的状态，与一自该第二参考电压放电至该第一参考电压的状态之间切换。
13.如权利要求10所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该时序电路在一自该第一参考电压充电至该第二参考 电压的状态，与一自该第二参考电压放电至该第一参考电压的状态之间切换，以及其中该温度补偿参考值是一第三参考电压，其随着温度增加而降低。
14.如权利要求10所述的集成电路装置，其中该电流产生器型的参考电路包含一电流 产生器及一电阻特性装置，此电阻特性装置包含一电阻、二极管及一金属氧化半导体晶体 管的任一种。
15.如权利要求10所述的集成电路装置，其中该电流产生器型的参考电路是一具有与 温度反比特性及与温度正比特性至少之一的装置。
16.如权利要求10所述的集成电路装置，其中该电流产生器型的参考电路包含一二极 管，其临界电压具有一与温度反比特性。
17.如权利要求1所述的集成电路装置，其中该栓锁器包含一第一逻辑门及一第二逻 辑门彼此交互耦接，且耦接成该第一逻辑门的一输出与该第二逻辑门的一第一输入耦接；该第二逻辑门的一输出与该第一逻辑门的一第一输入耦接；该第二逻辑门的该输出与该第一逻辑门的一第二输入经由至少一第一时序电路及一 第一反相器耦接；该第一逻辑门的该输出与该第二逻辑门的一第二输入经由至少一第二时序电路及一 第二反相器耦接；该时序电路包含该第一时序电路具有一输出在一第一参考信号与一第二参考信号之间以一第一速率切换，该第一速率是由一与温度相关的第一时间常数来决定；该第二时序电路具有一输出在该第一参考信号与该第二参考信号之间以一第二速率 切换，该第二速率是由一与温度相关的一第二时间常数来决定；其中该第一时序电路及该第二时序电路的所述输出决定该时钟信号输出的时序； 该反相电路包含该第一反相器比较该第一时序电路的该输出与一第一温度补偿参考值；以及 该第二反相器比较该第二时序电路的该输出与一第二温度补偿参考值。
18.如权利要求17所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在一自该第一参考 电压充电至该第二参考电压的状态，与一自该第二参考电压放电至该第一参考电压的状态 之间切换。
19.如权利要求17所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在一自该第一参考 电压充电至该第二参考电压的状态，与一自该第二参考电压放电至该第一参考电压的状态 之间切换，以及其中该第一及第二温度补偿参考值是一第三参考电压，其随着温度增加而降低。
20.如权利要求17所述的集成电路装置，其中该第一及第二时间常数是一指数信号。
21.如权利要求17所述的集成电路装置，其中该第一及第二温度补偿参考值是自一共 同参考电路产生。
22.如权利要求17所述的集成电路装置，其中该第一及第二温度补偿参考值是自不同 的参考电路产生。
23.如权利要求6所述的集成电路装置，其中该栓锁器包含一第一门及一第二门彼此交互耦接，且耦接成 该第一逻辑门的一输出与该第二逻辑门的一第一输入耦接； 该第二逻辑门的一输出与该第一逻辑门的一第一输入耦接；该第二逻辑门的该输出与该第一逻辑门的一第二输入经由至少一第一时序电路及一 第一施密特触发电路耦接；该第一逻辑门的该输出与该第二逻辑门的一第二输入经由至少一第二时序电路及一 第二施密特触发电路耦接； 该时序电路包含该第一时序电路具有一输出在一第一参考信号与一第二参考信号之间以一第一速率 切换，该第一速率是由一与温度相关的第一时间常数来决定；该第二时序电路具有一输出在该第一参考信号与该第二参考信号之间以一第二速率 切换，该第二速率是由一与温度相关的一第二时间常数来决定；其中该第一时序电路及该第二时序电路的所述输出决定该时钟信号输出的时序； 该施密特触发电路包含该第一施密特触发电路比较该第一时序电路的该输出与一第一温度补偿参考值；以及 该第二施密特触发电路比较该第二时序电路的该输出与一第二温度补偿参考值。
24.如权利要求23所述的集成电路装置，其中该第一参考信号是一第一参考电压，该第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在自该第一参考电 压充电至该第二参考电压的状态与自该第二参考电压放电至该第一参考电压的状态之间 切换。
25.如权利要求23所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在自该第一参考电 压充电至该第二参考电压的状态与自该第二参考电压放电至该第一参考电压的状态之间 切换，以及其中该第一及第二温度补偿参考值是一第三参考电压，其随着温度增加而降低。
26.如权利要求23所述的集成电路装置，其中该第一及第二时间常数是一指数信号。
27.如权利要求23所述的集成电路装置，其中该第一及第二温度补偿参考值是自一共 同参考电路产生。
28.如权利要求23所述的集成电路装置，其中该第一及第二温度补偿参考值是自不同 的参考电路产生。
29.如权利要求10所述的集成电路装置，其中该栓锁器包含一第一逻辑门及一第二逻辑门彼此交互耦接，且耦接成 该第一逻辑门的一输出与该第二逻辑门的一第一输入耦接； 该第二逻辑门的一输出与该第一逻辑门的一第一输入耦接；该第二逻辑门的该输出与该第一逻辑门的一第二输入经由至少一第一时序电路及一 第一运算放大器耦接；该第一逻辑门的该输出与该第二逻辑门的一第二输入经由至少一第二时序电路及一 第二运算放大器耦接； 该时序电路包含该第一时序电路具有一输出在一第一参考信号与一第二参考信号之间以一第一速率 切换，该第一速率是由一与温度相关的第一时间常数来决定；该第二时序电路具有一输出在该第一参考信号与该第二参考信号之间以一第二速率 切换，该第二速率是由一与温度相关的一第二时间常数来决定；其中该第一时序电路及该第二时序电路的所述输出决定该时钟信号输出的时序； 该运算放大器电路包含该第一运算放大器比较该第一时序电路的该输出与一第一温度补偿参考值；以及 该第二运算放大器比较该第二时序电路的该输出与一第二温度补偿参考值；以及 其中该电流产生器型的参考电路产生该第一温度补偿参考值及该第二温度补偿参考值。
30.如权利要求29所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在自该第一参考电 压充电至该第二参考电压的状态与自该第二参考电压放电至该第一参考电压的状态之间 切换。
31.如权利要求29所述的集成电路装置，其中该电流产生器型的参考电路是一电流产 生器具有一电阻特性装置，该电阻特性装置包含一电阻、二极管及一金属氧化半导体晶体 管的任一种。
32.如权利要求29所述的集成电路装置，其中电流产生器型的参考电路是一具有与温 度反比特性及与温度正比特性至少之一的装置。
33.如权利要求29所述的集成电路装置，其中该电流产生器型的参考电路是一二极管 具有一临界电压具有一与温度反比特性。
34.如权利要求29所述的集成电路装置，其中该第一参考信号是一第一参考电压，该 第二参考信号是一第二参考电压，且该第一时序电路及该第二时序电路在自该第一参考电 压充电至该第二参考电压的状态与自该第二参考电压放电至该第一参考电压的状态之间 切换，以及其中该第一及第二温度补偿参考值是一第三参考电压，其随着温度增加而降低。
35.如权利要求29所述的集成电路装置，其中该第一及第二温度补偿参考值是一第三 参考电压，其随着温度增加而降低。
36.如权利要求29所述的集成电路装置，其中该第一及第二时间常数是一指数信号。
37.如权利要求29所述的集成电路装置，其中该第一及第二温度补偿参考值是自一共 同参考电路产生。
38.如权利要求29所述的集成电路装置，其中该第一及第二温度补偿参考值是自不同 的参考电路产生。
全文摘要
本发明提供一种具有例如是温度、接地电压或是电源电压变动承受能力的集成电路时钟电路。一个改良的时钟集成电路可以在不同的实施例中解决温度、接地电压或是电源电压变动的一种或多种变动。
文档编号H03K19/003GK102118151SQ20091026371
公开日2011年7月6日 申请日期2009年12月30日 优先权日2009年12月30日
发明者洪俊雄, 陈汉松, 陈重光 申请人:旺宏电子股份有限公司