专利名称：一种gps同步的irig-b时间码发生器的制作方法
技术领域：
本发明涉及工业自动化对时技术领域，特别是涉及GPS同步的一种IRIG-B 时间码发生装置。
背景技术：
目前，在发电厂、变电站和无线通讯基站等工业自动化现场各种自动化设 备需要与UTC时间保持精确的时间同步。GPS授时主设备从卫星上获取UTC时 间信息(包括1PPS脉冲信号和串口发出的时间数据)后，主要通过脉冲信号， RS-232/RS-485串行口， IRIG-B码和网络等方式给从设备授时。B码是一种授
时精度高，使用方便和信息量大的编码方案，在工业现场获得了广泛的应用。 B码最早是由美国靶场司令部委员会下属的仪器组(IRIG， Inter-Range
Instrumentation Group)制定的串行格式时间码(以下简称B码)。其主要特点
是帧速率为l帧/秒，携带的信息量大，经译码后可获得l， 10, 100/秒的脉冲
信号和BCD编码的日期和时间信息以及控制功能信息。
B码分为IRIG-B(DC)直流码和IRIG-B(AC)交流码两种。直流B码帧格式如
图l所示，它是每秒一帧的串行时间码，每个码元(位)宽度为10ms,故一个帧
周期包括100个码元，每IO个码元为一个字。
码元采用脉宽调制编码如图2所示。码元均以高电平开始也就是说"准时"
3时刻的参考点是其脉冲前沿。占空比为20%的码元(高电平2ms,低电平8ms) 表示l位二进制数"0";占空比为50%的码元(高电平5ms，低电平5ms)表示l 位二进制数'T';占空比为80%的码元(高电平8ms,低电平2ms)表示l个位 置标识码。
位置识别码PR为帧的起始参考点，每10个码元的结尾出插入一个位置识 别码P1,P2,P3，…，P9，P0。图1所示连续两个8ms宽脉冲表明秒的开始，PR
码元的上升沿为一个整秒时刻的开始。如果从PR开始对码元进行编号，则分别 为第0, 1, 2,…，99个码元。
B码釆用BCD码方式对当前的秒、分、时、 一年中的第几天等信息编码。， 所占信息位为秒7位、分7位、时6位、天10位，其位置在P0 P5之间。P6~ PO包含其他控制信息。其中"秒"信息第l, 2, 3， 4, 6， 7, 8码元;"分"信 息第10, 11, 12, 13, 15, 16， 17码元;"时"信息:第20, 21, 22， 23, 25， 26, 27码元；第5， 14， 24码元为索引标志，宽度为2ms。时、分、秒均 用BCD码表示，低位在前，高位在后；个位在前，十位在后(详细编码方案可 参见有关标准)。
直流B码码元的边沿对应的时刻是UTC时间的离散时间值，故其授时同步 精度主要取决与时间码发生器产生的码元边沿(前后沿)的精度。采用直流B 码对一个频率和相位相关lkHz的正弦载波进行幅度调制(调制比为3: 1)可 得到见图3所示的交流B码。由于交流B码必须经过二次调制，其时间同步信 息主要体现在正弦波的过零点处，故能获得的同步精度略低。但由于不含直流 分量，交流B码更适合远距离传输授时。直流B码的产生主要包括从GPS接收机串口输出数据的的解码，从中提取 有用的UTC时间信息和直流B码的编码两部分工作。根据完成这两个任务的器 件不同实现直流B码的编码主要有以下3种方案
① 全软件方案
釆用CPU程序完成GPS信号的解码和B码的编码。这种方案简单廉价，但 由于CPU的运行速度，多任务和中断响应速度等原因，只能满足同步精度要求 不高的需求。
② 全硬件方案
采用CPLD或FPGA全硬件方式完成GPS信号的解码和B码的编码。这种方 案的优点是可获得很高的精度，但设计难度太大(例如UTC时间闰秒时就很 难实现解码和编码)，成本高，缺乏灵活性，不能实用化。
③ 软硬结合的方案
釆用CPU完成GPS信号的解码，采用CPLD或FPGA全硬件方式完成B码的 编码。CPU只间接参与B码码元的产生，或硬件产生相对重要的码元前沿而CPU
产生后沿。这种方案仍然可获得很高的精度，同时降低了设计的难度和成本高。 产生交流B码的难题在于如何获得 一个与直流B码频率和相位完全同步(也 即与GPS的1PPS信号同步)的lkHz正弦载波信号。频率或相位不同步的载波 会引起调制后的波形畸变，直接导致同步精度下降，波形畸变严重时还会导致 接收端无法正确解码。因此产生出高精度的交流B码比产生直流B码更加困难。 目前关于交流B码产生方法的报道只有采用直接数字频率合成DDS技术这一种。 这种方案的技术较为复杂，需要较大的逻辑资源，此外还需要DAC和LPF等模 拟电路设计。本发明的目的在于提出一种GPS同步的IRIG-B时间码发生器，既能产生高 精度的直流B码又能产生出高精度的交流B码，装置结构简单，易于实现。
一种GPS同步的IRIG-B时间码发生器，包括GPS接收机1、单片机2、直 流B码产生电路3和晶振电路5, GPS接收机1的秒脉冲信号分别传送给单片机 2和直流B码产生电路3， GPS接收机1的时间报文数据传送给单片机2，单片 机2依据时间报文数据生成码元数据，并传送给直流B码产生电路3，直流B 码产生电路3接收晶振电路5的晶振信号，依据码元数据产生直流B码以及与 秒脉冲信号同步的1固Z方波信号P1K，其特征在于，该发生器还包括直流码到 交流码转换电路4，用于对方波信号P1K作低通滤波及移相校正处理，得到与 方波信号P1K同频同相的1 kHZ正弦载波，使用直流B码对正弦载波作幅值调制， 得到交流B码。
所述直流码到交流码转换电路4包括依次相接的移相器41 、高阶低通滤波 器42和程控放大器44,程控放大器44的增益来源于所述直流B码。
所述直流码到交流码转换电路4包括依次相接的高阶低通滤波器4 2 、移相 器41和程控放大器44，程控放大器44的增益来源于所述直流B码。
本发明的技术效果体现在 (1)本发明釆用单片机解码GPS串口输出数据，釆用大规模可编程逻辑器件 全硬件方式产生B码，保证了码元和相关的lkHz方波同步信号前后沿的准确性 从而保证了产生的直流B码同步精度。(2)本发明采用高阶开关电容(SCF)低通滤波器(LPF)和移相器，很简便地获 得频率和相位严格同步的正弦载波，再釆用程控放大器二次调制产生出高精度 的交流B码。
本发明得到的交流B码精度高，整个装置结构简单，成本低，易于推广应用。
图1为直流B码的数据帧波形图2为直流B码中3种不同脉宽调制的"0", "1"和"P"码元波形图3为GPS接收机的输出信号与直流B码和交流B码的时序关系图4为本发明的总体电路框图5为本发明的直流B码产生电路框图6为本发明的直流码到交流码转换电路框图7为频率和相位与1PPS信号同步的3种码元波形图8为1PPS信号与lkHz方波和lkHz正弦载波的波形图。
具体实施方式
以下结合附图和实例详细说明本发明。
IRIG-B码产生器的总体电路框理如图4所示，由GPS接收机l,单片机2， 直流B码产生电路3，直流码到交流码转换电路4和晶振电路5构成。GPS接收 机l串行输出的画EA-0183格式的定位定时信息(每秒l帧)接单片机2的串 口输入RXD脚，由单片机2负责解码得到UTC曰期，时间和闰秒等信息，并根 据这些信息完成当前IRIG-B数据帧的编码，即在单片机2内部产生出相应的100x2位的码元数据(每个码元对应2比特)。
图3所示GPS接收机1输出的1PPS秒脉冲的上升沿(前沿)是与国际协调 时UTC时间整秒时刻同步的。将1PPS信号接到单片机2的中断输入INT脚，利 用这个边沿使单片机中断迅速将100x2位的码元数据写入直流B码产生电路3, 并开始从串口接收下一帧定时定位信息。
根据图3所示的时序关系，单片机2送出的100x2位码元数据必须在1PPS 秒脉冲上升沿后10ms内到达直流B码产生电路3，而串口接收滞后较大，用来 进行B码编码的日期时间是上一秒接收的经过加1秒调整后的曰期时间数据。
图5是所述的直流B码产生电路3,釆用容量足够大的大规模可编程逻辑 器件(CPLD或FPGA)实现。它包括同步分频器31,码元波形选择器32，可编 程码元数据查找表33和地址计数器34等几个部分。单片机2的数据总线DBUS, 地址总线ABUS,写控制线WR和晶振电路5接入直流B码产生电路3。
所述的可编程码元数据查找表33的功能类似于一个100地址x2位双端口 RAM,用来存储单片机2送来的100个码元数据，其中二进制数据OIB- "0" 码元；10B= "1"码元和11B= "P"码元。图5中底色为阴影的码元数据固定由 硬件逻辑直接产生，不需要写入。
所述的同步分频器31包括一个200倍同步分频计数器311， 一个100倍同 步分频计数器312和一个10倍同步分频计数器313。 1PPS秒脉冲信号接这3 个分频计数器的异步(边沿)清零端CLR，在其上升沿将它们清零。这3个分 频计数器为同步时序逻辑电路，其时钟输入端CLK接晶振信号，对fo=20MHZ 进行同步计数分频。200倍同步分频计数器311的计数使能端"E"接高电平， 进位输出端"C"接IOO倍同步分频计数器312的计数使能端"E"和IO倍同步分频计数器313计数使能端"E1"，分频输出端"0"输出一个占空比为50%的 100kHz方波信号P100K。 100倍同步分频计数器312的进位输出端"C"接10 倍同步分频计数器313计数使能端"E2",分频输出端"0"输出一个占空比为 50%的频率和相位与1PPS信号严格同步的lkHz方波信号P1K (如图8所示)。 IO倍同步分频计数器313分频输出端"01", "02"和"03"分别输出输出占空 比为20%, 50°/ 和80°/。频率和相位与1PPS信号严格同步的100Hz方波信号 P100-2ms， P100 —5ms和P100 — 8ms (如图7所示)。
所述的地址计数器34是一个100进制的递增计数器，其7位计数输出作为 地址接入到可编程码元数据查找表33查找码元数据；P10(L8ms信号接时钟输 入信号CLK端，每个脉冲计数加一；1PPS信号接清零端CLR,在其上升沿将计 数器清零。
所述的码元波形选择器32实际上是一个四选一多路选择器。选择器输入端 分别接入高电平"l"(当时)，P100 —2ms("0"的码元波形)(当A^Ol 时)，P100一5ms ('T，的码元波形)(当八人=10时)和P100-8ms ( "P"的码元 波形)(当AA-ll时)。选择器地址输入端AA接可编程码元数据查找表33输 出的码元数据。由于码元完全由硬件产生，单片机2并不直接参与码元波形的 发生，因此选择器输出的直流B码同步精度很高。
如图6所示，所述的直流码到交流码转换路4包括移相器41,高阶SCF低 通滤波器42，平滑滤波器43和程控放大器44。所述的移相器41包括非门411， 选择开关412，电位器413，电容414和隔直电容415。
根据信号的频谱理论知P1K方波信号包含有直流分量，lkHz基波分量，3 次(3kHz)谐波，5次(5kHz)谐波，……等频谱成分。如能将其它分量滤出，只保留lkHz基波分量就能得到同频不同相(滤波器会产生相移)的lkHz正弦载 波。再通过移相器校正就能得到既同频又同相的lkHz正弦载波。
电位器413和电容414构成1阶RC低通滤波移相器。具有0~90的移相作 用，改变电位器阻值可调节移相度数。P1K方波信号和经过非门411倒相后的 方波信号同时接入选择开关412,可以手动选择180度移相。移相后的信号经 过隔直电容415时滤除了直流分量，进入一个截止频率为lkHz的高阶(通常为 8阶)开关电容(SCF)低通滤波器(LPF)42。该滤波器时钟输入为100kHz方波信 号P100K,确定了其截止(-3dB)频率为lkHz,故可将基波以上的所有分量滤 除净只输出lkHz正弦载波。类似于DAC的输出，开关电容滤波器的输出信号中 也存在开关噪声，经平滑滤波器43滤除高频噪声后进入程控放大器(PGA) 44。 调节电位器413和选择开关412的位置进行相位校正的原则是保证lkHz正 弦载波在程控放大器44的输入端已实现图8所示的与lkHz方波信号和1PPS 信号的同频同相。TTL电平的直流B码加在程控放大器44的增益控制输入端。 增益控制端输入'T'电平和"0"电平时，设计放大器的增益比为3: 1,故程 控放大器44可以输出图3所示的交流B码。 '
本实例也可先对P1K方波信号作滤波处理，再作移相补偿，只要得到与P1K 方波信号同频同相的lkHz正弦载波即可。
所述的GPS接收机1可釆用任何一款精度优于lus授时型接收机。
所述的单片机2可釆用任何一款满足资源要求的单片机(MCU)，数字信号 处理机(DSP )或ARM。
所述的直流B码产生电路3可釆用任何一款逻辑资源足够大的复杂可变成 逻辑元件(CPLD)或现场可编程门阵列(FPGA)芯片实现。所述的高阶SCF低通滤波器42可采用MAXIM公司生产的MAX291 (巴特沃
斯)或MAX292 (贝塞尔)八阶低通滤波器。
所述的平滑滤波器43可釆用 一阶或二阶RC有源/无源低通滤波器实现。 所述的程控放大器44可釆用AD公司生产的AD526增益可控放大器或选用
单独的运放构建实现。
权利要求1、一种GPS同步的IRIG-B时间码发生器，包括GPS接收机(1)、单片机(2)、直流B码产生电路(3)和晶振电路(5)，GPS接收机(1)的秒脉冲信号分别传送给单片机(2)和直流B码产生电路(3)，GPS接收机(1)的时间报文数据传送给单片机(2)，单片机(2)依据时间报文数据生成码元数据，并传送给直流B码产生电路(3)，直流B码产生电路(3)接收晶振电路(5)的晶振信号，依据码元数据产生直流B码以及与秒脉冲信号同步的1kHZ方波信号P1K，其特征在于，该发生器还包括直流码到交流码转换电路(4)，用于对方波信号P1K作低通滤波及移相校正处理，得到与方波信号P1K同频同相的1kHZ正弦载波，并使用直流B码对正弦载波作幅值调制，得到交流B码。
2、 根据权利要求1所述的一种GPS同步的IRIG-B时间码发生器，其特征 在于，所述直流码到交流码转换电路4包括依次相接的移相器(41)、高阶低通 滤波器(42)和程控放大器(44),程控放大器(44)的增益控制来源于所述直 流B码。
3、 根据权利要求1所述的一种GPS同步的IRIG-B时间码发生器，其特征 在于，所述直流码到交流码转换电路4包括依次相接的高阶低通滤波器(42)、 移相器(41)和程控放大器(44),程控放大器44的增益控制来源于所述直流 B码。
专利摘要本实用新型提出了一种GPS同步的IRIG-B时间码发生器，包括依次相接的GPS接收机、单片机、直流B码产生电路和直流码到交流码转换电路。直流B码产生电路产生直流B码以及与秒脉冲信号同步的1kHz方波信号P1K，直流码到交流码转换电路对方波信号P1K作低通滤波及移相校正处理，得到与方波信号P1K同频同相的1kHz正弦载波，使用直流B码对正弦载波作幅值调制，得到交流B码。本实用新型采用硬件同步分频技术得到高精度的直流B码，采用滤波、相位校正及幅值调制技术产生高精度的交流B码，整个装置结构简单，易于推广应用。
文档编号H03L7/06GK201369712SQ20092008345
公开日2009年12月23日 申请日期2009年1月16日 优先权日2009年1月16日
发明者波 金, 丰 魏, 力 魏 申请人:湖北天瑞电子有限公司;华中科技大学