专利名称：重置信号产生电路的制作方法
技术领域：
本实用新型涉及一种重置电路，尤其涉及一种重置处理器的重置信号产生电路。
背景技术：
随着电子科技的进步，各类电子装置已越来越趋于小型化，这种小型的电子装置具有处 理器用于进行运算处理。而这种小型化电子装置常常因为硬件运作不稳定或是软件的不良操 作，例如开机时电源不稳定或是某些应用软件的错误，造成处理器不再执行任何指令而发生 停止动作的现象。这时，需要重置电路来重置处理器。
当前，处理器的重置电路主要有两种方式 一种是在处理器内部设一个计时电路及相对 应的计时缓存器并对计时缓存器的值定时重写，若计时缓存器的值在间隔的时间内没有被重 写，则发出重置信号；另一种是使用专用的重置集成电路。这两种方式的重置电路结构复杂 、成本较高。
实用新型内容
有鉴于此，需要提供一种重置信号产生电路，可实现处理器的重置，具有较低的成本， 且结构简单。
本实用新型实施方式中提供的重置信号产生电路用于重置处理器，包括充电电路、放电 电路及触发电路。其中，充电电路用于当处理器正常时接收处理器的定时脉冲信号，并根据 定时脉冲信号提供充电电流，以及当处理器出现故障时不提供充电电流。放电电路连接于充 电电路，用于当处理器正常时根据充电电流进行充电，以及当处理器出现故障时进行放电以 输出低电压信号。触发电路与处理器及放电电路相连，用于侦测低电压信号，并根据低电压 信号输出触发信号至处理器以重置处理器。
本实用新型所提供的重置信号产生电路通过充电电路、放电电路以及触发电路来产生触 发电压，再将触发电压输入至处理器，实现处理器的重置，具有较低的成本，且结构简单。
图l为本实用新型一实施方式的重置信号产生电路的电路图。
图2为本实用新型一实施方式的重置信号产生电路的信号波形图。
具体实施方式
图l所示为本实用新型一实施方式的重置信号产生电路的电路图。在本实施方式中，重
4置信号产生电路用于在处理器40出现故障时生成重置信号以重置处理器40，包括充电电路 10、放电电路20以及触发电路30。处理器40包括一个通用输入/输出(General Purpose Input Output, GPIO)接脚以及一个重置接脚，处理器40可为中央处理器(Central Processing Unit, CPU)或者微处理器(Micro Control Unit, MCU)等。
充电电路10用于当处理器40正常工作时从处理器40的GPI0接脚接收定时脉冲信号，并根 据定时脉冲信号提供充电电流，以及当处理器40出现故障时不提供充电电流。在本实施例中 ，当处理器40正常时，处理器40会通过其GPI0接脚输出定时脉冲信号至充电电路10。充电电 路10包括运算放大器U1，运算放大器U1的同相输入端同时连接于处理器40以及其输出端，其 反向输入端接地，以形成缓冲器，用于提供充电电流至放电电路20以使放电电路20快速充电
放电电路20连接于充电电路10，用于当处理器40正常工作时根据充电电流进行充电，以 及当处理器40出现故障时进行放电以输出低电压信号。在本实施例中，放电电路20包括第一 电阻R1与充电电容C2。其中，第一电阻R1连接于运算放大器U1的输出端与地之间，充电电容 C2连接于运算放大器U1的输出端与地之间。第一电阻R1用于为充电电容C2提供放电路径并确 保放电电路20的放电时间。
触发电路30与处理器40及放电电路20相连，用于侦测低电压信号，并根据低电压信号输 出触发信号至处理器40以重置处理器40。在本实施例中，触发电路30包括N沟道金属氧化物 半导体M1与第二电阻R2。 N沟道金属氧化物半导体M1的栅极连接于第一电阻R1与充电电容C2 ，其源极接地。第二电阻R2连接于N沟道金属氧化物半导体M1的漏极，N沟道金属氧化物半导 体M1与第二电阻R2的公共节点连接于处理器40的重置信号输入端。
作为本发明一实施方式的进一步改进，所述重置信号产生电路还包括耦合电容C1与二极 管D1。耦合电容C1连接于处理器40与充电电路10之间，用于仅让交流信号通过，同时隔绝直 流。二极管Dl的阳极连接于充电电路lO，其阴极连接于放电电路20，用于防电流逆流。
在本发明一实施方式中，当处理器40正常工作时，其GPIO接脚输出定时脉冲信号，耦合 电容C1隔绝定时脉冲信号的直流信号，仅让交流信号通过。定时脉冲信号通过耦合电容C1传 输至运算放大器U1，运算放大器U1的同相输入端连接于耦合电容C1以及其输出端，其反向输 入端接地，以形成缓冲器，其输出端通过外接3.3V电压而输出高电压信号。高电压信号通过 二极管D1传输至充电电容C2与N沟道金属氧化物半导体M1的栅极，充电电容C2储存电荷，此 时，N沟道金属氧化物半导体M1的输入电压大于其临界电压，N沟道金属氧化物半导体M1导通 并将输入电压连接至地。在本实施方式中，N沟道金属氧化物半导体M1外接3. 3V电压，确保了处理器40开始工作的瞬间有足够的电压导通N沟道金属氧化物半导体M1。
当处理器40发生故障时，其GPIO引脚停止输出定时脉冲信号，运算放大器U1停止输出高 电压信号。此时，充电电容C2进行放电以输出低电压信号，第一电阻R1为充电电容C2提供了 放电路径，并确保了足够的放电时间。二极管D1的阳极与算放大器U1的输出端连接，其阴极 与第一电阻R1与充电电容C2连接，防止电流逆流。因此，低电压信号输入至N沟道金属氧化 物半导体m， N沟道金属氧化物半导体M1由于输入的低电压信号小于其临界电压而截止，低 电压信号成为触发信号被输出至处理器40的重置信号输入端。在本实施方式中，第二电阻 R2连接于N沟道金属氧化物半导体M1的漏极，用于限置触发信号的电流。
图2所示为本实用新型一实施方式的重置信号产生电路的信号波形图。图2 (a)所示的 曲线为充电电容C2的信号波形图，处理器40正常工作时输出定时脉冲信号，充电电容C2约 200ms充电一次，当处理器40故障时停止输出定时脉冲信号，无法对充电电容C2继续充电， 直到处理器40重新正常工作时，输出定时脉冲信号，并通过充电电路10对充电电容C2继续充 电。
图2 (b)所示的曲线为N沟道金属氧化物半导体M1的信号波形图，处理器40正常工作时 输出定时脉冲信号，N沟道金属氧化物半导体M1的输入电压大于其临界电压，N沟道金属氧化 物半导体m正常工作。当处理器40出现故障时，N沟道金属氧化物半导体M1的输入电压小于 其临界电压，N沟道金属氧化物半导体M1停止工作。直到处理器40重新正常工作时，N沟道金 属氧化物半导体M1继续正常工作。
图2 (c)所示的曲线为触发电压的信号波形图，当处理器40正常工作时，N沟道金属氧 化物半导体M1导通并将其输入电压传输到地，此时没有触发电压。当处理器40出现故障时， N沟道金属氧化物半导体M1截止，其输入电压成为触发电压被传输到处理器40。直到处理器 40重新正常工作时，N沟道金属氧化物半导体M1重新导通并将其输入电压传输到地。
本实用新型实施方式所提供的重置信号产生电路通过充电电路IO、放电电路20以及触发 电路30来产生触发电压，再将触发电压输入至处理器40的重置信号输入端，实现处理器40的 重置，具有较低的成本，且结构简单。
权利要求1.一种重置信号产生电路，用于产生重置信号以重置处理器，其特征在于，所述重置信号产生电路包括充电电路，用于当所述处理器正常工作时从所述处理器接收定时脉冲信号，并根据所述定时脉冲信号提供充电电流，以及当所述处理器出现故障时停止提供充电电流；放电电路，连接于所述充电电路，用于当所述处理器正常工作时根据所述充电电流进行充电，以及当所述处理器出现故障时进行放电以输出低电压信号；及触发电路，与所述处理器及所述放电电路相连，用于侦测所述低电压信号，并根据所述低电压信号输出触发信号至所述处理器以重置所述处理器。
2.如权利要求l所述的重置信号产生电路，其特征在于，所述充电电 路包括运算放大器，所述运算放大器的同相输入端同时连接其输出端以及所述处理器，其反 向输入端接地，以形成缓冲器，用于对所述放电电路快速充电。
3.如权利要求2所述的重置信号产生电路，其特征在于，所述放电电路包括第一电阻，连接于所述运算放大器的输出端与地之间；及充电电容，连接于所述运算放大器的输出端与地之间，用于当所述放电电路放电时提 供低电压信号；其中，所述第一电阻用于为所述充电电容提供放电路径并确保所述放电电路的放电时间。
4.如权利要求3所述的重置信号产生电路，其特征在于，所述触发电路包括N沟道金属氧化物半导体，其栅极连接于所述第一电阻与所述充电电容，其源极接地；及第二电阻，连接于所述N沟道金属氧化物半导体的漏极与参考电压之间，用于限制所述 触发信号的电流；其中，所述N沟道金属氧化物半导体的漏极连接于所述处理器的重置接脚。
5 如权利要求4所述的重置信号产生电路，其特征在于，当所述处理 器正常工作时，所述N沟道金属氧化物半导体的输入电压大于其临界电压，所述N沟道金属氧 化物半导体导通并将所述输入电压连接至地；当所述处理器发生故障时，输入至所述N沟道 金属氧化物半导体的低电压信号小于其临界电压，所述N沟道金属氧化物半导体截止，所述 低电压信号成为触发信号被输出至所述处理器。
6 如权利要求l所述的重置信号产生电路，其特征在于，还包括耦合 电容，连接于所述处理器与所述充电电路之间，用于通过交流信号，同时隔绝直流信号。
7 如权利要求l所述的重置信号产生电路，其特征在于，还包括二极 管，其阳极连接于所述充电电路，其阴极连接于所述放电电路，用于防电流逆流。
专利摘要一种重置信号产生电路，用于重置处理器，包括充电电路、放电电路及触发电路。其中，充电电路用于当处理器正常时接收处理器的定时脉冲信号，并根据定时脉冲信号提供充电电流，以及当处理器出现故障时不提供充电电流。放电电路连接于充电电路，用于当处理器正常时根据充电电流进行充电，以及当处理器出现故障时进行放电以输出低电压信号。触发电路与处理器及放电电路相连，用于侦测低电压信号，并根据低电压信号输出触发信号至处理器以重置处理器。本实用新型的重置信号产生电路通过充电电路、放电电路以及触发电路来产生触发电压，再将触发电压输入至处理器，实现处理器的重置，具有较低的成本，且结构简单。
文档编号H03K3/353GK201421585SQ20092030141
公开日2010年3月10日 申请日期2009年3月19日 优先权日2009年3月19日
发明者吴俊德 申请人:鸿富锦精密工业(深圳)有限公司;鸿海精密工业股份有限公司