专利名称：内部振荡器到外部频率参考的自动同步的制作方法
技术领域：
本发明涉及集成电路振荡器，且更特定来说，涉及集成电路内部振荡器到频率参 考的自动同步。
背景技术：
集成电路数字逻辑电路将时钟用于其操作。由所述逻辑电路执行的某些计时功能 需要时钟具有精确的频率。一般来说，可在制造厂针对特定操作温度及电压对内部时钟振 荡器的频率确定元件进行校准。操作温度及/或电压的任何偏差可改变内部时钟振荡器的 频率校准准确度。
发明内容
因此，需要在操作温度及电压范围上维持集成电路内部时钟振荡器的较好长期频 率准确度。可有利地利用稳定且准确的频率源来改进操作温度、电压及时间范围上的内部 时钟振荡器准确度。此尤其有利于需要长期稳定且准确的计时的应用，例如但不限于实时 时钟及日历(RTCC)应用等。根据本发明的教示内容，可通过以下步骤使内部集成电路时钟振荡器自动同步到 外部频率参考计数所述内部时钟振荡器的发生于较低频率外部频率参考的周期内的周期 的数目(下文称“计数”)，接着比较所述计数与参考计数。当所述参考计数大于所述计数 时，增加所述内部时钟振荡器的频率。当所述参考计数小于所述计数时，减小所述内部时钟 振荡器的所述频率。当所述参考计数与所述计数大致相同时，不改变所述内部时钟振荡器 的所述频率。根据本发明的具体实例性实施例，一种具有被同步到外部频率参考的内部时钟振 荡器的集成电路装置包括时钟振荡器；计数器，其具有耦合到所述时钟振荡器的时钟输 入，其中所述计数器计数所述时钟振荡器的周期；频率调整控制器，其具有计数输入、参考 计数输入、外部频率参考输入、复位输出、频率递增输出(128)及频率递减输出；及振荡器 调谐电路，所述振荡器调谐电路具有分别耦合到所述频率调整控制器的所述频率递增及递 减输出的频率增加及减小输入；所述振荡器调谐电路耦合到所述时钟振荡器，其中时钟振 荡器频率由所述振荡器调谐电路确定；其中所述频率调整控制器在参考频率周期完成时比 较来自所述计数器的所述计数与所述参考计数输入处的参考计数，所述参考频率周期来自 耦合到所述频率调整控制器的所述外部频率参考输入的外部频率参考；其中如果所述参 考计数大于所述计数，那么所述频率调整控制器致使所述振荡器调谐电路增加所述时钟振 荡器频率，如果所述参考计数小于所述计数，那么所述频率调整控制器致使所述振荡器调 谐电路减小所述时钟振荡器频率，如果所述参考计数与所述计数大致相同，那么所述频率 调整控制器不对所述振荡器调谐电路进行任何操作且所述时钟振荡器频率保持处于大致 相同的频率下；且此后所述频率调整控制器复位所述计数器计数。根据本发明的另一具体实例性实施例，一种用于使时钟振荡器同步到外部频率参考的方法包括以下步骤提供具有可调谐频率的时钟振荡器；计数所述时钟振荡器的发生 于参考频率周期内的周期的数目；比较所述时钟振荡器的周期的所述所计数的数目与参考 计数，其中，如果所述时钟振荡器的周期的所述所计数的数目小于所述参考计数，那么增加 所述时钟振荡器的所述可调谐频率，如果所述时钟振荡器的周期的所述所计数的数目大于 所述参考计数，那么减小所述时钟振荡器的所述可调谐频率，且如果所述时钟振荡器的周 期的所述所计数的数目与所述参考计数大致相同，那么保持所述时钟振荡器的当前可调谐 频率。
通过结合附图参照下文说明可更全面地理解本发明，附图中图1图解说明根据本发明的具体实例性实施例具有使其频率自动同步到外部参 考频率的内部时钟振荡器的集成电路装置的示意性框图；图2图解说明图1中所示的内部时钟振荡器及同步电路的更详细具体实例性实施 例的示意性框图；且图3图解说明图2中所示的频率确定电路的具体实例性实施例的示意图。尽管本发明易于作出各种修改及替代形式，但在图式中是显示并在本文中详细地 描述其具体实例性实施例。然而，应理解，本文对具体实例性实施例的说明并非打算将本发 明限定于本文中所揭示的特定形式，而是相反，本发明打算涵盖所附权利要求书所界定的 所有修改及等效内容。
具体实施例方式现在参照图式，其示意性地图解说明具体实例性实施例的细节。图式中，相同的元 件将由相同的编号表示，且相似的元件将由带有不同小写字母后缀的相同编号表示。参照图1，其描绘根据本发明的具体实例性实施例具有使其频率自动同步到外部 参考频率的内部时钟振荡器的集成电路装置的示意性框图。由编号102表示的集成电路装 置包括时钟振荡器104、计数器106、频率调整控制器108、振荡器调谐电路110且适于耦合 到外部频率参考112。集成电路装置102还可包括数字处理器114，例如，微控制器、微处理 器、数字信号处理器(DSP)、可编程逻辑阵列(PLA)等。时钟振荡器104的输出1 耦合到计数器106的时钟输入。计数器106对来自输 出1 的每一时钟脉冲进行计数直到从频率调整控制器108接收复位134为止。来自计数 器106的计数122耦合到频率调整控制器108且将其与参考计数IM进行比较。当参考计 数IM大于计数122时，频率调整控制器108将向振荡器调谐电路110发送递增信号128， 振荡器调谐电路110接着增加时钟振荡器104的频率。当参考计数124小于计数122时， 频率调整控制器108将向振荡器调谐电路110发送递减信号130，振荡器调谐电路110接 着减小时钟振荡器104的频率。当参考计数124与计数122大致相同时，频率调整控制器 108不进行致使振荡器调谐电路110改变时钟振荡器104的频率的任何操作。外部频率参考112可以是(例如但不限于)结合频率调整控制器108中的振荡器 电路(未显示)使用的晶体、陶瓷共振器或任一其它类型的准确且稳定的频率确定装置。 外部频率参考112还可以是稳定且准确的参考频率源振荡器(未显示)。可在制造处理器
5106或其它数字装置(未显示)时及/或通过处理器106或其它数字装置(未显示)将参 考计数IM编程到集成电路装置102中。当外部频率参考112为不可用时，可用来自处理 器106或外部源(未显示)的停用信号138停用频率调整控制器108。作为实例，当振荡器104正在8MHz的频率下运行且外部频率参考112正提供处于 32. 768kHz的频率的准确且稳定的信号时，针对来自外部频率参考112的32. 768kHz信号 132的每一周期将存在来自8MHz振荡器104的信号126的244个周期。计数器106将对 信号126的发生于信号132的一个周期内的周期进行计数。频率调整控制器108将在信号 132的每一周期之后将来自所述计数器的计数122与参考计数124(在此实例中为M4)进 行比较。如果计数122与参考计数IM大致相同，那么频率调整控制器108将不进行致使振 荡器调谐110改变振荡器104的频率的任何操作。然而，如果计数122小于参考计数124， 那么频率调整控制器108将致使振荡器调谐110增加振荡器104的频率。相反，如果计数 122大于参考计数124，那么频率调整控制器108将致使振荡器调谐110减小振荡器104的 频率。每当信号132的周期完成时发生此事件序列，接着频率调整控制器108以复位信号 134来复位计数器106。涵盖以下内容且其在本发明的范围内其它振荡器104及外部频率 装置112频率可与适当参考计数IM —起使用。参照图2，其描绘图1中所示的内部时钟振荡器及同步电路的更详细具体实例性 实施例的示意性框图。所述频率调整控制器可包括数字比较器208，其将计数122与参考计 数IM进行比较，如上文所述。振荡器调谐110可包括增/减计数器210及频率确定电路 220。当计数122小于参考计数124时，数字比较器208将向增/减计数器210发送递 增信号128，借此增/减计数器210使其二进制输出( 到递增。当计数122大于参考计 数IM时，数字比较器208将向增/减计数器210发送递减信号130，借此增/减计数器210 使其二进制输出A到％递减。当计数122与参考计数IM大致相同时，数字比较器208不 发送信号且增/减计数器210 二进制输出( 到％不改变。频率确定电路220可由例如电容器(图3)、电阻器(未显示)、电流源(未显示) 等组件或其任一组合构成。根据增/减计数器210的二进制(或BCD)输出( 到％来增加 及减小频率确定电路220的调谐组件值。因此，振荡器104输出1 的频率将改变。参照图3，其描绘图2中所示的频率确定电路的具体实例性实施例的示意图。频 率确定电路220(图2、可由耦合到时钟振荡器104且确定其频率的多个二进制加权电容器 320构成。也可以类似方式利用电阻器及/或电流源，数字电路设计领域且受益于本发明的 技术人员将知晓其实施方案。尽管已参照本发明的实例性实施例来描绘、描述及界定本发明的实施例，但此参 照并不意味着对本发明的限定，且不应推断出存在此限定。所揭示的标的物能够在形式及 功能上作出大量的修改、更改及等效形式，数字电子器件的相关领域且受益于本发明的技 术人员将会联想到这些修改、更改及等效形式。所描绘及所描述的本发明实施例仅为实例， 而并非是对本发明范围的穷尽性说明。
权利要求
1.一种集成电路装置，其具有被同步到外部频率参考的内部时钟振荡器，所述集成电 路装置包括时钟振荡器；计数器，其具有耦合到所述时钟振荡器的时钟输入，其中所述计数器对所述时钟振荡 器的周期进行计数；频率调整控制器，其具有计数输入、参考计数输入、外部频率参考输入、复位输出、频率 递增输出(128)及频率递减输出；及振荡器调谐电路，所述振荡器调谐电路具有分别耦合到所述频率调整控制器的所述频率递增及递减输 出的频率增加及减小输入；所述振荡器调谐电路耦合到所述时钟振荡器，其中时钟振荡器频率由所述振荡器调谐 电路确定；其中所述频率调整控制器在参考频率周期完成时将来自所述计数器的所述计数与所 述参考计数输入处的参考计数进行比较，所述参考频率周期来自耦合到所述频率调整控制 器的所述外部频率参考输入的外部频率参考；其中如果所述参考计数大于所述计数，那么所述频率调整控制器致使所述振荡器调谐电路 增加所述时钟振荡器频率，如果所述参考计数小于所述计数，那么所述频率调整控制器致使所述振荡器调谐电路 减小所述时钟振荡器频率，如果所述参考计数与所述计数大致相同，那么所述频率调整控制器不对所述振荡器调 谐电路进行任何操作且所述时钟振荡器频率保持处于大致相同的频率下；且此后所述频率调整控制器复位所述计数器计数。
2.根据权利要求1所述的集成电路装置，其进一步包括具有用于启用及停用其操作的 停用输入的所述频率调整控制器。
3.根据权利要求2所述的集成电路装置，其进一步包括数字处理器。
4.根据权利要求3所述的集成电路装置，其中所述数字处理器耦合到所述频率调整控 制器的所述停用输入且启用及停用所述频率调整控制器。
5.根据权利要求3所述的集成电路装置，其中所述数字处理器将所述参考计数提供到 所述频率调整控制器。
6.根据权利要求3所述的集成电路装置，其中所述数字处理器选自由微控制器、微处 理器、数字信号处理器(DSP)及可编程逻辑阵列(PLA)组成的群组。
7.根据权利要求1所述的集成电路装置，其中所述振荡器调谐电路包括增/减计数器 及多个二进制加权电容器。
8.根据权利要求1所述的集成电路装置，其中所述频率调整控制器包括数字比较器。
9.根据权利要求1所述的集成电路装置，其中所述外部频率参考为晶体。
10.根据权利要求9所述的集成电路装置，其中所述晶体在约32.768kHz下操作且所述 振荡器调谐电路在约8MHz下操作。
11.根据权利要求1所述的集成电路装置，其中所述时钟振荡器的频率大致大于所述外部频率参考的频率。
12. 一种用于使时钟振荡器同步到外部频率参考的方法，所述方法包括以下步骤 提供具有可调谐频率的时钟振荡器；对所述时钟振荡器的发生于参考频率周期内的周期的数目进行计数； 将所述时钟振荡器的周期的所述所计数的数目与参考计数进行比较，其中， 如果所述时钟振荡器的周期的所述所计数的数目小于所述参考计数，那么增加所述时 钟振荡器的所述可调谐频率，如果所述时钟振荡器的周期的所述所计数的数目大于所述参考计数，那么减小所述时 钟振荡器的所述可调谐频率，且如果所述时钟振荡器的周期的所述所计数的数目与所述参考计数大致相同，那么保持 所述时钟振荡器的当前可调谐频率。
全文摘要
通过以下步骤使内部集成电路时钟振荡器自动同步到外部频率参考对所述内部时钟振荡器的发生于较低频率外部频率参考的周期内的周期的数目进行计数(下文称“计数”)，接着将所述计数与参考计数进行比较。当所述参考计数大于所述计数时，增加所述内部时钟振荡器的频率。当所述参考计数小于所述计数时，减小所述内部时钟振荡器的所述频率。当所述参考计数与所述计数大致相同时，不改变所述内部时钟振荡器的所述频率。
文档编号H03L7/181GK102089981SQ200980107364
公开日2011年6月8日 申请日期2009年6月15日 优先权日2008年6月19日
发明者约瑟夫·艾伦·汤姆森 申请人:密克罗奇普技术公司