专利名称：循环移位设备、循环移位方法、ldpc解码设备、电视接收机和接收系统的制作方法
技术领域：
本发明涉及循环移位设备、循环移位方法、LDPC解码设备、电视接收机和接收系统，并且具体地涉及可用于实现设备的小型化的循环移位设备、循环移位方法、LDPC解码设备、电视接收机和接收系统。
背景技术：
存在用作循环移位设备的桶形移位器，其是用于执行循环移位(旋转)以循环地移位由多段数据组成的并行数据的硬件。现在，组成作为循环移位对象的并行数据的数据将被称为输入数据，并且由桶形移位器通过循环地移位组成并行数据的多段数据而输出的数据将被称为移位数据。例如，通过用于执行M(其是预定整数)个单位的循环移位的桶形移位器，作为M 段输入数据#1，2，...，測的并行数据被循环地移位从外部等指定的移位量k，并且作为其循环移位的结果，M段移位数据#1，2，. . .，#M被输出。具体地，现在，如果我们假设在桶形移位器中，在输入数据#1，2，. . .，#M的排头的方向上执行循环移位，则根据移位量为k的循环移位，输入数据#k+l，. . .，#M，1，2，. . .，#k 被输出为移位数据#1，2，...，#M。如上所述的循环移位例如是LDPC (低密度奇偶校验)码的解码(例如，参见PTL 1)、可变长度解码等所需要的。此外，在输入数据#m为1比特的情况下，根据循环移位，可以以M-比特数据作为对象来执行诸如乘法之类的比特运算以及其它运算。引用列表专利文献PTL 1 日本未实审专利申请公报No. 2004-343170
发明内容
技术问题如上所述，在对M段输入数据#1至測执行循环移位的情况中，需要用于执行M个单位的循环移位的桶形移位器(下面也称为“M个单位的桶形移位器”)。因此，在对N段输入数据# 1，2，...，#N (N段不同于M段)执行循环移位的情况中， 需要N个单位的桶形移位器。如上所述，在对M段输入数据#1至#M执行循环移位(下面也称为“M个单位的循环移位”)以及在对N段输入数据#1至#N执行循环移位的情况中，需要不同的桶形移位器。 因此，为了执行M段输入数据#1至#M的循环移位和N段输入数据#1至測的循环移位两者，循环移位设备需要由M个单位的桶形移位器和N个单位的桶形移位器构成，因此，设备的大小增加。
本发明是鉴于这样的情形作出的，并且其一个目的是实现设备的小型化。问题的解决方案作为本发明第一方面的循环移位设备或循环移位方法是这样的循环移位设备或循环移位方法，其中，循环移位设备包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据；和选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；在将由小于M段输入数据的N段输入数据组成的并行数据循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第N-k+1 至第N个输出数据。在如上的第一方面中，桶形移位器执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，并且选择电路选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据。在将由小于M段输入数据的N段输入数据组成的并行数据循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N个输出数据。作为本发明第二方面的LDPC解码设备是这样的LDPC解码设备，其包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC(低密度奇偶校验)码进行解码的检查节点(check node)的计算和可变节点(variable node)的计算，其中，M等于或大于Q ；以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算； 其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；在Q等于M,计算装置输出M个消息，并且M个消息作为M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；在Q与小于M的 N相等，计算设备输出N个消息，并且N个消息作为N段输入数据，N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并且输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N个输出数据。作为本发明第三方面的电视接收机是这样的电视接收机，其包括获取装置，被配置为获取发送数据，发送数据包括通过使节目的数据至少经过LDPC(低密度奇偶校验)编码而获得的LDPC码；以及LDPC解码装置，被配置为对包括在发送数据中的LDPC码进行解码；其中，LDPC解码装置包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC 码进行解码的检查节点的计算和可变节点的计算，其中，M等于或大于Q，以及循环移位装
9置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q 个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；在Q等于 M，计算装置输出M个消息，并且M个消息作为M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；在Q与小于M的N相等，计算设备输出N个消息，并且N个消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并且输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第 Ν-k+l至第N个输出数据。作为本发明第四方面的接收系统是这样的接收系统，其包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在传输路径中导致的错误的处理；以及信息源解码处理单元，被配置为使经过了传输路径解码处理的信号经过信息源解码处理，该信息源解码处理至少包括用于对压缩信息进行解压缩以获得原始信息的处理；其中，经由传输路径获得的信号是通过至少执行用于压缩信息的压缩编码以及用于校正在传输路径中导致的错误的纠错编码而获得的信号；并且其中，纠错编码包括LDPC(低密度奇偶校验)编码；并且其中，传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，M等于或大于Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的 M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；并且其中，在Q等于M,计算装置输出M个消息，并且M个消息作为M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；并且其中，在Q与小于M的N 相等，计算设备输出N个消息，并且N段消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并且输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N个输出数据。作为本发明第五方面的接收系统是这样的接收系统，其包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在传输路径中导致的错误的处理；以及输出单元，被配置为基于经过了传输路径解码处理的信号来输出图像或音频；其中，经由传输路径获得的信号是通过至少执行用于校正在传输路径中导致的错误的纠错编码而获得的信号；并且其中，纠错编码包括LDPC(低密度奇偶校验)编码；并且其中，传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，M等于或大于Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；并且其中，在Q等于M，计算装置输出M个消息，并且M个消息作为M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；并且其中，在Q与小于M的N相等，计算设备输出N个消息， 并且N段消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第 N-k个移位数据并且输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N 个输出数据。作为本发明第六方面的接收系统是这样的接收系统，其包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在传输路径中导致的错误的处理；以及记录单元，被配置为记录经过了传输路径解码处理的信号；其中，经由传输路径获得的信号是通过至少执行用于校正在传输路径中导致的错误的纠错编码而获得的信号；并且其中，纠错编码包括LDPC(低密度奇偶校验)编码；并且其中，传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，M等于或大于Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；并且其中，在Q等于M，计算装置输出M个消息，并且在M个消息作为 M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；并且其中，在Q与小于M的N相等，计算设备输出N个消息，并且N段消息作为N 段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并且输出为第一至第N-k个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N个输出数据。作为本发明第七方面的接收系统是这样的接收系统，其包括获取装置，被配置为经由传输路径获取信号；以及传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在传输路径中导致的错误的处理；其中，经由传输路径获得的信号是通过至少执行用于校正在传输路径中导致的错误的纠错编码而获得的信号；并且其中，纠错编码包括=LDPC(低密度奇偶校验)编码； 并且其中，传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，M等于或大于Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，循环移位装置包括桶形移位器，被配置为执行用于对由M段输入数据组成的并行数据进行循环移位的M个单位的循环移位，以输出M段移位数据，以及选择电路，被配置为选择由桶形移位器输出的M段移位数据，作为通过循环移位M段输入数据而获得的M段输出数据；并且其中，在Q等于M，计算装置输出M个消息，并且M个消息作为M段输入数据，由M 段输入数据组成的并行数据被循环移位的情况下，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据并且输出为第一至第M个输出数据；并且其中，在Q与小于M的N相等，计算设备输出N个消息，并且N段消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，选择电路选择在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据并且输出为第一至第N-k 个输出数据，并且选择在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据并输出为第Ν-k+l至第N个输出数据。在如上的第二至第七方面中，在Q等于M，计算装置输出M个消息，并且M个消息作为M段输入数据，由M段输入数据组成的并行数据被循环移位的情况下，在选择电路处，在桶形移位器执行循环移位的方向上从排头起的第一至第M个移位数据被选择并被输出为第一至第M个输出数据。在Q与小于M的N相等，计算设备输出N个消息，并且N段消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中， 在选择电路中，在桶形移位器执行循环移位的方向上从排头起的第一至第N-k个移位数据被选择并被输出为第一至第N-k个输出数据，并且在桶形移位器执行循环移位的方向上从排头起的第N-k+l+(M-N)至第N+(M-N)个移位数据被选择并被输出为第Ν-k+l至第N个输出数据。本发明的有益效果根据本发明的第一至第七方面，可以实现设备的小型化。
图1是应用了本发明的TV的实施例的配置示例的框图。图2是用于描述LDPC解码的示图。图3是图示出内置于解调单元12中的LDPC解码设备的配置示例的框图。图4是图示出LDPC码的奇偶校验矩阵的示例的示图。图5是用于描述需要对通过节点计算获得的消息进行循环移位的原因的示图。图6是用于描述DVB-S2和高级BS的规范的示图。图7是图示出循环移位设备33的第一配置示例的框图。图8是图示出循环移位设备33的第二配置示例的框图。
12
图9是图示出桶形移位器61的配置示例的框图。图10是图示出在八个单位的桶形移位器61处执行的对六段输入数据#1至#6的循环移位的示例的示图。图11是图示出在八个单位的桶形移位器61处执行的对六段输入数据#1至#6的循环移位的另一示例的示图。图12是图示出选择电路62的配置示例的框图。图13是图示出转换表的示图。图14是图示出M为8并且N为6的情况中的选择电路62的配置示例的框图。图15是图示出N为6的情况中的转换表的示图。图16是用于描述循环移位设备33执行的循环移位处理的流程图。图17是图示出循环移位设备33的第三配置示例的框图。图18是图示出选择电路102的配置示例的框图。图19是图示出M为8并且N1, N2和N3分别为6，5和4的情况中的选择电路102 的配置示例的框图。图20是图示出N为6并且NnN2和N3分别为6，5和4的情况中的转换表的示图。图21是图示出PXP的配置矩阵以及通过划分该配置矩阵而获得的P' XP'的配置矩阵的示图。图22是图示出应用了本发明的接收系统的第一实施例的配置示例的框图。图23是图示出应用了本发明的接收系统的第二实施例的配置示例的框图。图M是图示出应用了本发明的接收系统的第三实施例的配置示例的框图。
具体实施例方式图1是应用了本发明的TV(电视接收机)的实施例的配置示例的框图。在图1中，该TV由获取单元11、解调单元12、解复用器13、解码器14、显示单元15 等构成。获取单元11获取包括LDPC码的发送数据，并提供给解调单元12，该LDPC码是通过使节目的数据至少经过LDPC(低密度奇偶校验)编码而获得的。即是说，发送数据被布置为在未示出的广播电台或web服务器处被发送，并且获取单元11获取其发送数据。现在，在发送数据从广播电台例如经由陆地广播、卫星波、CATV(有线电视)网络等被广播的情况中，获取单元11由调谐器、STB(机顶盒)等构成。此外，在发送数据例如从诸如IPTV(因特网协议电视)之类的web服务器通过多播被发送的情况中，获取单元11 例如由诸如NIC(网络接口卡)等之类的网络I/F(接口)构成。解调单元12使来自获取单元11的发送数据经过诸如解调等的必要处理。这里， 如上所述，发送数据包括通过使节目的数据至少经过LDPC编码而获得的LDPC码，因此，在解调单元12处执行的必要处理包括由于解码LDPC码的处理。解调单元12使来自获取单元11的发送数据经过诸如解调等的必要处理，例如以获得TS (传输流)，并且将该TS提供给解复用器13。解复用器13从来自解调单元12的TS中提取例如TS分组，并且提供给解码器14，在TS分组中布置有用作用户选择的节目的数据的图像数据和音频数据。解码器14例如使布置在来自解复用器13的TS分组中的图像数据和音频数据经过MPEG(运动图像专家组)解码。作为解码器14处的MPEG解码的结果而获得的图像数据被提供给显示单元15，并且音频数据被提供给未示出的扬声器，且对应的音频被输出。显示单元15例如由液晶面板或有机EL(电致发光)面板等构成，并且显示与来自解码器14的图像数据相对应的图像。接下来，将参考图2描述在图1的解调单元12处对LDPC码执行的解码。LDPC码的解码(LDPC解码)是由Villager命名作为概率解码的算法，并且可以根据我们可以称为Tarmer图的图上的概率传播(置信传播)通过消息传递算法来执行， Tarmer图由可变节点(也称为“消息节点”)和检查节点组成的。现在，在下面，可变节点和检查节点将被简称为节点。现在，一个码长的LDPC码的每个码的所接收值将被表示为Utli，从检查节点输出的消息(检查节点消息)将被表示为Uj,并且从可变节点输出的消息(可变节点消息)将被表示为ViO注意，所接收值Utli以及消息Uj和Vi是利用对数似然率来表达值的“O”(或“1”) 似然性的实值。此外，所接收值Utli和可变节点消息\的下标i是表示LDPC码的奇偶校验矩阵(定义LDPC码的奇偶校验矩阵)的列的参数。此外，检查节点消息Uj的下标j是表示LDPC码的奇偶校验矩阵的行的参数。在LDPC解码中，可变节点消息Vi是通过利用所接收值Utli和检查节点消息Uj执行表达式(1)所示的对可变节点的计算(可变节点计算)而获得的。此外，检查节点消息Uj 是通过利用在表达式(1)中获得的可变节点消息Vi来执行表达式( 所示的对检查节点的计算(检查节点计算)而获得的。[表达式1] dv-1Vi=Uoi+ Σ Uj
j = 1 ... (1)[表达式2]tanh ^-y-j = JT tanh (-^l))这里，用于表达式(1)的可变节点计算的检查节点消息Uj在一个码长的LDPC码的LDPC解码开始时被初始化为“0”。此外，表达式(1)和表达式( 中的 <和(1。是分别指示与奇偶校验矩阵的垂直方向和水平方向上的分支相当的“1”的数目(权重)的任意可选参数，并且例如，在(3，6)码的情况中，dv = 3和毛=6成立。此外，在表达式(1)的可变节点计算中，从将输出消息(可变节点消息)的分支 (边)输入的消息(检查节点消息)不被用作求和运算(表达式(1)中的Σ )的对象，因此，求和运算的范围在1至dv-l中。类似地，在表达式O)的检查节点计算中，从将输出消息(检查节点消息)的分支(边)输入的消息(可变节点消息)不被用作乘积运算(表达式O)中的Π)的对象，因此，该乘积运算的范围在1至d。_l中。表达式( 所示的检查节点计算可以通过预先创建表达式C3)所示的函数R(vl， v2)的表格，并且如表达式(4)所示连续地(递归地)使用它来执行，表达式C3)返回针对输入vl和v2输出的1。[表达式3]χ = 2tanh_1 {tanh (nx/2) tanh (v2/2)} = R (V1，v2) · · · (3)[表达式4]Uj=R (V1, R (v2, R (v3, ■ ■ -R (vdc-2, Vdc-!))))(4)在LDPC解码中，重复解码被执行，其中，表达式(1)的可变节点计算和表达式(2) 的检查节点计算(表达式G))重复地被执行，并且当重复次数达到预定次数时，通过执行表达式(5)所示的计算来获得作为最终输出的解码结果的消息ν。[表达式δ]
dvVj=Uo,+ Σ Uj
j-1... (5)这里，表达式( 的计算不同于表达式(1)的可变节点计算，并且是利用来自与该可变节点相连的所有分支的检查节点消息来执行的。图2中的A图示出了(3，6)LDPC码(码率1/2、码长12)的奇偶校验矩阵的示例。LDPC码的奇偶校验矩阵可以利用Tarmer图来表示。图2中的B图示出了图2的A中的奇偶校验矩阵H的Tarmer图。在图2的B中，加号(“ + ”)表示检查节点，并且等号(“=”表示可变节点。检查节点和可变节点分别于奇偶校验矩阵H的行和列相对应。检查节点和可变节点之间的线连接是分支(边)，并且相当于奇偶校验矩阵H的“1”。具体地，在奇偶校验矩阵H的第j行第i列的分量为1的情况中，在图2的B中， 从顶部起的第i个可变节点(“=”的节点)与从顶部起的第j个检查节点(“ + ”的节点) 通过边相连。边表示与可变节点相对应的代码比特具有与检查节点相对应的约束条件。在作为LDPC解码算法之一的求和乘积算法中，如上所述，可变节点计算和检查节点计算重复地被执行。图2中的C是用于描述如何在可变节点处获得可变节点消息的示图。在可变节点中，与连接到该可变节点的某条边相对应的可变节点消息Vi是利用来自连接到该可变节点的其余边的检查节点消息…和 以及所接收值Utli，根据表达式(1)获得的。与另一边相对应的可变节点消息以相同的方式被获得。图2中的D是用于描述如何在检查节点处获得检查节点消息的示图。可以用利用表达式aXb = exp{ln(|a|)+ln(|b|)} Xsign(a) Xsign (b)的关系的表达式(6)来重写表示检查节点计算的表达式O)。注意，当时，Sign(X)为1，并且当 χ < 0 时，sign(x)为-1。[表达式6]
1权利要求
1.一种循环移位设备，包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据；以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；其中，在将由小于M段输入数据的N段输入数据组成的并行数据循环移位小于所述N 的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
2.根据权利要求1所述的循环移位设备，其中，所述选择电路包括N-I个选择器，被配置为对于作为在2至N的范围中的整数的n，选择第η个或第 n+(M-N)个移位数据并且输出为第η个输出数据，并且，在所述桶形移位器循环移位所述由M段输入数据组成的并行数据的情况中， 输出所述第一移位数据作为所述第一输出数据，并且，在选择所述第η个或第n+(M-N) 个移位数据的所述第η-1个选择器中，选择并输出所述第η个移位数据作为所述第η个输出数据， 并且，输出第Ν+1至第M个移位数据作为第Ν+1至第M个输出数据， 并且，在所述桶形移位器将所述由N段输入数据组成的并行数据循环移位所述移位量 k的情况中，输出所述第一移位数据作为所述第一输出数据，并且，在第一至第Ν-k-l个选择器中，选择并输出第η个移位数据作为第η个输出数据，并且，在第N-k至第N-I个选择器中，选择并输出第n+(M-N)个移位数据作为所述第η个输出数据。
3.根据权利要求2所述的循环移位设备，还包括选择控制电路，被配置为基于所述移位量k以及表示是对所述由M段输入数据组成的并行数据还是对所述由N段输入数据组成的并行数据执行循环移位的选择信号，根据所述选择器来控制对移位数据的选择。
4.根据权利要求1所述的循环移位设备，其中，所述M段为374段， 并且其中，所述N段为360段。
5.根据权利要求1所述的循环移位设备，其中，所述N取大于等于2但小于M的范围中的T个整数值NnN2,...，Nt,并且，当所述T个整数值N1, N2, ...，Nt中按降序的第t个整数值被表示为Nt时， 所述选择电路包括Nt-I个具有T+1个输入和一个输出的选择器，被配置为对于作为在2至N1的范围中的整数的n，选择第n，第n+ (M-N1)，第n+ (M-N2)，· · ·，第η+ (M-NtJ或第n+ (M-Nt)个移位数据， 并输出为所述第η个输出数据，并且，在所述桶形移位器循环移位由所述M段输入数据组成的并行数据的情况中， 输出所述第一移位数据作为所述第一输出数据，并且，在选择第n，第n+ (M-N1)，第n+ (M-N2)，· · ·，第η+ (M-NtJ或第n+ (M-Nt)个移位数据的第η-1个选择器中，选择并输出所述第η个移位数据作为所述第η个输出数据， 并且，输出第NJl至第M个移位数据作为第NJl至第M个输出数据， 并且，在所述桶形移位器将由Nt段输入数据组成的并行数据循环移位小于Nt的移位量 k的情况中，输出所述第一移位数据作为所述第一输出数据，并且，在第一至第Nt-k-l个选择器中，选择并输出第η个移位数据作为所述第η个输出数据，并且，在第Nt-k至第Nt-I个选择器中，选择并输出第n+(M-Nt)个移位数据作为所述第η个输出数据。
6.一种循环移位方法，其中，在包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据的循环移位设备将由小于M段输入数据的N段输入数据组成的并行数据循环移位小于 N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
7.一种低密度奇偶校验解码设备，包括M个计算装置，被配置为对于Q个节点，同时执行用于对低密度奇偶校验LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q ；以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N个消息作为N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
8.—种电视接收机，包括获取装置，被配置为获取发送数据，所述发送数据包括通过使节目的数据至少经过低密度奇偶校验LDPC编码而获得的LDPC码；以及LDPC解码装置，被配置为对包括在所述发送数据中的LDPC码进行解码； 其中，所述LDPC解码装置包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N 个消息作为所述N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
9.一种接收系统，包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在所述传输路径中导致的错误的处理；以及信息源解码处理单元，被配置为使经过了所述传输路径解码处理的信号经过信息源解码处理，该信息源解码处理至少包括用于对压缩信息进行解压缩以获得原始信息的处理； 其中，经由所述传输路径获得的信号是通过至少执行用于压缩信息的压缩编码以及用于校正在所述传输路径中导致的错误的纠错编码而获得的信号； 并且其中，所述纠错编码包括低密度奇偶校验LDPC编码； 并且其中，所述传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N 个消息作为所述N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
10. 一种接收系统，包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在所述传输路径中导致的错误的处理；以及输出单元，被配置为基于经过了所述传输路径解码处理的信号来输出图像或音频； 其中，经由所述传输路径获得的信号是通过至少执行用于校正在所述传输路径中导致的错误的纠错编码而获得的信号；并且其中，所述纠错编码包括低密度奇偶校验LDPC编码； 并且其中，所述传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N 个消息作为所述N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
11. 一种接收系统，包括传输路径解码处理单元，被配置为使经由传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在所述传输路径中导致的错误的处理；以及记录单元，被配置为记录经过了所述传输路径解码处理的信号； 其中，经由所述传输路径获得的信号是通过至少执行用于校正在所述传输路径中导致的错误的纠错编码而获得的信号；并且其中，所述纠错编码包括低密度奇偶校验LDPC编码； 并且其中，所述传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N 个消息作为所述N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
12. 一种接收系统，包括 获取装置，被配置为经由传输路径获取信号；以及传输路径解码处理单元，被配置为使经由所述传输路径获得的信号经过传输路径解码处理，该传输路径解码处理至少包括用于校正在所述传输路径中导致的错误的处理；其中，经由所述传输路径获得的信号是通过至少执行用于校正在所述传输路径中导致的错误的纠错编码而获得的信号；并且其中，所述纠错编码包括低密度奇偶校验LDPC编码； 并且其中，所述传输路径解码处理单元包括M个计算装置，被配置为对于Q个节点，同时执行用于对LDPC码进行解码的检查节点的计算和可变节点的计算，其中，所述M等于或大于所述Q，以及循环移位装置，被配置为对作为Q个检查节点的计算和Q个可变节点的计算中的一者的结果而获得的Q个分支所对应的Q个消息进行循环移位，以用于接下来将执行的其它计算；并且其中，所述循环移位装置包括桶形移位器，被配置为执行M个单位的循环移位，用于对由M段输入数据组成的并行数据进行循环移位，以输出M段移位数据，以及选择电路，被配置为选择由所述桶形移位器输出的所述M段移位数据，作为通过循环移位所述M段输入数据而获得的M段输出数据；并且其中，在所述Q等于所述M，所述计算装置输出所述M个消息，并且所述M个消息作为所述M段输入数据，由所述M段输入数据组成的并行数据被循环移位的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第M个移位数据，作为第一至第M个输出数据；并且其中，在所述Q与小于所述M的N相等，所述计算设备输出N个消息，并且所述N 个消息作为所述N段输入数据，由N段输入数据组成的并行数据被循环移位小于N的移位量k的情况中，所述选择电路选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第一至第N-k个移位数据，作为第一至第N-k个输出数据，并且，选择并输出在所述桶形移位器执行的循环移位的方向上从排头起的第 N-k+1+(M-N)至第N+(M-N)个移位数据，作为第Ν-k+l至第N个输出数据。
全文摘要
本发明涉及循环移位设备、循环移位方法、LDPC解码设备、电视接收机和接收系统，从而可以实现设备的小型化。在包括用于以M段输入数据为对象执行循环移位的桶形移位器61的循环移位设备33中，在将由小于M段输入数据的N段输入数据组成的并行数据循环移位小于N的移位量k的情况中，选择电路62选择由桶形移位器62输出的第一至第N-k个移位数据#1至#N-k并输出为第一至第N-k个输出数据#1至#N-k，并且选择由桶形移位器62输出的第N-k+1+(M-N)至第N+(M-N)个移位数据#M-k+1至#M并输出为第N-k+1至第N个输出数据#N-k+1至#N。本发明可被应用于执行循环移位的情况。
文档编号H03M13/19GK102171936SQ20098013918
公开日2011年8月31日 申请日期2009年10月8日 优先权日2008年10月8日
发明者横川峰志 申请人:索尼公司