专利名称：低失真放大器的制作方法
技术领域：
本发明涉及一种放大器电路以及包括这种放大器电路的集成电路。
背景技术：
在音频和无线电应用中使用电子放大器以放大或者衰减输入信号是常用的。这允许将具有合适幅值的信号输出至放大器的下游的其它信号处理部件。典型地，放大器是可变增益放大器，使得能够适当地接收和放大或者衰减具有变化幅值的输入信号以确保最大的信噪比(S·)。可变增益放大器的电压增益通常由反馈网络来确定，该反馈网络可以包括输入电阻和连接在放大器的输入端和输出端之间的反馈环路中的电阻。典型地，反馈电阻固定，而输入电阻可以变化。并联提供多个输入分支是常见的，每一个分支包含不同的电阻和开关， 使得可以通过闭合多个输入分支中的一个分支中的开关以将期望电阻连接到放大器的输入端来实现期望的增益值。在输入分支中使用的开关通常是金属氧化物半导体(M0Q晶体管，由于晶体管的导通电阻通常是非线性的，即在晶体管导通时漏极和源极(或者等同物)之间的电阻随流经晶体管的电流变化，这又使得随到放大器的信号输入而变化，因此所述MOS晶体管可能产生困难。由于到放大器的输入典型的是具有可变幅值的信号，因此晶体管的导通电阻变化，导致放大器的增益变化，并且因而导致输出信号中的失真。图1中示意性示出了对于该问题的方案。在该电路中，可变增益放大器形成积分器的一部分。在总体表示为10的电路中，多个输入分支12、14、16包含其值相对于彼此成比例的输入电阻18、20、22。因此，在分支12中，输入电阻18具有值R，而在分支14中输入电阻20具有值nR，其中比例因数η可以是整数，并且在分支16中输入电阻22具有电阻mR， 其中比例因数m可以是整数。输入分支12、14、16分别包含作为开关操作并且与各自输入电阻18、20、22串联的输入晶体管24、26、观，使得输入电阻18、20、22能够选择性连接到运算放大器(op-amp) 32 的输入端30。配置相应的输入晶体管对、26、观以使得使用与相应输入分支12、14、16中的输入电阻18、20、22相同的比例因数n、m调节其导通电阻。因此，输入分支12中的输入晶体管M具有S的导通电阻，而输入分支14中的输入晶体管沈具有nS的导通电阻并且输入分支16中的输入晶体管观具有mS的导通电阻。在运算放大器32的输入端30和输出端38之间设置包含电容器36的反馈环路 34。反馈分支40、42、44将反馈环路34连接到位于每一个输入分支12、14、16的输入电阻 18,20,22和输入晶体管对、26、观中间的结点，并且每一个反馈分支40、42、44设置有用作开关的反馈晶体管46、48、50使得输入电阻18、20、22能够选择性连接到反馈环路34。使用与输入电阻18、20、22和输入晶体管对、26、观相同的比例因数11、111调节相应的反馈晶体管 46,48,50的导通电阻。因此，将输入电阻18连接到反馈环路34的反馈分支40中的反馈晶体管46具有S，的导通电阻。将输入电阻20连接到反馈分支34的反馈分支42中的反馈晶体管48具有nS’的导通电阻，并且将输入电阻22连接到反馈路径34的反馈分支44中的反馈晶体管50具有mS’的导通电阻。在图1的电路10中，相应的输入电阻18、20、22，输入晶体管对、26、观和反馈晶体管46、48、50的公共比例因数确保了输入晶体管对、26、观中的任何非线性对运算放大器32 的输出不具有影响。反馈晶体管46、48、50中的任何非线性仅在运算放大器32的输出端处导致附加的非线性，这能够在运算放大器32的下游进行校正。该方案在降低例如图1所示的积分器电路中的非线性方面是有效的。然而，在代替电容器36使用电阻性反馈元件的情况下，由于反馈晶体管40、42、44中的非线性导致运算放大器32的输出失真，因此该系统不存在优点。
发明内容
根据本发明的第一方面，提供一种可变增益放大器电路，包括放大器元件，具有输入端和输出端；反馈环路，具有连接在所述放大器元件的所述输入端和输出端之间的反馈阻抗；输入分支，具有连接在所述可变增益放大器电路的输入端和所述放大器元件的所述输入端之间的输入电阻；以及多个开关，用于选择所述可变增益放大器电路的增益；其特征在于所述可变增益放大器电路进一步包括具有输入端和输出端的中间元件，所述输入端连接到所述开关中的一个和所述反馈阻抗之间的结点，使得所述输出端能够提供能够用于衰减由所述多个开关中的非线性导致的所述放大器元件的所述输出端中的信号分量的信号。本发明的可变增益放大器电路对由所述反馈开关中的非线性导致的所述第一放大器的所述输出端中的信号分量进行衰减，使得与现有技术系统相比较降低了所述电路的输出端中的失真。与现有技术系统不同，本发明的电路能够在要求极其低的谐波失真的任何应用中使用。可以提供多个并联输入分支，每一个输入分支包含输入电阻和输入开关，使得能够通过所述输入开关中的一个或者多个的操作来选择所述放大器电路的所述增益。可以通过公共比例因数来调节所述输入分支中所述输入电阻的电阻值和所述相对应的输入开关的导通电阻值。可以通过与相对应的输入分支中的输入电阻值和输入开关的导通电阻值的比例因数相对应的比例因数来调节与所述输入分支相对应的反馈分支中的反馈开关的导通电阻。所述输入开关可以包括晶体管。所述中间元件可以包括电压到电流转换器。所述电压到电流转换器可以包括简并的(degenerated)晶体管对。所述放大器元件可以包括运算放大器。所述电路可以是差分放大器电路。根据本发明的第二方面，提供一种包括根据本发明的第一方面的可变增益放大器电路的集成电路。
现在将参考附图描述严格地仅作为示例的本发明的实施例，在附图中图1是用于降低形成积分器一部分的可变增益放大器的输入端中的非线性影响的现有技术电路的示意性表示；图2是可变增益放大器电路的实施例的示意性表示；图3是可变增益放大器的另一实施例的示意性表示；图4是可变增益放大器的可选实施例的示意性表示；以及图5是适于在图4示出的电路中使用的电压到电流转换级的实施例的示意性表
7J\ ο
具体实施例方式现在参考图2，通常将根据本发明实施例的可变增益放大器电路表示为100。电路 100包括在该示例中为运算放大器(op-amp)的输入放大器102、中间放大器104以及在该示例中为运算放大器的输出放大器106。输入运算放大器102的输入端108连接到多个并联输入分支110、112、114，每一个并联输入分支110、112、114包含可以例如是印刷电阻器的输入电阻116、118、120。每一个输入分支还包含作为开关操作的输入晶体管122、124、126，利用该输入晶体管122、124、 126，输入运算放大器102的输入端108能够连接到输入分支110、112、114中的一个以及包含在其中的输入电阻116、118、120。相对于彼此调节输入电阻110、112、114的值。在该示例中，输入电阻110的值为 R，而输入电阻112的值为nR。输入电阻114具有值mR，其中η和m是可以为整数的比例因数。输入晶体管122、124、1沈均具有导通电阻，并且使用用于相对于彼此调节相对应的输入电阻110、112、114的比例因数来相对于彼此调节输入晶体管122、124、126的导通电阻。因此，输入晶体管122的导通电阻为S，而输入晶体管124的导通电阻为nS，并且输入晶体管126的电阻为mS。可以通过改变由晶体管122、124、126占用的硅面积来选择输入晶体管122、124、126的导通电阻，这对于相关领域的普通技术人员来说将是熟悉的。电路100具有将输入运算放大器102的输入端108连接到输入运算放大器的输出端130的第一反馈环路128。第一反馈环路1 包含第一反馈阻抗132。反馈分支134、136、 138将第一反馈环路128连接到每一个输入分支110、112、114的输入电阻116、118、120和输入晶体管122、1对、1沈之间的结点，并且每一个反馈分支134、136、138设置有用作开关的反馈晶体管140、142、144，使得输入电阻116、118、120能够选择性连接到第一反馈环路 128。在该示例中，能够使用用于调节相对应的输入电阻116、118、120和输入晶体管122、 124,126的比例因数n、m来调节反馈晶体管140、142、144的导通电阻。因此，将输入电阻 116连接到反馈环路128的反馈分支134中的反馈晶体管140具有S，的导通电阻。将输入电阻118连接到反馈分支136的反馈分支136中的反馈晶体管142具有nS’的导通电阻， 并且将输入电阻120连接到反馈路径128的反馈分支138中的反馈晶体管144具有mS’的导通电阻。相关领域的普通技术人员将意识到，可以通过改变晶体管140、142、146的硅面积来选择反馈晶体管140、142、144的导通电阻。输入运算放大器102的输出端130利用电阻140连接到输出运算放大器106的输入端142。在该实施例中，将输出运算放大器106配置为固定增益放大器，具有连接在输出运算放大器102的输入端142和输出端146之间的反馈阻抗144。然而，应该意识到，可以不同地配置输出运算放大器106以服务不同目的，例如作为积分器。将中间放大器104配置为单位增益反相放大器(即，具有-1增益的放大器)，并且具有输入端148，所述输入端148连接到输入运算放大器102的反馈环路128的反馈分支 134、136、138和反馈阻抗132之间的结点。中间放大器104的输出端150经由电阻152连接到输出运算放大器106的输入端142。中间放大器104的目的在于提供一种能够用于否定或者衰减由反馈晶体管140、 142,144中的非线性导致的输入运算放大器102输出的信号中的任何影响，这将在下面解释。作为上面关于图1讨论的现有技术系统，输入分支110、112、114中的输入晶体管 122、124、126的导通电阻和相对应的输入电阻116、118、120的公共比例因数确保了输入晶体管122、124、126中的任何非线性不引起由输入运算放大器102输出的信号中的任何非线性影响。在电路100的使用中，将一个或者多个输入晶体管122、124、126导通以选择输入电阻116、118、120，从而设置输入运算放大器102的增益，同时将反馈晶体管140、142、144 的一个或者多个导通以选择反馈分支134、136、138。通过这种方式，选择可变增益放大器电路100的增益。出于下面解释的目的，将输入运算放大器102认为是理想的运算放大器。输入运算放大器102的输入端108处的阻抗为无限大，这意味着没有电流能够进入输入运算放大器102的输入端108。这又意味着，在输入晶体管122、124、126中的一个导通时，输入分支 110、112、114的电阻116、118、120和相对应的输入晶体管122、124、126之间的结点处的电压将一直等于输入运算放大器的输入端108处的电压。因此，与所选择的输入阻抗116、 118、120成反比的电流经过到第一反馈环路128。由于没有电流经过所选择的输入晶体管 122、124、126，因此由输入晶体管122、124、126中的非线性导致的其导通电阻的任何变化不会对由输入运算放大器102输出的信号具有任何影响。然而，所选择的反馈晶体管140、142、144中的任何非线性将对由输入运算放大器 102输出的信号具有影响。考虑其中导通输入晶体管122以选择输入电阻116并且导通反馈晶体管140以选择反馈分支134的情况。进入到反馈分支134的电流I1为Z1 二￥，其中Vin是电路100的输入端处的电压并且R为电阻116的值。
K反馈分支134和反馈阻抗之间的反馈环路128中的节点处的电压Vf为Vf = ^1S'，其中S’是反馈晶体管140的导通电阻。应该意识到，只要通过导通相对应的输入晶体管122、124、1 和相对应的反馈晶体管140、142、144来选择输入电阻110、112、114，就将存在类似的电压。在图2示出的实施例中，将由所选择的反馈晶体管140、142、144的导通电阻产生的电压Vf加入到由输入运算放大器102输出的信号。因此，Voutl = HVin+Vf，其中V。utl是输入运算放大器102的输出端130处的电压，H是输入运算放大器102的可变增益并且Vin是可变增益放大器100的输入端处的电压。假设输入运算放大器102为理想的运算放大器，则反相输入端108处的电压等于同相输入端处的电压，在这种情况下为0V。由于Vf根据反馈晶体管140、142、144的非线性导致的输入信号而变化，在输入运算放大器的输出端108处的信号将失真。将中间放大器104配置为单位增益反相放大器，并且其输入端148连接到反馈开关140、142、144和反馈阻抗132之间的结点。因此，输入端148处的电压为Vf。由于中间放大器104具有-1的增益，所以其输出端150处的电压为-Vf。中间放大器104的输出端150和输入放大器的输出端130连接到输出放大器106 的输入端142。假设输出放大器为理想的运算放大器，则输出放大器106的反相输入端142 处的电压V-等于输出放大器106的反相输入端处的电压，在这种情况下为0V。进入输出 放大器106的反馈阻抗144的电流为
权利要求
1.一种可变增益放大器电路，包括放大器元件，具有输入端和输出端；反馈环路，具有连接在所述放大器元件的所述输入端和输出端之间的反馈阻抗；输入分支，具有连接在所述可变增益放大器电路的输入端和所述放大器元件的所述输入端之间的输入电阻；以及多个开关，用于选择所述可变增益放大器电路的增益；其特征在于所述可变增益放大器电路还包括具有输入端和输出端的中间元件，所述输入端连接到所述开关中的一个开关和所述反馈阻抗之间的结点，使得所述输出端能够提供能够用于衰减由所述多个开关中的非线性导致的所述放大器元件的所述输出端中的信号分量的信号。
2.根据权利要求1所述的电路，其中设置多个并联输入分支，每一个输入分支包含输入电阻和输入开关，使得能够通过所述输入开关中的一个或者多个的操作来选择所述放大器电路的所述增益。
3.根据权利要求2所述的电路，其中通过公共比例因数来调节所述输入分支中所述输入电阻的电阻值和相对应的输入开关的导通电阻值。
4.根据权利要求2或3所述的电路，其中所述输入开关包括晶体管。
5.根据前述权利要求中的任一项所述的电路，其中所述中间元件包括电压到电流转换器。
6.根据权利要求5所述的电路，其中所述电压到电流转换器包括简并的晶体管对。
7.根据前述权利要求中的任一项所述的电路，其中所述放大器元件包括运算放大器。
8.根据前述权利要求中的任一项所述的电路，其中所述电路是差分放大器电路。
9.一种基本上如上文参考附图所述的电路。
10.一种集成电路，其包括根据前述权利要求中的任一项所述的可变增益放大器电路。
全文摘要
本发明公开一种可变增益放大器电路(200)，包括放大器元件(202)，具有输入端(208，210)和输出端(220，222)；反馈环路(224，226)，具有连接在所述放大器元件(202)的所述输入端(208，210)和输出端(220，222)之间的反馈阻抗(228，230)；输入分支(212，214)，具有连接在所述可变增益放大器电路的输入端和所述放大器元件(202)的所述输入端(208，210)之间的输入电阻；以及多个开关，用于选择所述可变增益放大器电路(200)的增益；其特征在于所述可变增益放大器电路(200)还包括具有输入端和输出端的中间元件(204)，所述输入端连接到所述开关中的一个开关和所述反馈阻抗(228，230)之间的结点，使得所述输出端能够提供能够用于衰减由所述多个开关中的非线性导致的所述放大器元件(202)的所述输出端(220，222)中的信号分量的信号。
文档编号H03G1/04GK102282763SQ200980154972
公开日2011年12月14日 申请日期2009年11月26日 优先权日2008年12月19日
发明者H·扎雷-霍塞尼, I·萨贝通 申请人:剑桥硅无线电通信有限公司