专利名称：在保险/容限操作期间产生偏压以保护输入/输出电路的制作方法
技术领域：
本公开一般地涉及输入/输出电路，更具体地说，涉及在保险操作和容限操作期 间产生偏压以保护输入/输出(IO)电路的系统、装置和方法。
背景技术：
集成电路(IC)可以包括在与另一构成部分不同的电压下工作的构成部分。工作 在不同电压下的构成部分之间的接口可能要求包括有源元件(例如，金属氧化物半导体 (MOS)晶体管)的缓冲器电路，其中有源元件在比其终端上的电压低的电压(例如，1.8V) 下工作。图1示出了缓冲器电路的输出级100的示意图。输出级100可以包括ρ沟道金属 氧化物半导体(PMOS)晶体管Ml 102和η沟道MOS (NMOS)晶体管Μ2 104。Ml 102的源极 ⑶终端可以连接到电源电压Vddiq 106，并且Μ2 104的源极⑶终端可以连接到电源电压 Vss 110。晶体管(Ml 102和M2 104)的体(B)终端可以与其源极(S)终端短接，以将晶体 管(Ml 102和M2 104)的体(B)终端也分别连接到Vddiq 106和Vss 110。Ml 102和M2 104 的漏极(D)终端可以彼此相连，如图1所示。来自IC的输入/输出(IO)垫108的外部电压可以供应到Ml 102和M2 104的漏 极(D)终端的每一个。晶体管(Ml 102和M2 104)的栅极(G)终端可以由从缓冲器电路 的控制电路产生的控制信号(CTRL1 112和CTRL2 114)驱动。当IO垫108电压(例如， 3.465V)高于电源电压Vddiq 106(例如，1.8￥、2.5乂)时，图1中示出的与Ml 102相关联的寄 生二极管Dl 116可以接通，导致在IO垫108电压和电源电压Vddiq 106之间形成直接通路。 D1116的接通可以导致大电流的导通，这又引起大漏泄电流流动。图1还示出了与M2 104 相关联的寄生二极管D2 118。IO垫108电压的高值因而会威胁缓冲器电路的可靠性。
发明内容
这里公开了在保险操作和容限操作期间产生偏压以保护输入/输出(IO)电路的 系统、装置和方法。在一个方面，一种方法包括从电源电压可控地产生第一偏压，以在将与IO垫接 口的集成电路(IC)的输入/输出(IO)核器件的一个或多个构成有源电路元件的工作电压 的上容限值内；以及从通过IO垫提供的外部电压可控地产生第二偏压，以在将与IO垫接口 的IO核器件的一个或多个构成有源电路元件的工作电压的上容限值内。所述方法还包括 可控地使用由IO核产生的控制信号，以在驱动器操作模式期间从第一偏压得到输出偏压， 或者在保险操作模式和容限操作模式期间从第二偏压得到输出偏压。在驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变 化。在保险操作模式期间电源电压为零，并且在容限操作模式期间，通过IO垫提供的外部 电压增加到高于电源电压的值。
在另一方面，一种偏压产生电路包括复用器块，复用器块被配置成接收从电源电 压可控产生的在将与IO垫接口的IC的IO核器件的一个或多个构成有源电路元件的工作 电压的上容限值内的第一偏压；以及接收从通过IO垫提供的外部电压可控产生的在将与 IO垫接口的IO核器件的一个或多个构成有源电路元件的工作电压的上容限值内的第二偏 压。复用器块还被配置成通过对由IO核产生的控制信号的可控使用，从在驱动器操作模式 期间的第一偏压或在保险操作模式和容限操作模式期间的第二偏压中得到输出偏压。在驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变 化。在保险操作模式期间电源电压为零，并且在容限操作模式期间，通过IO垫提供的外部 电压增加到高于电源电压的值。在又一实施例中，一种输入/输出(IO)电路包括10核端块，用以产生控制信号， 驱动器块，用以驱动一个或多个外部有源电路元件，与所述驱动器块接口的IO垫，以及偏 压产生电路。IO核端块包括一个或多个构成有源电路元件，所述一个或多个构成有源电路 元件具有其工作电压的上容限值。偏压产生电路被配置成接收电源电压，接收通过IO垫提 供的外部电压，以及在IO核端块的一个或多个构成有源电路元件的工作电压的上容限值 内产生输出偏压。偏压产生电路包括复用器块，被配置成接收从电源电压可控产生的在将与IO垫 接口的IO核端器件的一个或多个构成有源电路元件的工作电压的上容限值内的第一偏 压；以及接收从通过IO垫提供的外部电压可控产生的在将与IO垫接口的IO核端器件的一 个或多个构成有源电路元件的工作电压的上容限值内的第二偏压。偏压产生电路还被配置 成通过对由IO核端块产生的控制信号的可控使用，从在驱动器操作模式期间的第一偏压 或在保险操作模式和容限操作模式期间的第二偏压中得到输出偏压。在驱动器操作模式期间，通过IO垫提供的外部电压在零至电源电压的值之间变 化。在保险操作模式期间电源电压为零，并且在容限操作模式期间，通过IO垫提供的外部 电压增加到高于电源电压的值。这里公开的方法和系统可以以实现多个方面的任意方式实现，并且可以以包含一 组指令的机器可读介质的形式执行，该组指令在由机器执行时，使得机器执行这里公开的 任意操作。从附图和下文的详细说明，其他特征将变得明显。
本发明的实施例在附图中以示例而非限制的方式进行了描述，附图中类似的标号 指示相似的元件。其中，图1是缓冲器电路的输出级的示意图。图2是根据一个或多个实施例的复用器电路的示意图。图3是根据一个或多个实施例的图2的复用器电路的晶体管实现的示意图。图4是根据一个或多个实施例在驱动器操作模式期间图2的复用器电路的晶体管 实现的DC特性图。图5是根据一个或多个实施例在保险操作模式期间图2的复用器电路的晶体管实 现的DC特性图。图6是根据一个或多个实施例在容限操作模式期间图2的复用器电路的晶体管实现的DC特性图。图7是根据一个或多个实施例在保险操作模式期间图2的复用器电路的晶体管实 现的瞬态特性图。图8是根据一个或多个实施例在容限操作模式期间图2的复用器电路的晶体管实 现的瞬态特性图。图9是根据一个或多个实施例在驱动器操作模式期间图2的复用器电路的晶体管 实现的瞬态特性图。图10是根据一个或多个实施例的输入/输出(IO)电路的系统示图。图11是详细描述根据一个或多个实施例产生输出偏压的方法中所涉及操作的流 程图。从下文详细的说明和附图，这些实施例的其他特征将变得明显。
具体实施例方式下文描述的示例性实施例可以用来在保险操作和容限操作期间产生偏压以保护 输入/输出(IO)电路。尽管参考了具体的示例性实施例描述了这些实施例，但是很明显在 不背离各个实施例的宽泛精神和范围的情况下，可以对这些实施例进行多种修改和改变。图2示出了根据一个或多个实施例的复用器电路200。在一个或多个实施例中，复 用器电路200包括复用器块202，复用器块202可以接收第一偏压206和第二偏压208作为 输入。在一个或多个实施例中，第一偏压206可以从电源电压(图2中未示出)可控产生， 并且第二偏压208可以从通过输入/输出(IO)垫(图2中未示出)提供的外部电压可控 产生。在一个或多个实施例中，第一偏压206和第二偏压208可以在将与IO垫接口的集成 电路(IC)的IO核器件的一个或多个构成有源电路元件(例如，金属氧化物半导体(MOS) 晶体管)的工作电压的上容限值内。在一个或多个实施例中，复用器块202的输出(被示为图2中的输出偏压210)在 驱动器操作模式期间可以从第一偏压206得到，其中通过IO垫提供的外部电压可以在零至 电源电压的值之间变化，或者在保险操作模式和容限操作模式期间从第二偏压208得到。 在一个或多个实施例中，在保险操作模式期间电源电压可以为零，并且在容限操作模式期 间通过IO垫提供的外部电压在0至高于电源电压的值之间变化。换句话说，如图2所示，复用器块的输出210可以基于控制信号204(例如，输出使 能(OE))的“高”或“低”状态。控制信号204的“高”状态(其是逻辑“1”)可以指示电源 电压的存在。控制信号204的“低”状态(其是逻辑“0”)可以指示电源电压的缺失或容限 情形，其中通过IO垫提供的外部电压可以增加至高于电源电压的值。因此，在控制信号204 的“低”状态期间，电源电压可以存在或可以不存在。在一个或多个实施例中，控制信号204 可以由IO核产生。在一个或多个实施例中，控制信号204可以以可控地方式使用，以得到输出偏压 210。因此，当控制信号204的状态为“高”时在驱动器操作模式期间输出偏压210可以从 第一偏压206得到，或者当控制信号204的状态为“低”时在容限操作模式和保险操作模式 期间输出偏压210可以从第二偏压208得到。在一个或多个实施例中，第一偏压206可以被可控产生为电源电压的一部分。在一个或多个实施例中，第二偏压208可以被可控产生为通过IO垫提供的外部电压减去一个 或多个有源元件(例如，金属氧化物半导体(MOS)晶体管)的阈值电压。图3示出了根据一个或多个实施例的图2的复用器电路200的晶体管实现300。 对本领域普通技术人员来说很明显，MOS晶体管的源极⑶和漏极⑶终端是可互换的，因 此，将电压耦合到源极( 终端并从漏极(D)终端输出另一电压等同于将电压耦合到漏极 ⑶终端并从源极⑶终端输出另一电压。漏极-漏极(D-D)路径也可以等同于源极-漏 极(S-D)路径。在一个或多个实施例中，复用器块202包括第一 MOS晶体管Q4 322和一对MOS晶 体管320和Q5 3M)，其中第一MOS晶体管Q4 322被配置成在其源极(S)终端处接收第 一偏压206，并且一对MOS晶体管320和Q5 324)被配置成在其栅极(G)终端处接收控 制信号204的可控电平偏移版本(控制信号LS 302)。在一个或多个实施例中，在驱动器操 作模式和容限操作模式中的每个操作模式期间，控制信号LS 302可以是电源电压VD_(图 3中未示出)的一部分。在一个或多个实施例中，在驱动器操作模式期间，控制信号LS 302 可以处于比在容限操作模式期间的控制信号LS302的值(例如，0. IVddio)更高的值(例如， 0. 6V皿。)。在一个或多个实施例中，在保险操作模式期间，当电源电压(Vddm)为零时，控制 信号LS 302可以是零。因此，在一个或多个实施例中，控制信号LS 302可以在驱动器操作模式期间的 0. 6Vddio和容限操作模式期间的0. IVddio之间切换，取决于控制信号204代表逻辑“ 1，，还是 逻辑“0”。然而，如图2所示，逻辑“0”还可以代表保险操作模式，其中控制信号LS 302为 零。因此，控制信号204的两种状态可以更好地描述为逻辑“高”(在驱动器操作模式期间) 和逻辑“低”(在容限操作模式期间和保险操作模式期间)。在一个或多个实施例中，Q3 320的漏极(D)终端可以耦合到Q5 324的漏极(D) 终端。在一个或多个实施例中，Q3 320和Q5 3 的源极( 终端可以分别耦合到Q4 322 的栅极(G)终端和漏极(D)终端。在一个或多个实施例中，Q5 3M可以被配置成在其漏极 (D)终端处接收第二偏压208。在一个或多个实施例中，Q3 320和Q5 3M的漏极(D)终端 可以彼此耦合。在一个或多个实施例中，Q3 320、Q4 322和Q5 3 可以是ρ沟道MOS (PMOS) 晶体管。在一个或多个实施例中，复用器块202的输出，输出偏压210，可以在Q4 322和Q5 3Μ之间的漏极-源极(D-幻路径处(节点获得。在一个或多个实施例中，控制信号204和第一偏压206可以被分别施加在MOS晶 体管Q2 318和Ql 316的栅极(G)终端处。在一个或多个实施例中，Ql 316的源极(S)终 端可以耦合到Q2 318的漏极⑶终端，并且Q1316的漏极⑶终端可以耦合到Q4 322的栅 极(G)终端。在一个或多个实施例中，Ql 316和Q2 318的体(B)终端以及Q2 318的源极 (S)终端可以保持在第二电源电压314(Vss)。在一个或多个实施例中，Ql 316和Q2318可 以是传输晶体管(图3中被示为NMOS晶体管)，所述传输晶体管被配置成在控制信号204 的逻辑“高”期间当Ql 316和Q2 318被接通时，使能节点A 334放电。在一个或多个实施 例中，第一偏压206可以是电源电压Vddiq的一部分(0. 55Vddio)。在一个或多个实施例中，一对MOS晶体管^!6 326和Q7 328)可以被设置在图2 的复用器电路200的晶体管实现300中，以将通过IO垫提供的外部电压(10垫304电压) 减少Q6 3 和Q7 3 的阈值电压。因此，在节点处，第二偏压208可以表示为示例公式1。_] Vsb = I0PAD-2Vtn(1)其中Vsb是第二偏压208，IOpad是IO垫304电压，并且Vtn是Q6 326和Q7 328中 每个的阈值电压。图3将Q6 3 和Q7 3 示为η沟道MOS (NMOS)晶体管，其中Q6 3 的 源极⑶终端可以耦合到Q7 328的漏极⑶终端。在一个或多个实施例，IO垫304电压 可以施加到Q7 328的源极( 终端和栅极(G)终端。在一个或多个实施例中，Q6 326的 栅极(G)终端可以耦合到其源极( 终端。在一个或多个实施例中，Q6 3 和Q7 3 的 体(B)终端可以保持在第二电源电压314(VSS)。本领域普通技术人员将意识到，用来降低 IO垫304电压的有源元件(例如，MOS晶体管Q6 326和Q7 328)的数目可以变化，并且这 种变化也在示例性实施例的范围内。在一个或多个实施例中，第二偏压208因此可以在将与IO垫接口的IC的IO核 器件的一个或多个构成有源电路元件(例如，MOS晶体管)的上容限值内。在一个或多个 实施例中，为了产生在IO核器件的上述构成有源电路元件的上容限值内或附近的输出偏 压210，可以提供MOS晶体管Q9332，其中MOS晶体管Q9 332的栅极(G)终端和漏极⑶终 端被配置成接收可控输入电压(分别是V3 306和Vl 308)。在一个或多个实施例中，Q9 332(图3中被示为NMOS晶体管)的源极( 终端可以耦合到节点B336。在一个或多个实 施例中，V3 306和Vl 308可以被控制为电源电压Vddiq的一部分。例如，V3 306可以等于 0. 3Vddio 并且 V1308 可以等于 0. IVddioo在一个或多个实施例中，在保险操作模式期间当电源电压V_为零时，Q9 332可 以通过最大电流以最大化Q6 3 和Q7 3 上的二极管压降。在一个或多个实施例中，在 驱动器操作模式期间和容限操作模式期间当电源电压存在时，Q9 332可以通过与保险操作 模式期间的电流相比较小的电流。在一个或多个实施例中，Q6 3 和Q7 3 上的二极管 压降因此可以降低。在一个或多个实施例中，Q3 320、Q4 322、Q5 324和Q9 332的体(B)终端可以耦 合到浮阱(FW)电路的输出以避免与上述晶体管相关联的寄生二极管的正向偏压。在一个或多个实施例中，在驱动器操作模式期间，即，当控制信号204(例如，0E) 为逻辑“高”并且电源电压VD_(例如，2. 5V)存在时，第一偏压206可以依比例被适当设置 为Vddm的一部分(例如，0.55Vd_)。在一个或多个实施例中，控制信号LS 302还可以被适 当调整为￥_的一部分。例如，控制信号的逻辑“高”可以指示0.6V_的控制信号LS 302 值。在一个或多个实施例中，传输晶体管Q1316和Q2318可以接通，从而使得节点A 334能 够放电。在一个或多个实施例中，节点A 334的放电可以将Q4322切换接通，并且控制信号 LS 302的经调整“高电平”(例如，0.6VDDIQ)可以保持Q3 320和Q5 32被切断。在一个或 多个实施例中，节点B 336处的扰动不会影响节点C 338处的输出，即输出偏压210。在一 个或多个实施例中，输出偏压210可以忠实跟踪第一偏压206，并且可以等于第一偏压206。在一个或多个实施例中，在保险操作模式期间，即，当控制信号204为逻辑“低”并 且电源电压Vddiq为零时，第一偏压206和控制信号LS 302也可以为零。因此，在一个或多 个实施例中，节点A 334可能不能通过Ql 316-Q2 318路径放电。当IO垫304电压增加时， Q6 326和Q7 328可以接通，从而使得第二偏压208能够根据示例公式1跟踪IO垫304电 压。在一个或多个实施例中，控制信号LS 302的逻辑“低”可以引起Q3 320和Q5 3 接通，这可以充电节点A 334。在一个或多个实施例中，节点A 334的充电可以关断Q4 322。 在一个或多个实施例中，由于Q5 324可以接通，所以输出偏压210可以跟踪第二偏压208。在一个或多个实施例中，去耦电容器Q8 330可以被使用在节点C 338处以在IO 垫304电压的切换期间缓解输出偏压210上的电容性噪声影响，其可以耦合到IO垫的驱动 器的MOS晶体管的栅极(G)终端。在一个或多个实施例中，Q8 330可以是NMOS晶体管，其 中输出偏压210耦合到其栅极(G)终端。在一个或多个实施例中，Q8 330的栅极(G)、体 ⑶和漏极⑶终端均可以保持在第二电源电压310 (Vss)电平处。在一个或多个实施例中，在容限操作模式期间，即，当控制信号204为逻辑“低”并 且电源电压Vddto存在时，控制信号LS 302可以切换到电源电压Vddm的一部分，其中所述电 源电压Vddm的一部分低于驱动器操作模式期间控制信号LS 302的值。例如，控制信号LS 302可以切换到0. IVddiq，其仍旧可以代表逻辑“低”。在一个或多个实施例中，当IO垫304 电压低时，Q6 3 和Q7 3 可以与Q2 318—起关断。因此，在一个或多个实施例中，节点 A334除了通过Q4 322外可能没有放电的路径。在一个或多个实施例中，节点A 334的放电 可以引起输出偏压210停留在靠近Q4 322(通过其漏泄电流)的第一偏压处。在一个或多个实施例中，当IO垫304电压低时，容限操作模式可以类似于驱动器 操作模式。这里，当IO垫304电压增加至高于电源电压Vddiq的值时，这两种情形具有不同 的控制信号LS 302值(分别为0. 6Vddio和0. IVddio)来区分容限操作模式和驱动器操作模 式。在一个或多个实施例中，当IO垫304电压增加时，Q6 326和Q7 328可以接通，从 而使得第二偏压208能够根据示例公式1跟踪IO垫304电压。在一个或多个实施例中，控 制信号LS 302的逻辑“低”可以引起Q3 320和Q53M接通，这可以充电节点A 334。在一 个或多个实施例中，节点A 334的充电可以关断Q4 322。在一个或多个实施例中，由于Q5 324可以接通，所以输出偏压210可以跟踪第二偏压208。在一个示例性实施例中，电源电压Vddiq可以是2. 75V(2. 5V+10%容限)，IO垫304 电压可以是3. 465V(3. 3V+5%容限)，并且IO核器件的一个或多个构成有源电路元件的工 作电压可以是1. 98V(1. 8V+10%容限)。在这种情形中，第一偏压206、第二偏压208和输出 偏压210都可以在1.98V内。此外，在1.98V内的第一偏压206和第二偏压208可以有助 于复用器电路200的构成MOS晶体管的可靠操作。图4示出了根据一个或多个实施例在驱动器操作模式期间图2的复用器电路200 的晶体管实现300的DC特性。在一个或多个实施例中，χ轴402可以代表IO垫304电压 并且y轴404可以代表电压变量(V)。在一个或多个实施例中，如图4所示，在IO垫304电 压的所有值期间，输出偏压210可以等于第一偏压206。在一个或多个实施例中，在驱动器 操作模式期间，控制信号LS 302和第一偏压206可以是电源电压Vddm的一部分(例如，分 别是 0. 6V_ 和 0. 55V皿0)。图5示出了根据一个或多个实施例在保险操作模式期间图2的复用器电路200的 晶体管实现300的DC特性。在一个或多个实施例中，χ轴502可以代表IO垫304电压并且 y轴504可以是电压变量(V)。在一个或多个实施例中，在保险操作模式期间电源电压Vddm 可以是零。在一个或多个实施例中，输出偏压210可以跟踪第二偏压208，如图5所示。换 句话说，输出偏压210可以随着IO垫304电压的增加而增加。
图6示出了根据一个或多个实施例在容限操作模式期间图2的复用器电路200的 晶体管实现300的DC特性图。在一个或多个实施例中，χ轴602可以指示IO垫304电压 并且y轴604可以指示电压变量(V)。在一个或多个实施例中，在容限操作模式期间电源 电压Vddm可以存在，并且控制信号LS 302可以处于逻辑“低”(例如，0. IVddm)。在一个或 多个实施例中，如图6所示以及如上所述，当IO垫304电压低时，输出偏压210可以停留在 靠近第一偏压206处。在一个或多个实施例中，当IO垫304电压增加时，Q6 3 和Q7 328 可以接通，并且输出偏压210可以开始跟踪第二偏压208。图7示出了根据一个或多个实施例在保险操作模式期间图2的复用器电路200的 晶体管实现300的瞬态特性图。在一个或多个实施例中，χ轴702可以指示时间(t)并且 y轴704可以指示电压变量(V)。在一个或多个实施例中，随着IO垫304电压从0切换到 其最大值(例如，3.465V)以及从最大值切换到0，输出偏压210可以从低值(例如，Q4 322 的阈值电压)切换到近似第二偏压208以及从第二偏压208到低值，如图7所示。在一个 或多个实施例中，输出偏压210可以被钳位在Q4 322的阈值电压处，因为节点A334没有其 他方式的放电路径。图8示出了根据一个或多个实施例在容限操作模式期间图2的复用器电路200的 晶体管实现300的瞬态特性。在一个或多个实施例中，χ轴802可以指示时间(t)并且y轴 804可以指示电压变量(V)。在一个或多个实施例中，随着IO垫304电压从0切换到其最 大值(例如，3.465V)以及从最大值切换到0，输出偏压210可以在两个电压之间切换，即， 一个是靠近第一偏压206的电压，另一个是靠近第二偏压208的电源，反之亦然。图9示出了根据一个或多个实施例在驱动器操作模式期间图2的复用器电路200 的晶体管实现300的瞬态特性。在一个或多个实施例中，χ轴902可以代表时间(t)并且y 轴904可以指示电压变量(V)。在一个或多个实施例中，在驱动器操作模式期间IO垫304 电压可以在0至电源电压Vddiq的值之间变化。在一个或多个实施例中，随着IO垫304电压 在0和其最大值(例如，2. 75V的Vddiq)之间切换，输出偏压210可以恒定在第一偏压206的 值(例如，0.55Vddm)处。在一个或多个实施例中，控制信号LS 302也可以是电源电压Vddm 的一部分(例如，0. 6Vddi。)。图10示出了根据一个或多个实施例的IO电路1000的系统示图。在一个或多个 实施例中，IO电路1000可以包括驱动器块1006，用以驱动可以通过图2的复用器电路200 与IO核端块1002接口的驱动外部有源电路元件(例如，MOS晶体管)。在一个或多个实施 例中，IO核端块1002可以包括具有其工作电压的上容限值(例如，1. 98V，1. 8V+10%容限) 的一个或多个构成有源电路元件(例如，MOS晶体管)。在一个或多个实施例中，控制信号 204可以由IO核端块1002产生。在一个或多个实施例中，复用器电路200可以接收电源 电压(Vddiq) 1004和通过IO垫(被示为垫1008)提供的外部电压(10垫304电压)，如图10 所示。在一个或多个实施例，垫1008可以与驱动器块1006接口。在一个或多个实施例中， 复用器电路200可以产生可以在IO核端块1002的一个或多个构成有源电路元件的工作电 压的上容限值内的输出偏压210。图11是详细描述根据一个或多个实施例产生输出偏压210的方法中所涉及操作 的流程图。在一个或多个实施例中，操作1102可以涉及从电源电压Vddiq 1004可控地产生 第一偏压206以在IO核端块1002的一个或多个构成有源电路元件的工作电压的上容限值内。在一个或多个实施例中，IO核端块1002可以是要与IO垫(垫1008)接口的集成电路 (IC)的IO器件。在一个或多个实施例中，操作1104可以涉及从通过IO垫(垫1008)提供 的外部电压(10垫304电压)可控地产生第二偏压208以在IO核端块1002的一个或多个 构成有源电路元件的工作电压的上容限值内。在一个或多个实施例中，操作1106可以涉及可控地使用由IO核端块1002产生的 控制信号204，以在驱动器操作模式期间从第一偏压206得到输出偏压210，或者在保险操 作模式期间和容限操作模式期间从第二偏压208得到输出偏压210。在一个或多个实施例 中，在驱动器操作模式期间通过IO垫(垫1008)提供的外部电压(10垫304电压)可以在 零至电源电压Vddm 1004的值之间变化。在一个或多个实施例中，在保险操作模式期间电源 电压Vddiq 1004可以是零，并且在容限操作模式期间通过IO垫(垫1008)提供的外部电压 (10垫304电压)可以增加到高于电源电压Vddiq 1004的值。尽管已经参考具体示例性实施例描述了这些实施例，但是很明显在不背离多个实 施例的宽泛精神和范围的情况下，可以作出多种修改和改变。例如，工作电压和/或外部 电压的变化在示例性实施例的范围之内。并且，例如，可以使用硬件电路(例如，基于CMOS 的逻辑电路)、固件、软件或硬件、固件和软件(例如，包含在机器可读介质中)的任意组合 来实现和操作这里描述的多种设备和模块。例如，可以使用晶体管、逻辑门和电子电路(例 如，专用集成电路(ASIC)和/或数字信号处理(DSP)电路)来实现多种电子结构和方法。此外，应当意识到，这里公开的多种操作、过程和方法可以在与数字处理系统(例 如，计算机设备)兼容的机器可读介质和/或机器可访问介质中实现，并且可以任意顺序执 行(例如，包括使用用于实现多种操作的装置)。因此，说明书和附图应当被视为示例性的 而非限制性的。
权利要求
1.一种方法，包括从电源电压可控地产生第一偏压，以在将与IO垫接口的集成电路的IO核器件的至少 一个构成有源电路元件的工作电压的上容限值内；从通过所述IO垫提供的外部电压可控地产生第二偏压，以在将与所述IO垫接口的所 述IO核器件的所述至少一个构成有源电路元件的工作电压的上容限值内；以及可控地使用由所述IO核产生的控制信号，以从在驱动器操作模式期间的所述第一偏 压和在保险操作模式和容限操作模式期间的所述第二偏压中的一个得到输出偏压，其中在所述驱动器操作模式期间，通过所述IO垫提供的所述外部电压在零至所述电 源电压的值之间变化，其中在所述保险操作模式期间所述电源电压为零，并且其中在所述容限操作模式期间，通过所述IO垫提供的所述外部电压增加到高于所述 电源电压的值。
2.如权利要求1所述的方法，包括可控地产生所述电源电压的一部分以作为所述第一偏压。
3.如权利要求1所述的方法，包括通过将通过所述IO垫提供的所述外部电压减去至少 一个有源电路元件的阈值电压，可控地产生所述第二偏压。
4.如权利要求1所述的方法，包括基于所述控制信号的对应低值状态和高值状态，复 用所述第一偏压和所述第二偏压以得到所述输出偏压。
5.如权利要求3所述的方法，进一步包括通过使用另一有源电路元件控制所述至少一 个有源电路元件上的电压降来调整所述第二偏压。
6.如权利要求4所述的方法，其中复用所述第一偏压和所述第二偏压进一步包括 在第一 MOS晶体管的源极终端和漏极终端之一处接收所述第一偏压；在第二 MOS晶体管的源极终端和漏极终端之一处接收所述第二偏压； 在所述第二MOS晶体管和第三MOS晶体管中每个晶体管的栅极终端处接收所述控制信 号的可控电压表示；将所述第一 MOS晶体管的源极终端和漏极终端中未接收所述第一偏压的终端耦合到 所述第二 MOS晶体管的源极终端和漏极终端中未接收所述第二偏压的终端；将所述第三MOS晶体管的源极终端和漏极终端之一耦合到所述第一MOS晶体管的栅极 终端；将所述第三MOS晶体管的源极终端和漏极终端中的另一终端耦合到所述第二MOS晶体 管的源极终端和漏极终端中接收所述第二偏压的终端；以及在将所述第一 MOS晶体管的源极终端和漏极终端中未接收所述第一偏压的终端耦合 到所述第二 MOS晶体管的源极终端和漏极终端中未接收所述第二偏压的终端的路径处输 出所述输出偏压。
7.如权利要求5所述的方法，进一步包括提供传输晶体管路径，所述传输晶体管路径 包括第一传输MOS晶体管，被配置成在所述第一传输MOS晶体管的栅极终端处接收所述控 制信号；以及第二传输MOS晶体管，被配置成在所述第二传输MOS晶体管的栅极终端处接收所述第一偏压，其中所述第一传输MOS晶体管的源极终端和漏极终端之一、所述第一传输MOS晶体管 的体终端、以及所述第二传输MOS晶体管的体终端被配置成保持在第二电源电压电平处，其中所述第二传输MOS晶体管的源极终端和漏极终端之一被配置成耦合到所述第一 MOS晶体管的栅极终端，并且其中所述第一传输MOS晶体管的源极终端和漏极终端中未被配置成保持在所述第二 电源电压电平的终端被配置成耦合到所述第二传输MOS晶体管的源极终端和漏极终端中 未被配置成耦合到所述第一 MOS晶体管的栅极终端的终端。
8.如权利要求5所述的方法，进一步包括在将所述输出偏压施加到所述IO垫的驱动器 期间，从所述输出偏压去耦合电容性噪声。
9.如权利要求5所述的方法，进一步包括将浮阱电路的输出施加到所述第一MOS晶体 管、所述第二 MOS晶体管和所述第三MOS晶体管中每个晶体管的体终端。
10.一种偏压产生电路，包括 复用器块，被配置成接收从电源电压可控产生的在将与IO垫接口的集成电路的IO核器件的至少一个构成 有源电路元件的工作电压的上容限值内的第一偏压；接收从通过所述IO垫提供的外部电压可控产生的在将与所述IO垫接口的所述IO核 器件的所述至少一个构成有源电路元件的工作电压的上容限值内的第二偏压；以及通过对由所述IO核产生的控制信号的可控使用，从在驱动器操作模式期间的所述第 一偏压和在保险操作模式和容限操作模式期间的所述第二偏压中的一个得到输出偏压，其中在所述驱动器操作模式期间，通过所述IO垫提供的所述外部电压在零至所述电 源电压的值之间变化，其中在所述保险操作模式期间所述电源电压为零，并且其中在所述容限操作模式期间，通过所述IO垫提供的所述外部电压增加到高于所述 电源电压的值。
11.如权利要求10所述的偏压产生电路，其中 所述第一偏压是所述电源电压的可控的一部分，以及所述第二偏压等于通过所述IO垫提供的所述外部电压减去至少一个有源电路元件的 阈值电压。
12.如权利要求10所述的偏压产生电路，其中所述输出偏压是基于所述控制信号的对 应低值状态和高值状态而得到的。
13.如权利要求11所述的偏压产生电路，进一步包括另一有源电路元件，以通过控制 所述至少一个有源电路元件上的电压降来调整所述第二偏压。
14.如权利要求12所述的偏压产生电路，其中所述复用器块包括第一 MOS晶体管，被配置成在所述第一 MOS晶体管的源极终端和漏极终端之一处接收 所述第一偏压；第二 MOS晶体管，被配置成在所述第二 MOS晶体管的源极终端和漏极终端之一处接收 所述第二偏压；以及第三MOS晶体管，被配置成在所述第三MOS晶体管的栅极终端处接收所述控制信号的可控电压表示，其中所述第二 MOS晶体管的栅极终端被配置成接收所述控制信号的可控电压表示， 其中所述第一 MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的 终端被配置成耦合到所述第二 MOS晶体管的源极终端和漏极终端中未被配置成接收所述 第二偏压的终端；其中所述第三MOS晶体管的源极终端和漏极终端之一被配置成耦合到所述第一MOS晶 体管的栅极终端；其中所述第三MOS晶体管的源极终端和漏极终端中的另一终端被配置成耦合到所述 第二 MOS晶体管的源极终端和漏极终端中被配置成接收所述第二偏压的终端；以及其中所述输出偏压被配置成在将所述第一 MOS晶体管的源极终端和漏极终端中未被 配置成接收所述第一偏压的终端耦合到所述第二 MOS晶体管的源极终端和漏极终端中未 被配置成接收所述第二偏压的终端的路径处输出。
15.如权利要求12所述的偏压产生电路，进一步包括传输晶体管路径，所述传输晶体 管路径包括第一传输MOS晶体管，被配置成在所述第一传输MOS晶体管的栅极终端处接收所述控 制信号；以及第二传输MOS晶体管，被配置成在所述第二传输MOS晶体管的栅极终端处接收所述第一偏压，其中所述第一传输MOS晶体管的源极终端和漏极终端之一、所述第一传输MOS晶体管 的体终端、以及所述第二传输MOS晶体管的体终端被配置成保持在第二电源电压电平处，其中所述第二传输MOS晶体管的源极终端和漏极终端之一被配置成耦合到所述第一 MOS晶体管的栅极终端，并且其中所述第一传输MOS晶体管的源极终端和漏极终端中未被配置成保持在所述第二 电源电压电平的终端被配置成耦合到所述第二传输MOS晶体管的源极终端和漏极终端中 未被配置成耦合到所述第一 MOS晶体管的栅极终端的终端。
16.如权利要求12所述的偏压产生电路，进一步包括去耦电容器，用以在将所述输出 偏压施加到所述IO垫的驱动器期间，从所述输出偏压去耦合电容性噪声。
17.如权利要求12所述的偏压产生电路，其中浮阱电路的输出被配置成施加到所述第 一 MOS晶体管、所述第二 MOS晶体管和所述第三MOS晶体管中每个晶体管的体终端。
18.如权利要求16所述的偏压产生电路，其中所述去耦电容器是η沟道MOS电容器。
19.一种IO电路，包括IO核端块，用以产生控制信号，所述IO核端块包括至少一个构成有源电路元件，所 述至少一个构成有源电路元件具有所述至少一个构成有源电路元件的工作电压的上容限 值；驱动器块，用以驱动至少一个外部有源电路元件； 与所述驱动器块接口的IO垫；以及 偏压产生电路 用以接收电源电压，用以接收通过所述IO垫提供的外部电压，以及用以在所述IO核端块的所述至少一个构成有源电路元件的工作电压的上容限值内产 生输出偏压，其中所述偏压产生电路包括 复用器块，被配置成接收从所述电源电压可控产生的在将与所述IO垫接口的所述IO核端器件的至少一个 构成有源电路元件的工作电压的上容限值内的第一偏压；接收从通过所述IO垫提供的外部电压可控产生的在将与所述IO垫接口的所述IO核 端器件的所述至少一个构成有源电路元件的工作电压的上容限值内的第二偏压；以及通过对由所述IO核端块产生的控制信号的可控使用，从在驱动器操作模式期间的所 述第一偏压和在保险操作模式和容限操作模式期间的所述第二偏压中的一个得到输出偏 压，其中在所述驱动器操作模式期间，通过所述IO垫提供的所述外部电压在零至所述电 源电压的值之间变化，其中在所述保险操作模式期间所述电源电压为零，并且其中在所述容限操作模式期间，通过所述IO垫提供的所述外部电压增加到高于所述 电源电压的值。
20.如权利要求19所述的IO电路，其中所述第一偏压是所述电源电压的可控的一部分，以及所述第二偏压等于通过所述IO垫提供的所述外部电压减去至少一个有源电路元件的 阈值电压。
21.如权利要求19所述的IO电路，其中所述复用器块包括第一 MOS晶体管，被配置成在所述第一 MOS晶体管的源极终端和漏极终端之一处接收 所述第一偏压；第二 MOS晶体管，被配置成在所述第二 MOS晶体管的源极终端和漏极终端之一处接收 所述第二偏压；以及第三MOS晶体管，被配置成在所述第三MOS晶体管的栅极终端处接收所述控制信号的 可控电压表示，其中所述第二 MOS晶体管的栅极终端被配置成接收所述控制信号的可控电压表示， 其中所述第一 MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的 终端被配置成耦合到所述第二 MOS晶体管的源极终端和漏极终端中未被配置成接收所述 第二偏压的终端；其中所述第三MOS晶体管的源极终端和漏极终端之一被配置成耦合到所述第一 MOS晶 体管的栅极终端；其中所述第三MOS晶体管的源极终端和漏极终端中的另一终端被配置成耦合到所述 第二 MOS晶体管的源极终端和漏极终端中被配置成接收所述第二偏压的终端；以及其中所述输出偏压被配置成在将所述第一 MOS晶体管的源极终端和漏极终端中未被 配置成接收所述第一偏压的终端耦合到所述第二 MOS晶体管的源极终端和漏极终端中未 被配置成接收所述第二偏压的终端的路径处输出。
全文摘要
在保险/容限操作期间产生偏压以保护输入/输出电路。一种方法包括从电源电压可控地产生第一偏压以在将与IO垫接口的集成电路(IC)的输入/输出(IO)核器件的一个或多个构成有源电路元件的工作电压的上容限值内，以及从通过IO垫提供的外部电压可控地产生第二偏压以在将与IO垫接口的IO核器件的一个或多个构成有源电路元件的工作电压的上容限值内。该方法还包括可控地使用由IO核产生的控制信号，以在驱动器操作模式期间从第一偏压得到输出偏压，或者在保险操作模式和容限操作模式期间从第二偏压得到输出偏压。
文档编号H03K19/003GK102055459SQ201010000758
公开日2011年5月11日 申请日期2010年1月18日 优先权日2009年10月31日
发明者普拉姆德·E·帕拉梅斯沃兰, 梅卡什沃·克桑德拉曼, 潘卡吉·库马尔, 约翰·克瑞兹, 维尼·德什潘德 申请人:Lsi公司