专利名称：一种数模转换电路的制作方法
技术领域：
本发明属于电子技术领域，涉及一种具有低功耗和高精度的数模转换(DAC)电路。
背景技术：
DAC常作为数字系统和模拟系统之间的接口使用。数模转换电路是接收数字编码信号并提供相应的模拟电流或电压输出信号的译码装置。当输入端接收一组数字编码的信号时，输出端产生以某个参考量为基准的，与输入字变化成比例的模拟信号，这样的电路称为线性DAC。理想的N位分辨率DAC，其对应的模拟信号输出为
Vout = VKEF (bcZ+b^+b^2—......+bN—i2N—0 其中b。，b"2，……bn为输出的数字码，V腳为参考电平。 数字处理技术的快速发展，对DAC提出了更高的要求。例如，更高的速度，更高的分辨率，更低的功耗和更低的工作电压等。常用DAC结构一般主要有电阻分压型DAC、开关电容型DAC、电流驱动型DAC等。 由于电阻分压型DAC(Resistor Divider DAC)结构简单、紧凑、规则，并且由于每个电压抽头的电压值不会低于相邻下面一个抽头的电压值，从而保证了单调性，因此在中低分辨率和中低速的领域里广泛使用。电阻分压型DAC由三个部分组成，如图1所示。第一部分为电阻分压网络，用N个相同阻值的电阻将参考电平VKEF分割为2N个电压值；第二部分为开关阵列，对于给定的输入编码，开关阵列提供一条阻性通路，将对应于输入编码的电平传到输出节点；为了提供适当的阻抗匹配和一定的驱动能力，还需要一个输出缓冲器作为最后一部分。 但现有的电阻分压型DAC存在一些缺点。例如开关阵列通常由MOS管来实现，由于MOS管导通电阻的影响，使得DAC的输出阻抗呈现输入编码调制效应，导致现有的电阻分压型DAC存在精度较低，无法满足应用需求。
发明内容
本发明的目的是，提供一种数模转换电路(DAC)，与现有的电阻分压型DAC相比，本发明克服了由于开关阵列中MOS管的导通电阻而导致DAC输出阻抗呈现输入编码调制效应的问题，从而大大提高了 DAC电路的精度。
本发明详细技术方案为 —种数模转换电路，如图2所示，由运算放大器op、晶体管丽0、电阻RA、电阻RB、电容C。和电阻分压阵列DAC_reS_array组成。运算放大器op的正输入端连接基准电压信号Vref 、负输入端通过电阻RB接地、输出端接晶体管丽0的栅极的同时通过电容C。接地；晶体管丽0的漏极通过电阻RA接电源V。、源极接电阻分压阵列DAC_reS_array的端口 A并输出模拟信号Vout ;电阻分压阵列DAC_res_array的端口 B接运算放大器op的负输入端的同时通过电阻Re接地；电阻分压阵列DAC_reS_array的数字信号输入端接数字输入信号
4digital。 所述电阻分压阵列DAC_reS_array由粗调电阻Rc，阻值成等比递增的5个串联电阻R。、IVR2、R3和R4，5个传输门，5个反相器和l个电阻补偿网络构成，如图3所示。电阻补偿网络和电阻Rc、 R。、 R2、 R3、 R4依次串联在电阻分压阵列DAC_reS_array的端口 B和端口 A之间；电阻R。、 & 、 R2、 R3和R4的两端分别并联一个传输门T0、 Tl、 T2、 T3和T4 ;数字输入信号digital中的第1位信号Digita1〈0〉接传输门TO的NMOS管栅极的同时通过反相器INVO接传输门TO的PMOS管栅极，数字输入信号digital中的第2位信号Digital〈1〉接传输门Tl的NMOS管栅极的同时通过反相器INV1接传输门Tl的PMOS管栅极，数字输入信号digital中的第3位信号Digital〈2〉接传输门T2的NMOS管栅极的同时通过反相器INV2接传输门T2的PMOS管栅极，数字输入信号digital中的第4位信号Digital〈3〉接传输门T3的NMOS管栅极的同时通过反相器INV3接传输门T3的PMOS管栅极，数字输入信号digital中的第5位信号Digital〈4〉接传输门T4的NMOS管栅极的同时通过反相器INV4接传输门T4的PM0S管栅极。 所述电阻补偿网络，如图4所示，由15个传输门和5个反相器构成。6个传输门T10、Tll、T12、T13、T14、T15依次串联在电阻分压阵列DAC—res—array的端口 B和电阻Rc之间，这6个传输门的PMOS管的栅极都接地，NMOS管的栅极都接电源VD。传输门T0a和TOb串联后的一端在接传输门Til与T12之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第1位信号Comp_ctrl〈0>接传输门T0a和TOb的两个NMOS管的栅极，同时通过一反相器接传输门T0a和TOb的两个PMOS管的栅极。传输门Tla和Tib串联后的一端在接传输门T12与T13之间，另一端接端口 B ;补偿控制信号comp_Ctrl中的第2位信号Comp_ctrl〈l>接传输门Tla和Tib的两个NMOS管的栅极，同时通过一个反相器接传输门Tla和Tib的两个PMOS管的栅极。传输门T2a和T2b串联后的一端在接传输门T13与T14之间，另一端接端口 B ;补偿控制信号comp_Ctrl中的第3位信号Comp_ctrl〈2>接传输门T2a和T2b的两个NMOS管的栅极，同时通过一个反相器接传输门T2a和T2b的两个PMOS管的栅极。传输门T3a和T3b串联后的一端在接传输门T14与T15之间，另一端接端口 B ;补偿控制信号comp_ctrl中的第4位信号Comp_ctrl〈3>接传输门T3a和T3b的两个NMOS管的栅极，同时通过一个反相器接传输门T3a和T3b的两个PMOS管的栅极。传输门T4a和T4b串联后的一端在接传输门T15与电阻Rc之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第5位信号Comp_ctrl〈4>接传输门T4a和T4b的两个NMOS管的栅极，同时通过一个反相器接传输门T4a和T4b的两个PMOS管的栅极。 所述补偿控制信号COmp_Ctrl与数字输入信号digital满足以下关系当数字输入信号digital为00000时，补偿控制信号comp_Ctrl为00000 ;当数字输入信号digital中有一个1时，补偿控制信号comp_Ctrl为00001 ;当数字输入信号digital中有两个1时，补偿控制信号comp_Ctrl为00011 ;当数字输入信号digital中有三个1时，补偿控制信号comp_ctrl为00111 ;当数字输入信号digital中有四个1时，补偿控制信号comp_ctrl为01111 ;当数字输入信号digital为11111时，补偿控制信号comp_ctrl为11111。
本发明的有益效果是 本发明提供的一种低功耗高精度DAC电路，与现有的电阻分压型DAC相比，由于采用了电阻补偿网络，克服了由于开关阵列中MOS管的导通电阻而导致DAC输出阻抗呈现输入编码调制效应的问题，从而大大提高了DAC电路的精度，降低了功耗。并且由于补偿网络中用的均是MOS管，而非电阻，所以还减小了芯片面积，降低了成本。
图1普通电阻分压型DAC电路图。 图2本发明提供的DAC电路图。 图3本发明提供的DAC中电阻阵列的电路图。 图4本发明提供的DAC中电阻阵列内部电阻补偿网络的电路图。
具体实施方案 通常的电阻分压型DAC电路都由电阻分压网络，开关阵列和缓冲器组成，如图l所示。但是开关阵列通常由MOS管来实现，由于MOS管寄生电容和导通电阻的影响，使得DAC的输出阻抗呈现输入编码调制效应，也就是会导致相邻输入数字编码间的压差不一致，输出电压精度较低。若在开关阵列中加入电阻补偿网络，用来补偿由于MOS开关管而引入的导通电阻，使得电阻分压阵列中的开关导通电阻保持恒定的值，就可以提高DAC电路精度。
—种数模转换电路，如图2所示，由运算放大器叩、晶体管丽0、电阻RA、电阻RB、电容C。和电阻分压阵列DAC_reS_array组成。运算放大器op的正输入端连接基准电压信号Vref 、负输入端通过电阻RB接地、输出端接晶体管丽0的栅极的同时通过电容C。接地；晶体管丽0的漏极通过电阻RA接电源V。、源极接电阻分压阵列DAC_reS_array的端口 A并输出模拟信号Vout ;电阻分压阵列DAC_res_array的端口 B接运算放大器op的负输入端的同时通过电阻Re接地；电阻分压阵列DAC_reS_array的数字信号输入端接数字输入信号digital。 运算放大器op的作用是将反相输入端的电位钳位在Vref，即运放同相输入端的值。由于RB的一端电压值被钳位在基准电压vref ，调节电阻RB的阻值，可以改变电阻分压阵列的电流值。电阻Re值固定，则调整管丽O所在支路电流I恒定为 (1)"丑 由此可见，本发明所述的DAC电路具有可以控制的静态电流，使各种输出情况下的功耗均较低。 所述电阻分压阵列DAC_reS_array由粗调电阻Rc，阻值成等比递增的5个串联电阻R。、IVR2、R3和R4，5个传输门，5个反相器和l个电阻补偿网络构成，如图3所示。电阻补偿网络和电阻Rc、 R。、 R2、 R3、 R4依次串联在电阻分压阵列DAC_reS_array的端口 B和端口 A之间；电阻R。、 & 、 R2、 R3和R4的两端分别并联一个传输门T0、 Tl、 T2、 T3和T4 ;数字输入信号digital中的第1位信号Digita1〈0〉接传输门TO的NMOS管栅极的同时通过反相器INV0接传输门TO的PM0S管栅极，数字输入信号digital中的第2位信号Digital〈1〉接传输门Tl的NMOS管栅极的同时通过反相器INV1接传输门Tl的PMOS管栅极，数字输入信号digital中的第3位信号Digital〈2〉接传输门T2的NMOS管栅极的同时通过反相器INV2接传输门T2的PMOS管栅极，数字输入信号digital中的第4位信号Digital〈3〉接传输门T3的NMOS管栅极的同时通过反相器INV3接传输门T3的PMOS管栅极，数字输入信号
6digital中的第5位信号Digital〈4〉接传输门T4的NM0S管栅极的同时通过反相器INV4接传输门T4的PMOS管栅极。 当Digital〈n〉信号为0时，它所对应的传输门Tn的PMOS管栅极电压为高，NMOS管栅极电压为低，所以传输门Tn关闭，与该传输门并联连接的电阻Rn被接入电阻分压阵列的端口 A、B之间；而当Digital〈n〉信号为1时，它所对应的传输门Tn的PMOS管栅极电压为低，NMOS管栅极电压为高，所以传输门Tn开启，由于传输门的导通电阻大大低于与其并联连接的电阻阻值Rn，电阻Rn相当于被短路，传输门的导通电阻&被接入电阻分压阵列的端口 A、B之间。当Digital〈4:0〉信号发生变化时，被接入的传输门导通电阻Re的数目也会发生变化，这样就会导致输入编码调制效应，使得相邻两个二进制码对应的模拟输出的台阶大小不一致，导致误差较大。这样就必须引入一个电阻补偿网络，来对电阻分压阵列进行补偿。 所述电阻补偿网络，如图4所示，由15个传输门和5个反相器构成。6个传输门TIO、 Tll、 T12、 T13、 T14、 T15依次串联在电阻分压阵列DAC_res_array的端口 B和电阻Rc之间，这6个传输门的PMOS管的栅极都接地，NMOS管的栅极都接电源VD。传输门T0a和T0b串联后的一端在接传输门Tll与T12之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第1位信号Comp_ctrl〈0>接传输门T0a和T0b的两个NMOS管的栅极，同时通过一个反相器接传输门T0a和T0b的两个PMOS管的栅极。传输门Tla和Tib串联后的一端在接传输门T12与T13之间，另一端接端口 B ;补偿控制信号COmp_Ctrl中的第2位信号comp_ctrl〈l>接传输门Tla和Tib的两个NMOS管的栅极，同时通过一个反相器接传输门Tla和Tib的两个PMOS管的栅极。传输门T2a和T2b串联后的一端在接传输门T13与T14之间，另一端接端口 B ;补偿控制信号comp_Ctrl中的第3位信号Comp_ctrl〈2>接传输门T2a和T2b的两个NMOS管的栅极，同时通过一个反相器接传输门T2a和T2b的两个PMOS管的栅极。传输门T3a和T3b串联后的一端在接传输门T14与T15之间，另一端接端口 B ;补偿控制信号comp_ctrl中的第4位信号Comp_ctrl〈3>接传输门T3a和T3b的两个NMOS管的栅极，同时通过一个反相器接传输门T3a和T3b的两个PMOS管的栅极。传输门T4a和T4b串联后的一端在接传输门T15与电阻Rc之间，另一端接端口B;补偿控制信号comp—ctrl中的第5位信号Comp_ctrl〈4>接传输门T4a和T4b的两个NMOS管的栅极，同时通过一个反相器接传输门T4a和T4b的两个PMOS管的栅极。 本发明所述的电阻补偿网络，采用R-2R网络结构，同时为了保证对传输门导通电阻的补偿精确程度，用传输门作为该电路的组成元件。该电路中的"2R"部分，即两个串联的传输门Tna和Tnb，由Comp_ctrl〈n>信号实现开关控制。而Comp_ctrl信号受数字输入信号Digital的控制。通过编程实现如下逻辑将Digital信号中出现的"l"全部右移，再输入到Comp—ctrl中，S卩Comp_ctrl中的1从最低位开始向高位出现，1的个数等于Digital出现的1的个数。例如，当Digital信号全为0时，Comp_ctrl为00000，电阻补偿网络的总电阻为6RG ;当Digital信号只出现一个"l"时，C卿—ctrl为00001，电阻补偿网络电路中的传输门T0a和T0b接入电路中，与串联的Tl， TO并联，这四个传输门等效成一个传输门，此时，电阻补偿网络的总电阻为5Re ;依此类推，当Digital信号全为1时，Comp—ctrl为11111，电阻补偿网络的总电阻为Rc。结合上面所述的电阻分压阵列的工作原理，可知，无论Digital信号怎样变化，电阻分压阵列中接入的传输门导通电阻的数目是恒定的，为6Re。这样，相邻两个二进制数字输入信号Digital对应的电压输出差值就固定了。 当Digital全为0时，A、B间的电阻值最大，1^ = 6Re+Rc+R。+R一R2+R3+R4，对应输出
电压Vout为最大值Vout (max);当Digital全为1时，A、B间的电阻值最小，R旭=6Re+Rc，
对应输出电压Vout为最小值Vout (min)，通过调节Rc可以得到所需的最小输出电压。根据/入二 R
Umax)-r。",(min)
MB
(2)
2w—i 可得到DAC所能分辨的最小模拟量。本发明所述DAC电路中的电阻分压阵列里面的电阻R。， &， R2， R3， R4的阻值成比例递增。阻值计算公式为
Rn = 2nR (3) 式中，R为一个单位电阻，该电阻的取值由公式4中的电流和公式6中的最小模拟
量来确定。
J爐乂(腿)《(min) ^ =
(4)
函数关系，
/ (2W一1)/
根据具体要求，设置好电阻电流等参数，可推导出输出电压与输入数字信号间的
= & + 6& < " > &、
、
脾o
(5)
本发明所述DAC电路可以进行位扩展，输出电压公式如下
凡
i=0
(6) 本发明可应用于任何电阻分压型DAC的设计中，通过传输门电阻补偿网络，可以消除传统DAC中的编码调制效应，大大提高DAC的精度。在此DAC的设计中，除运放外的静态电流只有一路，并且可以通过调节基准电压和电阻Re改变，可得到静态功耗很低的高精度DAC电路。
8
权利要求
一种数模转换电路，由运算放大器op、晶体管MN0、电阻RA、电阻RB、电容C0和电阻分压阵列DAC_res_array组成；运算放大器op的正输入端连接基准电压信号Vref、负输入端通过电阻RB接地、输出端接晶体管MN0的栅极的同时通过电容C0接地；晶体管MN0的漏极通过电阻RA接电源VD、源极接电阻分压阵列DAC_res_array的端口A并输出模拟信号Vout；电阻分压阵列DAC_res_array的端口B接运算放大器op的负输入端的同时通过电阻RB接地；电阻分压阵列DAC_res_array的数字信号输入端接数字输入信号digital；其特征在于所述电阻分压阵列DAC_res_array由粗调电阻RC，阻值成等比递增的5个串联电阻R0、R1、R2、R3和R4，5个传输门，5个反相器和1个电阻补偿网络构成；电阻补偿网络和电阻RC、R0、R1、R2、R3、R4依次串联在电阻分压阵列DAC_res_array的端口B和端口A之间；电阻R0、R1、R2、R3和R4的两端分别并联一个传输门T0、T1、T2、T3和T4；数字输入信号digital中的第1位信号Digital<0>接传输门T0的NMOS管栅极的同时通过反相器INV0接传输门T0的PMOS管栅极，数字输入信号digital中的第2位信号Digital<1>接传输门T1的NMOS管栅极的同时通过反相器INV1接传输门T1的PMOS管栅极，数字输入信号digital中的第3位信号Digital<2>接传输门T2的NMOS管栅极的同时通过反相器INV2接传输门T2的PMOS管栅极，数字输入信号digital中的第4位信号Digital<3>接传输门T3的NMOS管栅极的同时通过反相器INV3接传输门T3的PMOS管栅极，数字输入信号digital中的第5位信号Digital<4>接传输门T4的NMOS管栅极的同时通过反相器INV4接传输门T4的PMOS管栅极；所述电阻补偿网络，由15个传输门和5个反相器构成；6个传输门T10、T11、T12、T13、T14、T15依次串联在电阻分压阵列DAC_res_array的端口B和电阻RC之间，这6个传输门的PMOS管的栅极都接地，NMOS管的栅极都接电源VD；传输门T0a和T0b串联后的一端在接传输门T11与T12之间，另一端接端口B；补偿控制信号comp_ctrl中的第1位信号Comp_ctrl<0>接传输门T0a和T0b的两个NMOS管的栅极，同时通过一个反相器接传输门T0a和T0b的两个PMOS管的栅极；传输门T1a和T1b串联后的一端在接传输门T12与T13之间，另一端接端口B；补偿控制信号comp_ctrl中的第2位信号Comp_ctrl<1>接传输门T1a和T1b的两个NMOS管的栅极，同时通过一个反相器接传输门T1a和T1b的两个PMOS管的栅极；传输门T2a和T2b串联后的一端在接传输门T13与T14之间，另一端接端口B；补偿控制信号comp_ctrl中的第3位信号Comp_ctrl<2>接传输门T2a和T2b的两个NMOS管的栅极，同时通过一个反相器接传输门T2a和T2b的两个PMOS管的栅极；传输门T3a和T3b串联后的一端在接传输门T14与T15之间，另一端接端口B；补偿控制信号comp_ctrl中的第4位信号Comp_ctrl<3>接传输门T3a和T3b的两个NMOS管的栅极，同时通过一个反相器接传输门T3a和T3b的两个PMOS管的栅极；传输门T4a和T4b串联后的一端在接传输门T15与电阻RC之间，另一端接端口B；补偿控制信号comp_ctrl中的第5位信号Comp_ctrl<4>接传输门T4a和T4b的两个NMOS管的栅极，同时通过一个反相器接传输门T4a和T4b的两个PMOS管的栅极。所述补偿控制信号comp_ctrl与数字输入信号digital满足以下关系当数字输入信号digital为00000时，补偿控制信号comp_ctrl为00000；当数字输入信号digital中有一个1时，补偿控制信号comp_ctrl为00001；当数字输入信号digital中有两个1时，补偿控制信号comp_ctrl为00011；当数字输入信号digital中有三个1时，补偿控制信号comp_ctrl为00111；当数字输入信号digital中有四个1时，补偿控制信号comp_ctrl为01111；当数字输入信号digital为11111时，补偿控制信号comp_ctrl为11111。
全文摘要
一种数模转换电路，属于电子技术领域。包括晶体管MN0，电阻RA，RB，电容C0，运算放大器op和带有电阻补偿网络的电阻分压阵列DAC_res_array，其中运算放大器实现钳位功能，并和电阻RB一起确定晶体管MN0所在支路的电流，降低了功耗；电阻分压阵列DAC_res_array具有一个电阻补偿网络；电阻补偿网络的控制信号受数字输入信号Digital控制，能够在不同的数字输入信号Digital下得到相应的补偿电阻值，从而对电阻分压阵列AB端的等效电阻进行调节，最终保证了DAC电路的转换精度。本发明中的电阻补偿网络采用传输门作为元件，一方面与电阻分压阵列中的传输门的导通电阻高度匹配，提高了电路精度，另一方面，传输门比电阻占用的面积小很多，减小了芯片面积，降低了成本。
文档编号H03M1/66GK101795136SQ20101010762
公开日2010年8月4日 申请日期2010年2月5日 优先权日2010年2月5日
发明者张波, 时婷婷, 甄少伟, 罗萍 申请人:电子科技大学