专利名称：基于运算放大器的宽带可编程增益放大器的制作方法
技术领域：
本发明涉及一种可编程增益放大器，确切说，涉及一种数字信号控制的可编程增 益放大器，属于放大电路的技术领域。
背景技术：
模拟电路需要对信号进行放大或衰减，这一功能由可变增益发大器(VGA)实现。 可变增益放大器就是增益可以变化的放大器。它广泛应用在磁盘读取驱动电路、磁数据存 储系统、电磁计量器、电视调谐器等方面，在无线通信的收发信机模拟前端中，也起着重要 作用。随着数模混合电路的发展，越来越多的可变增益放大器使用数字信号控制增益的 变化(也称为可编程增益放大器)。同模拟自动增益控制环路相比，数控方式易于实现，控 制精度高，节省功耗。数字控制通常产生若干字节的控制码，通过控制模拟开关，实现改变 增益的功能。可编程增益放大器可以使用电阻阵列实现增益控制。例如将电阻和MOS管模 拟开关串联，控制MOS管模拟开关的通断状态实现阻值的变化，进而改变放大器的增益。可编程增益放大器主要分成开环和闭环两种结构。开环放大器的增益一般表示为 等效输入跨导Gm和等效输出电阻R。ut的乘积(Gain = GfflRout)，增益变化可以通过改变跨导 或输出电阻实现。这种结构的可编程增益放大器动态范围大，工作稳定。但由于输出节点 通常是放大器的主极点，因此，输出电阻的变化将导致带宽的变化。与开环可编程增益放大 器相比，闭环可编程增益放大器使用负反馈结构，性能稳定。它的增益取决于反馈电阻与输 入电阻之比，线性度较高。它可以实现端到端的输入输出，信号动态范围大。当前出现的闭 环可编程增益放大器大多采用差动输入输出运放，译码器，输入电阻和反馈电阻，见图1。通 过数控改变输入电阻和反馈电阻值可改变放大器的增益，即可使放大器的增益可编程。但 由于运放有限的截止频率，使得可编程增益放大器带宽有限。提高运放有限的增益带宽积 成为扩展可编程增益放大器带宽的重要手段。
发明内容
本发明的目的是推出一种基于运算放大器结构的宽带可编程增益放大器。该放大 器通过设计两极点一零点运算放大器，通过前馈结构实现的零点补偿次极点，保证了 60dB 低频增益同时，扩展了运放的带宽，获得了 IOMHz截止带宽，4. 5GHz的增益带宽积。整个可 编程增益放大器实现了 IOMHz带宽，50dB增益可调。实现本发明目的的具体技术方案是—种基于运算放大器的宽带可编程增益放大器，包括差动输入差动输出模块1，第 一译码器模块2，第二译码器模块3和电阻开关阵列模块4，第一译码器模块2及第二译码 器模块3为两位译码器，每一译码模块各有两个数字信号输入端和四个数字信号输出端， 依次是第四数字信号输入端a3、第三数字信号输入端a2、第二数字信号输入端al、第一数 字信号输入端aO、第一数字信号输出端dl、第二数字信号输出端d2、第三数组信号输出端d3、第四数字信号输出端d4、第五数字信号输出端d5、第六数字信号输出端d6、第七数字信 号输出端d7、第八数字信号输出端d8，特点是差动输入输出运放模块1是两极点一零点运 算放大器模块，由一个两级运放和一个一级运放嵌套构成，差动输入输出运放模块1有两 个输入端，两个输出端，七个电压偏置端，依次是正相输入端VIP、反相输入端VIN以及正相 输出端V0P、反相输出端V0N，第一偏置电压VBO，第二偏置电压VBl，第三偏置电压VB2，第四 偏置电压VB3以及共模反馈电压VCMFB，电源电压VDD和地GND ；差动输入输出运放模块1中的两级运放包括第一输入管M2，第二输入管M3，第一 尾电流管M5，第二尾电流管M6，第一负载管M9，第二负载管M10，第三负载管M11，第四负 载管M12，第五负载管M13，第六负载管M14，第七负载管M15，第八负载管M16，第一放大管 M17，第二放大管M18，共模反馈第一调节管M19，共模反馈第二调节管M20，第九负载管M21， 第十负载管M22，输出第一尾电流管M23，输出第二尾电流管M24，输出第三尾电流管M25，输 出第四尾电流管M26，所述输入管、负载管、电流管、放大管及调节管的交点有第一交点P1， 第二交点P2，第三交点P3，第四交点P4，第五交点P5，第六交点P6，第七交点P7，第八交点 P8，第九交点P9，第十交点P10，第十二交点P12，第十三交点P13 ；其中第一输入管M2源极、第二输入管M3源极、第一尾电流管M5漏极和第一交点 Pl相连；第一输入管M2栅极和正向输入端VIP相连；第二输入管M3栅极和反向输入端VIN 相连；第一输入管M2漏极、第一负载管M9栅极、第三负载管Mll栅极、第二负载管(MlO)漏 极、第六负载管M14漏极、第一放大管M17栅极和第二交点P2相连；第二输入管(M3)漏极、 第五负载管M13栅极、第七负载管M15栅极、第四负载管M12漏极、第八负载管M16漏极、第 二放大管M18栅极和第三交点P3相连；第一负载管M9漏极、第二负载管MlO源极和第六 交点P6相连；第三负载管Mll漏极、第四负载管M12源极和第七交点P7相连；第五负载管 M13漏极、第六负载管M14源极和第八交点P8相连；第七负载管M15漏极、第八负载管M16 源极和第九交点P9相连；第二负载管MlO栅极、第四负载管M12栅极、第六负载管M14栅 极、第八负载管M16栅极和第四偏置电压VB3相连；第一放大管M17漏极、第九负载管M21 源极、共模反馈第一调节管M19漏极和第四交点P4相连；第二放大管M18漏极、第十负载管 M22源极、共模反馈第二调节管M20漏极和第五交点P5相连；第一负载管M9源极、第三负载 管Mll源极、第五负载管M13源极、第七负载管M15源极、第一放大管M17源极、第二放大管 M18源极、共模反馈第一调节管M19源极、共模反馈第二调节管M20源极和电源电压VDD相 连；第一尾电流管M5栅极、第二尾电流管M6栅极、输出第三尾电流管M25栅极、输出第四尾 电流管M26栅极和第一偏置电压VBO相连；第一尾电流管M5源极、第二尾电流管M6漏极和 第十交点PlO相连；共模反馈第一调节管M19栅极、共模反馈第二调节管M20栅极和共模反 馈电压VCMFB相连；第九负载管M21栅极、第十负载管M22栅极和第三偏置电压VB2相连； 第九负载管M21漏极、输出第一尾电流管M23漏极和正向输出端VOP相连；输出第二尾电流 管M24漏极、第十负载管M22漏极和反向输出端VON相连；输出第一尾电流管M23栅极、输 出第二尾电流管M24栅极和第二偏置电压VBl相连；输出第一尾电流管M23源极、输出第三 尾电流管M25漏极和第十二交点P12相连；输出第二尾电流管M24源极、输出第四尾电流管 M26漏极和第十三交点P13相连；第二尾电流管M6源极、输出第三尾电流管M25源极、输出 第四尾电流管M26源极和地GND相连；差动输入输出运放模块1中的一级运放包括第三输入管M1，第四输入管M4，第三尾电流管M7，第四尾电流管M8，第一放大管M17，第二放大管M18，共模反馈第一调节管M19， 共模反馈第二调节管M20，第九负载管M21，第十负载管M22，输出第一尾电流管M23，输出第 二尾电流管M24，输出第三尾电流管M25，输出第四尾电流管M26，所述输入管、放大管、负载 管、调节管及电流管的交点有第十一交点P11，第十四交点P14，第四交点P4，第五交点P5， 第十二交点P12，第十三交点P13 ；其中第三输入管Ml源极、第四输入管M4源极、第三尾电流管M7漏端和第十四交 点P14相连；第三输入管Ml栅极和正向输入端VIP、第四输入管M4栅极和反向输入端VIN 相连；第三输入管Ml漏极、第十负载管M22源极、共模反馈第二调节管M20漏极、第二放大 管M18漏极和第五交点P5相连；第四输入管M2漏极、第九负载管M21源极、共模反馈第一调 节管M19漏极、第一放大管M17漏极和第四交点P4相连；第三尾电流管M7源极、第四尾电 流管M8漏极和第十一交点(P8)相连；第三尾电流管M7栅极、第四尾电流管M8栅极、输出 第三尾电流管M25栅极、输出第四尾电流管M26栅极和第一偏置电压VBO相连；第四尾电流 源M8源极、输出第三尾电流管M25源极、输出第四尾电流管M26源极和地GND相连；第九负 载管M21漏极、输出第一尾电流管M23漏极和正向输出端VOP相连；输出第二尾电流管M24 漏极、第十负载管M22漏极和反向输出端VON相连；输出第一尾电流管M23栅极、输出第二 尾电流管M24栅极和第二偏置电压VBl相连；输出第一尾电流管M23源极、输出第三尾电流 管M25漏极和第十二交点P12相连；输出第二尾电流管M24源极、输出第四尾电流管M26漏 极和第十三交点P13相连；电阻开关阵列模块4是两个对称的含模拟开关的电阻网络，电阻开关阵列模块4 有两个输入端，四个输出端，八个数字控制端，依次是正相信号输入端inl，反相信号输入端 in2，第一正相信号输出端0UT2，第二正相信号输出端0UT4，第一反相信号输出端0UT1，第 二反相信号输出端0UT3，第一数字控制端ckl，第二数字控制端ck2，第三数字控制端ck3， 第四数字控制端ck4，第五数字控制端ck5，第六数字控制端ck6，第七数字控制端ck7，第八 数字控制端ck8，两个对称的含模拟开关的电阻衰减网络之一包括第一电阻R1，第二电阻 R2，第三电阻R3，第四电阻R4，第五电阻R5，第六电阻R6，第七电阻R7，第八电阻R8，第一模 拟开关Ml，第二模拟开关M2，第三模拟开关M3，第四模拟开关M4,第五模拟开关M5，第六模 拟开关M6，第七模拟开关M7及第八模拟开关M8，第一电阻R1、第一模拟开关Ml漏极和第 一交点Pl相连；第二电阻R2、第二模拟开关M2漏极和第二交点P2相连；第三电阻R3、第 三模拟开关M3漏极和第三交点P3相连；第四电阻R4、第四模拟开关M4漏极和第四交点P4 相连；第五电阻R5、第五模拟开关M5漏极和第五交点P5相连；第六电阻R6、第六模拟开关 M6漏极和第六交点P6相连；第七电阻R7、第七模拟开关M7漏极和第七交点P7相连；第八 电阻R8、第八模拟开关M8漏极和第八交点P8相连；第一模拟开关Ml栅极和第一数字控制 端ckl相连；第二模拟开关M2栅极和第二数字控制端ck2相连；第三模拟开关M3栅极和第 三数字控制端ck3相连；第四模拟开关M4栅极和第四数字控制端ck4相连；第五模拟开关 M5栅极和第五数字控制端ck5相连；第六模拟开关M6栅极和第六数字控制端ck6相连；第 七模拟开关M7栅极和第七数字控制端ck7相连；第八模拟开关M8栅极和第八数字控制端 ck8相连；第一模拟开关Ml源极、第二模拟开关M2源极、第三模拟开关M3源极、第四模拟 开关M4源极、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8和第一正相输出端0UT2 相连；第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和正相输入端inl相连；第五模拟开关M5源极、第六模拟开关M6源极、第七模拟开关M7源极、第八模拟开关M8源极和第 二反相输出端0UT3相连；两个对称的含模拟开关的电阻网络之二包括第一’电阻R1’，第 二，电阻R2，，第三，电阻R3，，第四，电阻R4，，第五，电阻R5，，第六，电阻R6，，第七，电阻 R7，，第八’电阻R8，，第一，模拟开关M1，，第二，模拟开关M2，，第三，模拟开关M3，，第四， 模拟开关M4，，第五，模拟开关M5，，第六，模拟开关M6，，第七，模拟开关M7，及第八，模拟 开关M8，，第一，电阻R1，、第一，模拟开关Ml，漏极和第一，交点ΡΓ相连；第二，电阻R2，、 第二’模拟开关M2’漏极和第二’交点P2’相连；第三’电阻R3’、第三’模拟开关M3’漏极 和第三’交点P3’相连；第四’电阻R4’、第四’模拟开关M4’漏极和第四’交点P4’相连；第 五’电阻R5’、第五’模拟开关M5’漏极和第五’交点P5’相连；第六’电阻R6’、第六’模拟 开关M6’漏极和第六’交点P6’相连；第七’电阻R7’、第七’模拟开关M7’漏极和第七’交 点P7’相连；第八’电阻R8，、第八，模拟开关M8’漏极和第八’交点P8’相连；第一’模拟 开关Ml’栅极和第一数字控制端ckl相连；第二’模拟开关M2’栅极和第二数字控制端ck2 相连；第三’模拟开关M3’栅极和第三数字控制端ck3相连；第四’模拟开关M4’栅极和第 四数字控制端ck4相连；第五’模拟开关M5’栅极和第五数字控制端ck5相连；第六’模拟 开关M6’栅极和第六数字控制端ck6相连；第七’模拟开关M7，栅极和第七数字控制端ck7 相连；第八’模拟开关M8’栅极和第八数字控制端ck8相连；第一电阻Rl阻值等于第一’电 阻R1’阻值，第二电阻R2阻值等于第二’电阻R2’阻值，第三电阻R3阻值等于第三’电阻 R3’阻值，第四电阻R4阻值等于第四’电阻R4’阻值，第五电阻R5阻值等于第五’电阻R5’ 阻值，第六电阻R6阻值等于第六’电阻R6’阻值，第七电阻R7阻值等于第七’电阻R7’阻 值，第八电阻R8阻值等于第八’电阻R8’阻值；第一电阻R1，第一’电阻R1’，第二电阻R2， 第二，电阻R2，，第三电阻R3，第三，电阻R3，，第四电阻R4，第四，电阻R4，是差动输入输出 运放模块1的输入电阻，第五电阻R5，第五，电阻R5，，第六电阻R6，第六，电阻R6，，第七电 阻R7，第七’电阻R7’，第八电阻R8，第八’电阻R8’是差动输入输出运放模块1的输出电阻； 第一，模拟开关Ml，源极、第二，模拟开关M2，源极、第三，模拟开关M3，源极、第四，模拟开 关M4，源极、第五，电阻R5，、第六，电阻R6，、第七，电阻R7，、第八，电阻R8，和第一反相输 出端OUTl相连；第一，电阻R1’、第二，电阻R2’、第三，电阻R3’、第四，电阻R4’和反相输 入端in2相连；第五’模拟开关M5’源极、第六’模拟开关M6’源极、第七’模拟开关M7’源 极、第八’模拟开关M8’源极和第二正相输出端0UT4相连；第一模拟开关Ml、第二模拟开关 M2、第三模拟开关M3、第四模拟开关M4、第五模拟开关M5、第六模拟开关M6、第七模拟开关 M7、第八模拟开关M8的栅极分别与第一’模拟开关Ml’、第二’模拟开关M2’、第三’模拟开 关M3，、第四，模拟开关M4，、第五，模拟开关M5，、第六，模拟开关M6，、第七，模拟开关M7，、 第八’模拟开关M8’的栅极连接后分别经第一数字控制端ckl、第二数字控制端ck2、第三数 字控制端ck3、第四数字控制端ck4、第五数字控制端ck5、第六数字控制端ck6、第七数字控 制端ck7、第八数字控制端ck8分别与第一数字信号输出端dl、第二数字信号输出端d2、第 三数组信号输出端d3、第四数字信号输出端d4、第五数字信号输出端d5、第六数字信号输 出端d6、第七数字信号输出端d7、第八数字信号输出端d8连接；电阻开关阵列模块4的第 一正相输出端0UT2和差动输入输出运放模块1的正相输入端VIP连接；电阻开关阵列模块 4的第二正相输出端0UT4和差动输入输出运放模块1的正相输出端VOP连接；电阻开关阵 列模块4的第一反相输出端OUTl和第二反相输出端0UT3分别和差动输入输出运放模块1的反相输入端VIN和反相输出端VON连接。待放大的差分信号馈加在电阻开关阵列模块4 的正相信号输入端inl和反相信号输入端in2之上，4位数字信号加在第一译码器模块2， 第二译码器模块3的第四数字信号输入端a3、第三数字信号输入端a2、第二数字信号输入 端al、第一数字信号输入端aO之上，整个可编程放大器增益Gain =两极点一零点运算放大 器模块1的输出电阻值/两极点一零点运算放大器模块1的输入电阻值。与背景技术相比，本发明有以下积极效果1、本发明的可编程增益放大器的结构简单。2、本发明的可编程增益放大器中两极点一零点运算放大器带宽达10MHz，扩展了 整个可编程增益放大器的带宽，两极点一零点运算放大器低频增益60dB，整个可编程增益 放大器50dB可调。
图1是现有技术的可编程增益放大器的电路框2是本发明的可编程增益放大器的电路框3是本发明中差动输入输出运放模块的电路框4是本发明中开关电阻阵列模块的电路框5是本发明实施例的可编程增益放大器的增益_频率特性图
具体实施例方式实施例参阅图2，本发明设计的闭环可编程增益放大器使用负反馈结构，性能稳定。它的 增益取决于反馈电阻与输入电阻之比，线性度较高。它可以实现端到端的输入输出，信号动 态范围大。闭环可编程增益放大器大多采用差动输入输出运放，译码器，输入电阻和反馈 电阻。通过数控改变输入电阻和反馈电阻值可改变放大器的增益，即可使放大器的增益可 编程。为了扩展可编程增益放大器的带宽，采用两极点一零点结构将运放截止频率扩展到 10MHz，改善了可编程增益放大器的频响特性。具体应用如下
运放开环时，输入信号经M3，M9-M16构成的第一级运放后，获得增益为Gain, -^gm2gmWro9rol0运放输出级增益为Gain2 ^ - (gml7_gm4) {[gm21r021 (r017//r019) ] // [gm23r023r025]}其中rQ9，r010, r017, r019, r023, r025,为相应 MOS 管的沟道电阻，gm2，g_，gml7，gm4，gm21， gm23为相应MOS管的跨导。则输入信号经运放后，获得增益为Gain = Gain1XGain2Ml、M4、M19、M20及M23 M26组成折叠式共源共栅放大器，目的是要在运放输出 节点处引入一个极坐标左半平面零点，补偿运放次主极点的影响。整个运放的主极点由Cu 决定。 次极点由输出电容决定
1P2
(gm2ir02l(r017 ^ Γ019 ) Il S ml^ol^ois)^Ll
由于M17和M4交流电流反向，构成零点位置为
\&m2Smniro2 Il 8m\aro9ro\o) + Sm4^Z1 ------
(Γο2 Il ~^Sm\0ro9ro\0)^L\Sm4式中Cu是第一级输出点对地的所有电容之和，Cl2是第二级输出点对地的所有电 容之和。调节公式内各参数，使得P2与Z1值近似相等，可以将运放增益带宽积扩展到5GHz。将运放接入可编程增益放大器环路中，设置第一译码器模块2的第一数字电平输 入端a0接零电平，第一译码器模块2的第二数字电平输入端al接零电平，第二译码器模块 3的第四输入端a3接零电平，第二译码器模块3的第三输入端a2接零电平，选通开关电阻 整列4的第一电阻Rl为两极点一零点运算放大器输入电阻，选通开关电阻整列4的第五电 阻R5为两极点一零点运算放大器输出电阻。整个可编程增益放大器的增益Gain =两极点 一零点运算放大器模块1的输出电阻值/两极点一零点运算放大器模块1的输入电阻值= 201og(R5/Rl)dB = 201og(100k Ω/lk Ω ) dB = 40dB。由于两极点一零点运算放大器的带内 增益为60dB，截止带宽为10MHz，输入信号频率只要不超10MHz，电阻理想的前提下，可以保 证整个可编程增益放大器的误差在60dB以下。当信号频率超过IOMHz时，运放的增益会随 着信号频率的升高而逐渐下降，可编程增益放大器的误差开始变大，直到信号频率超过运 放的增益带宽积，约4GHz左右时，运放完全失去作用，可编程增益放大器不再工作。可见运 放较高的增益带宽积对可编程增益放大器的精度和带宽有着很好的改善作用。如果希望可编程增益放大器的最高增益大于60dB，可以级联多个图2单元，总增 益等于各个单元增益之和，但是带宽会有所下降。
1权利要求
一种基于运算放大器的宽带可编程增益放大器，包括差动输入差动输出模块(1)，第一译码器模块(2)，第二译码器模块(3)和电阻开关阵列模块(4)，第一译码器模块(2)及第二译码器模块(3)为两位译码器，每一译码模块各有两个数字信号输入端和四个数字信号输出端，依次是第四数字信号输入端(a3)、第三数字信号输入端(a2)、第二数字信号输入端(a1)、第一数字信号输入端(a0)、第一数字信号输出端(d1)、第二数字信号输出端(d2)、第三数组信号输出端(d3)、第四数字信号输出端(d4)、第五数字信号输出端(d5)、第六数字信号输出端(d6)、第七数字信号输出端(d7)、第八数字信号输出端(d8)，其特征在于差动输入输出运放模块(1)是两极点一零点运算放大器模块，由一个两级运放和一个一级运放嵌套构成，差动输入输出运放模块(1)有两个输入端，两个输出端，七个电压偏置端，依次是正相输入端(VIP)、反相输入端(VIN)以及正相输出端(VOP)、反相输出端(VON)，第一偏置电压(VB0)，第二偏置电压(VB1)，第三偏置电压(VB2)，第四偏置电压(VB3)以及共模反馈电压(VCMFB)，电源电压(VDD)和地(GND)；差动输入输出运放模块(1)中的两级运放包括第一输入管(M2)，第二输入管(M3)，第一尾电流管(M5)，第二尾电流管(M6)，第一负载管(M9)，第二负载管(M10)，第三负载管(M11)，第四负载管(M12)，第五负载管(M13)，第六负载管(M14)，第七负载管(M15)，第八负载管(M16)，第一放大管(M17)，第二放大管(M18)，共模反馈第一调节管(M19)，共模反馈第二调节管(M20)，第九负载管(M21)，第十负载管(M22)，输出第一尾电流管(M23)，输出第二尾电流管(M24)，输出第三尾电流管(M25)，输出第四尾电流管(M26)，所述输入管、负载管、电流管、放大管及调节管的交点有第一交点(P1)，第二交点(P2)，第三交点(P3)，第四交点(P4)，第五交点(P5)，第六交点(P6)，第七交点(P7)，第八交点(P8)，第九交点(P9)，第十交点(P10)，第十二交点(P12)，第十三交点(P13)；其中第一输入管(M2)源极、第二输入管(M3)源极、第一尾电流管(M5)漏极和第一交点(P1)相连；第一输入管(M2)栅极和正向输入端(VIP)相连；第二输入管(M3)栅极和反向输入端(VIN)相连；第一输入管(M2)漏极、第一负载管(M9)栅极、第三负载管(M11)栅极、第二负载管(M10)漏极、第六负载管(M14)漏极、第一放大管(M17)栅极和第二交点(P2)相连；第二输入管(M3)漏极、第五负载管(M13)栅极、第七负载管(M15)栅极、第四负载管(M12)漏极、第八负载管(M16)漏极、第二放大管(M18)栅极和第三交点(P3)相连；第一负载管(M9)漏极、第二负载管(M10)源极和第六交点(P6)相连；第三负载管(M11)漏极、第四负载管(M12)源极和第七交点(P7)相连；第五负载管(M13)漏极、第六负载管(M14)源极和第八交点(P8)相连；第七负载管(M15)漏极、第八负载管(M16)源极和第九交点(P9)相连；第二负载管(M10)栅极、第四负载管(M12)栅极、第六负载管(M14)栅极、第八负载管(M16)栅极和第四偏置电压(VB3)相连；第一放大管(M17)漏极、第九负载管(M21)源极、共模反馈第一调节管(M19)漏极和第四交点(P4)相连；第二放大管(M18)漏极、第十负载管(M22)源极、共模反馈第二调节管(M20)漏极和第五交点(P5)相连；第一负载管(M9)源极、第三负载管(M11)源极、第五负载管(M13)源极、第七负载管(M15)源极、第一放大管(M17)源极、第二放大管(M18)源极、共模反馈第一调节管(M19)源极、共模反馈第二调节管(M20)源极和电源电压(VDD)相连；第一尾电流管(M5)栅极、第二尾电流管(M6)栅极、输出第三尾电流管(M25)栅极、输出第四尾电流管(M26)栅极和第一偏置电压(VB0)相连；第一尾电流管(M5)源极、第二尾电流管(M6)漏极和第十交点(P10)相连；共模反馈第一调节管(M19)栅极、共模反馈第二调节管(M20)栅极和共模反馈电压(VCMFB)相连；第九负载管(M21)栅极、第十负载管(M22)栅极和第三偏置电压(VB2)相连；第九负载管(M21)漏极、输出第一尾电流管(M23)漏极和正向输出端(VOP)相连；输出第二尾电流管(M24)漏极、第十负载管(M22)漏极和反向输出端(VON)相连；输出第一尾电流管(M23)栅极、输出第二尾电流管(M24)栅极和第二偏置电压(VB1)相连；输出第一尾电流管(M23)源极、输出第三尾电流管(M25)漏极和第十二交点(P12)相连；输出第二尾电流管(M24)源极、输出第四尾电流管(M26)漏极和第十三交点(P13)相连；第二尾电流管(M6)源极、输出第三尾电流管(M25)源极、输出第四尾电流管(M26)源极和地(GND)相连；差动输入输出运放模块(1)中的一级运放包括第三输入管(M1)，第四输入管(M4)，第三尾电流管(M7)，第四尾电流管(M8)，第一放大管(M17)，第二放大管(M18)，共模反馈第一调节管(M19)，共模反馈第二调节管(M20)，第九负载管(M21)，第十负载管(M22)，输出第一尾电流管(M23)，输出第二尾电流管(M24)，输出第三尾电流管(M25)，输出第四尾电流管(M26)，所述输入管、放大管、负载管、调节管及电流管的交点有第十一交点(P11)，第十四交点(P14)，第四交点(P4)，第五交点(P5)，第十二交点(P12)，第十三交点(P13)；其中第三输入管(M1)源极、第四输入管(M4)源极、第三尾电流管(M7)漏端和第十四交点(P14)相连；第三输入管(M1)栅极和正向输入端(VIP)、第四输入管(M4)栅极和反向输入端(VIN)相连；第三输入管(M1)漏极、第十负载管(M22)源极、共模反馈第二调节管(M20)漏极、第二放大管(M18)漏极和第五交点(P5)相连；第四输入管(M2)漏极、第九负载管(M21)源极、共模反馈第一调节管(M19)漏极、第一放大管(M17)漏极和第四交点(P4)相连；第三尾电流管(M7)源极、第四尾电流管(M8)漏极和第11交点(P8)相连；第三尾电流管(M7)栅极、第四尾电流管(M8)栅极、输出第三尾电流管(M25)栅极、输出第四尾电流管(M26)栅极和第一偏置电压(VB0)相连；第四尾电流源(M8)源极、输出第三尾电流管(M25)源极、输出第四尾电流管(M26)源极和地(GND)相连；第九负载管(M21)漏极、输出第一尾电流管(M23)漏极和正向输出端(VOP)相连；输出第二尾电流管(M24)漏极、第十负载管(M22)漏极和反向输出端(VON)相连；输出第一尾电流管(M23)栅极、输出第二尾电流管(M24)栅极和第二偏置电压(VB1)相连；输出第一尾电流管(M23)源极、输出第三尾电流管(M25)漏极和第十二交点(P12)相连；输出第二尾电流管(M24)源极、输出第四尾电流管(M26)漏极和第十三交点(P13)相连；电阻开关阵列模块(4)是两个对称的含模拟开关的电阻网络，电阻开关阵列模块(4)有两个输入端，四个输出端，八个数字控制端，依次是正相信号输入端(in1)，反相信号输入端(in2)，第一正相信号输出端(OUT2)，第二正相信号输出端(OUT4)，第一反相信号输出端(OUT1)，第二反相信号输出端(OUT3)，第一数字控制端(ck1)，第二数字控制端(ck2)，第三数字控制端(ck3)，第四数字控制端(ck4)，第五数字控制端(ck5)，第六数字控制端(ck6)，第七数字控制端(ck7)，第八数字控制端(ck8)，两个对称的含模拟开关的电阻衰减网络之一包括第一电阻(R1)，第二电阻(R2)，第三电阻(R3)，第四电阻(R4)，第五电阻(R5)，第六电阻(R6)，第七电阻(R7)，第八电阻(R8)，第一模拟开关(M1)，第二模拟开关(M2)，第三模拟开关(M3)，第四模拟开关(M4)，第五模拟开关(M5)，第六模拟开关(M6)，第七模拟开关(M7)及第八模拟开关(M8)，第一电阻(R1)、第一模拟开关(M1)漏极和第一交点(P1)相连；第二电阻(R2)、第二模拟开关(M2)漏极和第二交点(P2)相连；第三电阻(R3)、第三模拟开关(M3)漏极和第三交点(P3)相连；第四电阻(R4)、第四模拟开关(M4)漏极和第四交点(P4)相连；第五电阻(R5)、第五模拟开关(M5)漏极和第五交点(P5)相连；第六电阻(R6)、第六模拟开关(M6)漏极和第六交点(P6)相连；第七电阻(R7)、第七模拟开关(M7)漏极和第七交点(P7)相连；第八电阻(R8)、第八模拟开关(M8)漏极和第八交点(P8)相连；第一模拟开关(M1)栅极和第一数字控制端(ck1)相连；第二模拟开关(M2)栅极和第二数字控制端(ck2)相连；第三模拟开关(M3)栅极和第三数字控制端(ck3)相连；第四模拟开关(M4)栅极和第四数字控制端(ck4)相连；第五模拟开关(M5)栅极和第五数字控制端(ck5)相连；第六模拟开关(M6)栅极和第六数字控制端(ck6)相连；第七模拟开关(M7)栅极和第七数字控制端(ck7)相连；第八模拟开关(M8)栅极和第八数字控制端(ck8)相连；第一模拟开关(M1)源极、第二模拟开关(M2)源极、第三模拟开关(M3)源极、第四模拟开关(M4)源极、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)和第一正相输出端(OUT2)相连；第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)和正相输入端(in1)相连；第五模拟开关(M5)源极、第六模拟开关(M6)源极、第七模拟开关(M7)源极、第八模拟开关(M8)源极和第二反相输出端(OUT3)相连；两个对称的含模拟开关的电阻网络之二包括第一’电阻(R1’)，第二’电阻(R2’)，第三’电阻(R3’)，第四’电阻(R4’)，第五’电阻(R5’)，第六’电阻(R6’)，第七’电阻(R7’)，第八’电阻(R8’)，第一’模拟开关(M1’)，第二’模拟开关(M2’)，第三’模拟开关(M3’)，第四’模拟开关(M4’)，第五’模拟开关(M5’)，第六’模拟开关(M6’)，第七’模拟开关(M7’)及第八’模拟开关(M8’)，第一’电阻(R1’)、第一’模拟开关(M1’)漏极和第一’交点(P1’)相连；第二’电阻(R2’)、第二’模拟开关(M2’)漏极和第二’交点(P2’)相连；第三’电阻(R3’)、第三’模拟开关(M3’)漏极和第三’交点(P3’)相连；第四’电阻(R4’)、第四’模拟开关(M4’)漏极和第四’交点(P4’)相连；第五’电阻(R5’)、第五’模拟开关(M5’)漏极和第五’交点(P5’)相连；第六’电阻(R6’)、第六’模拟开关(M6’)漏极和第六’交点(P6’)相连；第七’电阻(R7’)、第七’模拟开关(M7’)漏极和第七’交点(P7’)相连；第八’电阻(R8’)、第八’模拟开关(M8’)漏极和第八’交点(P8’)相连；第一’模拟开关(M1’)栅极和第一数字控制端(ck1)相连；第二’模拟开关(M2’)栅极和第二数字控制端(ck2)相连；第三’模拟开关(M3’)栅极和第三数字控制端(ck3)相连；第四’模拟开关(M4’)栅极和第四数字控制端(ck4)相连；第五’模拟开关(M5’)栅极和第五数字控制端(ck5)相连；第六’模拟开关(M6’)栅极和第六数字控制端(ck6)相连；第七’模拟开关(M7’)栅极和第七数字控制端(ck7)相连；第八’模拟开关(M8’)栅极和第八数字控制端(ck8)相连；第一电阻(R1)阻值等于第一’电阻(R1’)阻值，第二电阻(R2)阻值等于第二’电阻(R2’)阻值，第三电阻(R3)阻值等于第三’电阻(R3’)阻值，第四电阻(R4)阻值等于第四’电阻(R4’)阻值，第五电阻(R5)阻值等于第五’电阻(R5’)阻值，第六电阻(R6)阻值等于第六’电阻(R6’)阻值，第七电阻(R7)阻值等于第七’电阻(R7’)阻值，第八电阻(R8)阻值等于第八’电阻(R8’)阻值；第一电阻(R1)，第一’电阻(R1’)，第二电阻(R2)，第二’电阻(R2’)，第三电阻(R3)，第三’电阻(R3’)，第四电阻(R4)，第四’电阻(R4’)是差动输入输出运放模块(1)的输入电阻，第五电阻(R5)，第五’电阻(R5’)，第六电阻(R6)，第六’电阻(R6’)，第七电阻(R7)，第七’电阻(R7’)，第八电阻(R8)，第八’电阻(R8’)是差动输入输出运放模块(1)的输出电阻；第一’模拟开关(M1’)源极、第二’模拟开关(M2’)源极、第三’模拟开关(M3’)源极、第四’模拟开关(M4’)源极、第五’电阻(R5’)、第六’电阻(R6’)、第七’电阻(R7’)、第八’电阻(R8’)和第一反相输出端(OUT1)相连；第一’电阻(R1’)、第二’电阻(R2’)、第三’电阻(R3’)、第四’电阻(R4’)和反相输入端(in2)相连；第五’模拟开关(M5’)源极、第六’模拟开关(M6’)源极、第七’模拟开关(M7’)源极、第八’模拟开关(M8’)源极和第二正相输出端(OUT4)相连；第一模拟开关(M1)、第二模拟开关(M2)、第三模拟开关(M3)、第四模拟开关(M4)、第五模拟开关(M5)、第六模拟开关(M6)、第七模拟开关(M7)、第八模拟开关(M8)的栅极分别与第一’模拟开关(M1’)、第二’模拟开关(M2’)、第三’模拟开关(M3’)、第四’模拟开关(M4’)、第五’模拟开关(M5’)、第六’模拟开关(M6’)、第七’模拟开关(M7’)、第八’模拟开关(M8’)的栅极连接后分别经第一数字控制端(ck1)、第二数字控制端(ck2)、第三数字控制端(ck3)、第四数字控制端(ck4)、第五数字控制端(ck5)、第六数字控制端(ck6)、第七数字控制端(ck7)、第八数字控制端(ck8)分别与第一数字信号输出端(d1)、第二数字信号输出端(d2)、第三数组信号输出端(d3)、第四数字信号输出端(d4)、第五数字信号输出端(d5)、第六数字信号输出端(d6)、第七数字信号输出端(d7)、第八数字信号输出端(d8)连接；电阻开关阵列模块(4)的第一正相输出端(OUT2)和差动输入输出运放模块(1)的正相输入端(VIP)连接；电阻开关阵列模块(4)的第二正相输出端(OUT4)和差动输入输出运放模块(1)的正相输出端(VOP)连接；电阻开关阵列模块(4)的第一反相输出端(OUT1)和第二反相输出端(OUT3)分别和差动输入输出运放模块(1)的反相输入端(VIN)和反相输出端(VON)连接。
全文摘要
本发明公开了一种基于运算放大器的宽带可编程增益放大器，该放大器通过设计两极点一零点运算放大器，通过前馈结构实现的零点补偿次极点，保证了60dB低频增益同时，扩展了运放的带宽，获得了10MHz截止带宽，4.5GHz的增益带宽积。整个可编程增益放大器实现了10MHz带宽，50dB增益可调。本发明使用负反馈结构，性能稳定，其增益取决于反馈电阻与输入电阻之比，线性度较高；可以实现端到端的输入输出，信号动态范围大。
文档编号H03F3/45GK101917171SQ20101025668
公开日2010年12月15日 申请日期2010年8月19日 优先权日2010年8月19日
发明者任旭, 何伟, 张勇, 张润曦, 徐萍, 蒋颖丹, 赖宗声, 马聪, 黄飞 申请人:华东师范大学