专利名称：一种放大器电路的制作方法
技术领域：
本发明涉及一种放大器电路。
背景技术：
众所周知，D类放大器中三角波发生器电路往往需要一个放大器电路配置成跟随 器形式缓冲输出。为了增强D类放大器的噪声抑制性能，通常需要较大的三角波信号幅度； 特别是在大功率D类放大器中，极限情况下三角波信号幅度接近三角波发生器电路的供电 电压，这就要求放大器电路满具备满幅输出的特性。传统的共源输出放大器需要消耗较大的静态电流以保证足够的驱动能力和稳定 性；传统的甲乙类输出放大器需要消耗较大的静态电流，同时需要较复杂的偏置电路以消 除交越失真。因此，现有的放大器电路已越来越不能满足用户的需要。
发明内容
为了克服上述现有技术存在的不足，本发明旨在提供一种放大器电路，以降低静 态功耗，用简单的结构实现满幅输出功能。本发明所述的一种放大器电路，它包括第一至第八MOS器件，第一 MOS器件的源极与外部的第一电源连接，其栅极和漏极相连；第二 MOS器件的源极与外部的第一电源连接，其栅极与所述第一 MOS器件的栅极 相连；第三MOS器件的栅极接收外部的同相输入电压信号，其漏极与所述第一 MOS器件 的漏极相连；第四MOS器件的栅极接收外部的反相输入电压信号，其漏极与所述第二 MOS器件 的漏极相连，其源极与所述第三MOS器件的源极相连；第五MOS器件的栅极接收外部的第一偏置电压信号，其源极与外部的第二电源连 接，其漏极与所述第三MOS器件的源极相连；第六MOS器件的栅极接收外部的第二偏置电压信号，其源极与外部的第二电源连 接，其漏极输出一放大信号；第七MOS器件的栅极与所述第四MOS器件的漏极相连，其漏极与外部的第一电源 连接，其源极与所述第六MOS器件的漏极相连；第八MOS器件的栅极与所述第一 MOS器件的栅极相连，其源极与外部的第一电源 连接，其漏极与所述第七MOS器件的源极相连。在上述的放大器电路中，所述的放大器电路还包括第九至第十三MOS器件，第九MOS器件的栅极接收外部的第三偏置电压信号，其源极与外部的第一电源连 接；第十MOS器件的栅极接收外部的反相输入电压信号，其源极与所述第九MOS器件 的漏极相连，其漏极与所述第四MOS器件的漏极相连；
第十一 MOS器件的栅极接收外部的同相输入电压信号，其源极与所述第九MOS器 件的漏极相连；第十二 MOS器件的源极与外部的第二电源连接，其漏极与所述第十MOS器件的漏 极相连；第十三MOS器件的源极与外部的第二电源连接，其漏极与栅极相连，其漏极同时 还与所述第十一 MOS器件的漏极以及所述第十二 MOS器件的栅极相连。在上述的放大器电路中，所述的第一 MOS器件、第二 MOS器件和第八MOS器件均为 PMOS器件，所述的第三MOS器件、第四MOS器件、第五MOS器件、第六MOS器件和第七MOS器 件均为NMOS器件，所述的外部的第一电源为正电源，所述的外部的第二电源为接地电源。
在上述的放大器电路中，所述的第一 MOS器件、第二 MOS器件和第八MOS器件均为 NMOS器件，所述的第三MOS器件、第四MOS器件、第五MOS器件、第六MOS器件和第七MOS器 件均为PMOS器件，所述的外部的第一电源为接地电源，所述的外部的第二电源为正电源。在上述的放大器电路中，所述的第一 MOS器件、第二 MOS器件、第八MOS器件、第九 MOS器件、第十MOS器件和第十一 MOS器件均为PMOS器件，所述的第三MOS器件、第四MOS 器件、第五MOS器件、第六MOS器件、第七MOS器件、第十二 MOS器件和第十三MOS器件均为 NMOS器件，所述的外部的第一电源为正电源，所述的外部的第二电源为接地电源。在上述的放大器电路中，所述的第一 MOS器件、第二 MOS器件、第八MOS器件、第九 MOS器件、第十MOS器件和第十一 MOS器件均为NMOS器件，所述的第三MOS器件、第四MOS 器件、第五MOS器件、第六MOS器件、第七MOS器件、第十二 MOS器件和第十三MOS器件均为 PMOS器件，所述的外部的第一电源为接地电源，所述的外部的第二电源为正电源，在上述的放大器电路中，所述外部的第一偏置电压信号与所述外部的第二偏置电 压信号为相同电压信号。由于采用了上述的技术解决方案，本发明通过一个乙类输出级实现了放大器低功 耗的特性，同时通过辅助的并联的共栅结构输出级实现了放大器满幅输出的功能。
图1是本发明一种放大器电路的最佳实施例的电路图。
具体实施例方式下面结合附图，对本发明的最佳实施例进行详细说明。如图1所示，本发明，即一种放大器电路，包括第一至第十三MOS器件Ml M13，其 中，第一 MOS器件Ml的源极与外部的第一电源(图中未示)连接，其栅极和漏极相 连；第二 MOS器件M2的源极与外部的第一电源连接，其栅极与第一 MOS器件Ml的栅 极相连；第三MOS器件M3的栅极接收外部的同相输入电压信号Vip，其漏极与第一 MOS器 件Ml的漏极相连；第四MOS器件M4的栅极接收外部的反相输入电压信号Vin，其漏极与第二 MOS器件M2的漏极相连，其源极与第三MOS器件M3的源极相连；第五MOS器件M5的栅极接收外部的第一偏置电压信号Vbl，其源极与外部的第二 电源(图中未示)连接，其漏极与第三MOS器件M3的源极相连；第六MOS器件M6的栅极接收外部的第二偏置电压信号Vb2，其源极与外部的第二 电源连接，其漏极输出一放大信号Vout ；第七MOS器件M7的栅极与第四MOS器件M4的漏极相连，其漏极与外部的第一电 源连接，其源极与第六MOS器件M6的漏极相连；第八MOS器件M8的栅极与第一 MOS器件Ml的栅极相连，其源极与外部的第一电 源连接，其漏极与第七MOS器件M7的源极相连；第九MOS器件M9的栅极接收外部的第三偏置电压信号Vb3，其源极与外部的第一 电源连接；第十MOS器件MlO的栅极接收外部的反相输入电压信号Vin，其源极与第九MOS器 件M9的漏极相连，其漏极与第四MOS器件M4的漏极相连；第十一 MOS器件Ml 1的栅极接收外部的同相输入电压信号Vip，其源极与第九MOS 器件M9的漏极相连；第十二 MOS器件M12的源极与外部的第二电源连接，其漏极与第十MOS器件MlO 的漏极相连；第十三MOS器件M13的源极与外部的第二电源连接，其漏极与栅极相连，其漏极同 时还与第十一 MOS器件Mll的漏极以及第十二 MOS器件M12的栅极相连。在本实施例的放大器电路中，第一 MOS器件Ml、第二 MOS器件M2、第八MOS器件M8、 第九MOS器件M9、第十MOS器件MlO和第i^一 MOS器件Mll均为PMOS器件；第三MOS器件 M3、第四MOS器件M4、第五MOS器件M5、第六MOS器件M6、第七MOS器件M7、第十二 MOS器 件M12和第十三MOS器件M13均为NMOS器件；外部的第一电源为正电源，外部的第二电源 为接地电源；外部的第一偏置电压Vbl与外部的第二偏置电压Vb2可以为相同电压信号。本发明的工作原理如下第一至第五MOS器件Ml M5构成典型的放大器输入级，第六MOS器件M6提供输 出级偏置电流，第七MOS器件M7构成跟随器输出级；跟随器输出级可以驱动较大负载，但 并不需要大的偏置电流，因此实现了低功耗的特性。另外，跟随器输出级并不引入额外的极 点，从而容易保证电路的稳定性。当放大器电路输出的放大信号Vout增加，并接近第一电源的电压时，第七MOS器 件M7截止，此时第五MOS器件M5上大部分偏置电流流过第一 MOS器件M1，第一 MOS器件 Ml上电流镜像到第八MOS器件M8上输出，使得放大器仍然可以正常放大。当放大器电路输出的放大信号Vout降低，并显著低于第一电源的电压时，第七 MOS器件M7饱和，此时第八MOS器件M8同第六MOS器件M6 —起为跟随器输出级提供偏置 电流，第八MOS器件M8几乎不会影响放大器正常放大。当同相输入电压信号Vip和反相输入电压信号Vin降低，并接近第二电源的电压 即接地电压时，第三MOS器件M3和第四MOS器件M4截止，此时第九至第十三MOS器件M9 M13构成另一组典型的放大器输入级，与第一至第五MOS器件Ml M5构成的放大器输入级 组成互补输入，维持放大器的正常放大。
在本发明中，可以通过设定第三偏置电压信号Vb3，使得第九MOS器件M9上流过的 电流显著小于第五MOS器件M5上流过的电流。当同相输入电压信号Vip和反相输入电压 信号Vin升高，并明显高于第二电源的电压即接地电压时，第三MOS器件M3和第四MOS器 件M4饱和，此时第九至第十三MOS器件M9 M13构成的放大器输入级输出较弱，不会影响 放大器正常放大。另外，在本发明中，第一偏置电压信号Vbl和第二偏置电压信号Vb2可以是同一电 压信号，从而可以简化偏置电路结构。以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上 述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本 发明将以所附权利要求书界定的范围作为本发明的保护范围。
权利要求
一种放大器电路，其特征在于，所述放大器电路包括第一至第八MOS器件，第一MOS器件的源极与外部的第一电源连接，其栅极和漏极相连；第二MOS器件的源极与外部的第一电源连接，其栅极与所述第一MOS器件的栅极相连；第三MOS器件的栅极接收外部的同相输入电压信号，其漏极与所述第一MOS器件的漏极相连；第四MOS器件的栅极接收外部的反相输入电压信号，其漏极与所述第二MOS器件的漏极相连，其源极与所述第三MOS器件的源极相连；第五MOS器件的栅极接收外部的第一偏置电压信号，其源极与外部的第二电源连接，其漏极与所述第三MOS器件的源极相连；第六MOS器件的栅极接收外部的第二偏置电压信号，其源极与外部的第二电源连接，其漏极输出一放大信号；第七MOS器件的栅极与所述第四MOS器件的漏极相连，其漏极与外部的第一电源连接，其源极与所述第六MOS器件的漏极相连；第八MOS器件的栅极与所述第一MOS器件的栅极相连，其源极与外部的第一电源连接，其漏极与所述第七MOS器件的源极相连。
2.根据权利要求1所述的放大器电路，其特征在于，所述的放大器电路还包括第九至 第十三MOS器件，第九MOS器件的栅极接收外部的第三偏置电压信号，其源极与外部的第一电源连接； 第十MOS器件的栅极接收外部的反相输入电压信号，其源极与所述第九MOS器件的漏 极相连，其漏极与所述第四MOS器件的漏极相连；第十一 MOS器件的栅极接收外部的同相输入电压信号，其源极与所述第九MOS器件的 漏极相连；第十二 MOS器件的源极与外部的第二电源连接，其漏极与所述第十MOS器件的漏极相连；第十三MOS器件的源极与外部的第二电源连接，其漏极与栅极相连，其漏极同时还与 所述第十一 MOS器件的漏极以及所述第十二 MOS器件的栅极相连。
3.根据权利要求1所述的放大器电路，其特征在于，所述的第一MOS器件、第二 MOS器 件和第八MOS器件均为PMOS器件，所述的第三MOS器件、第四MOS器件、第五MOS器件、第 六MOS器件和第七MOS器件均为NMOS器件，所述的外部的第一电源为正电源，所述的外部 的第二电源为接地电源。
4.根据权利要求1所述的放大器电路，其特征在于，所述的第一MOS器件、第二 MOS器 件和第八MOS器件均为NMOS器件，所述的第三MOS器件、第四MOS器件、第五MOS器件、第 六MOS器件和第七MOS器件均为PMOS器件，所述的外部的第一电源为接地电源，所述的外 部的第二电源为正电源。
5.根据权利要求2所述的放大器电路，其特征在于，所述的第一MOS器件、第二 MOS器 件、第八MOS器件、第九MOS器件、第十MOS器件和第i^一 MOS器件均为PMOS器件，所述的 第三MOS器件、第四MOS器件、第五MOS器件、第六MOS器件、第七MOS器件、第十二 MOS器 件和第十三MOS器件均为NMOS器件，所述的外部的第一电源为正电源，所述的外部的第二电源为接地电源。
6.根据权利要求2所述的放大器电路，其特征在于，所述的第一MOS器件、第二 MOS器 件、第八MOS器件、第九MOS器件、第十MOS器件和第i^一 MOS器件均为NMOS器件，所述的 第三MOS器件、第四MOS器件、第五MOS器件、第六MOS器件、第七MOS器件、第十二 MOS器 件和第十三MOS器件均为PMOS器件，所述的外部的第一电源为接地电源，所述的外部的第 二电源为正电源。
7.根据权利要求1所述的放大器电路，其特征在于，所述外部的第一偏置电压信号与 所述外部的第二偏置电压信号为相同电压信号。
全文摘要
本发明涉及一种放大器电路，它包括第一至第八MOS器件，第一MOS器件的源极与外部的第一电源连接，其栅极和漏极相连；第二MOS器件的源极与外部的第一电源连接，其栅极与所述第一MOS器件的栅极相连；第三MOS器件的栅极接收外部的同相输入电压信号，其漏极与所述第一MOS器件的漏极相连；第四MOS器件的栅极接收外部的反相输入电压信号，其漏极与所述第二MOS器件的漏极相连，其源极与所述第三MOS器件的源极相连。本发明通过一个乙类输出级实现了放大器低功耗的特性，同时通过辅助的并联的共栅结构输出级实现了放大器满幅输出的功能。
文档编号H03F1/02GK101951227SQ201010299220
公开日2011年1月19日 申请日期2010年9月30日 优先权日2010年9月30日
发明者李淼 申请人:上海贝岭股份有限公司