专利名称：电流控制型振荡器的制作方法
技术领域：
本发明涉及一种模拟或射频集成电路结构，特别是涉及一种振荡器(osci 1 lator) 电路。
背景技术：
振荡器是一种将直流电能转换为具有一定频率的交流电能的电路。一般要求振荡器有比较大的频率可调范围、高稳定性、低功耗、高转换速率以及高集成度。根据控制频率的方法不同，振荡器分为电压控制型(VCO)和电流控制型(ICO)两类。电压控制型振荡器的应用较为广泛，这种振荡器结构虽然能实现高频的目的，但是也有噪声大、功耗高等缺点。电流控制型振荡器一般采用线性跨导(transconductance)电路， 频率与偏置电流成线性变化，这种振荡器结构的主要优点是功耗非常低，但是频率变化范围较小，大概在3 5个数量级。
发明内容
本发明所要解决的技术问题是提供一种电流控制型振荡器，同时具有功耗低、转换速度快、频率变化范围大等优点。为解决上述技术问题，本发明电流控制型振荡器包括五个增益级(Gain Stage)电路和一个缓冲器；每个增益级电路都包括一个差分输入、差分输出的运放、连接在所述运放差分输出端之间的一个电阻、连接在所述运放差分输出端之间的一个电容；五个增益级电路中的运放分别称为第一运放至第五运放；所述缓冲器包括一个差分输入、单端输出的第六运放；直流电压的正、负极分别连接第一运放的差分输入，第一运放的差分输出反相连接第二运放的差分输入，第二运放的差分输出反相连接第三运放的差分输入，第三运放的差分输出反相连接第四运放的差分输入，第四运放的差分输出反相连接第五运放的差分输入，第五运放的差分输出反相连接第六运放的差分输入，第五运放的差分输出同时反相连接第一运放的差分输入，第六运放的输出端输出交流电压。本发明电流控制型振荡器能够实现低功耗、高频率以及比较大的频率转换范围的目的。同时采用锗硅工艺的BiCMOS工艺以及NPN型晶体管可以达到更快的转换速率。
图1是本发明所述电流控制型振荡器的电路示意图；图2是本发明所述振荡器中增益级电路的电路示意图；图3是本发明所述振荡器中缓冲器的电路示意图。图中附图标记说明10、20、30、40、50分别为第一增益级电路至第五增益级电路；60为缓冲器；Al A6分别为第一运放至第六运放；Rl R25分别为第一电阻至第二十五电阻；Cl C7分别为第一电容至第七电容；Ql QM分别为第一晶体管至第二十四晶体管。
具体实施例方式请参阅图1，本发明电流控制型振荡器的电路包括五个增益级电路10、20、30、40、 50和一个缓冲器60。每个增益级电路的内部结构相同，以第一增益级电路10为例加以说明。第一增益级电路10包括一个差分输入、差分输出的第一运放Al、连接在第一运放Al的差分输出端之间的第一电阻R1、连接在第一运放Al的差分输出端之间的第一电容Cl。第一增益级电路10的两个输入端就是第一运放Al的差分输入，第一增益级电路10的两个输出端就是第一运放Al的差分输出。缓冲器60包括一个差分输入、单端输出的第六运放A6。 缓冲器60的两个输入端就是第六运放A6的差分输入，缓冲期60的一个输出端就是第六运放A6的单端输出。所述电流控制型振荡器中，直流电压的正极、负极分别连接第一增益级电路10的差分输入，第一增益级电路10的差分输出反相连接第二增益级电路20的差分输入，第二增益级电路20的差分输出反相连接第三增益级电路30的差分输入，第三增益级电路30的差分输出反相连接第四增益级电路40的差分输入，第四增益级电路40的差分输出反相连接第五增益级电路50的差分输入，第五增益级电路50的差分输出反相连接缓冲器60的差分输入，第五增益级电路50的差分输出同时反相连接第一增益级电路10的差分输入，缓冲器 60的输出端输出交流电压。所述“反相连接”是指一个运放的正、负输出端分别连接另一个运放的负、正输入端。每个增益级电路的增益相同，以第一增益级电路10为例说明。第一增益级电路10 的增益为
权利要求
1.一种电流控制型振荡器，其特征是，所述振荡器包括五个增益级电路和一个缓冲器； 五个增益级电路分别称为第一增益级电路至第五增益级电路；每个增益级电路都包括一个差分输入、差分输出的运放、连接在所述运放差分输出端之间的一个电阻、连接在所述运放差分输出端之间的一个电容；五个增益级电路中的运放分别称为第一运放至第五运放；所述缓冲器包括一个差分输入、单端输出的第六运放；直流电压的正、负极分别连接第一运放的差分输入，第一运放的差分输出反相连接第二运放的差分输入，第二运放的差分输出反相连接第三运放的差分输入，第三运放的差分输出反相连接第四运放的差分输入，第四运放的差分输出反相连接第五运放的差分输入， 第五运放的差分输出反相连接第六运放的差分输入，第五运放的差分输出同时反相连接第一运放的差分输入，第六运放的输出端输出交流电压。
2.根据权利要求1所述的电流控制型振荡器，其特征是，所述第一增益级电路包括十个双极型晶体管和四个电阻，其中第一晶体管的基极作为正输入端，集电极通过第六电阻接地，发射极通过第九电阻接地；第二晶体管的基极作为负输入端，集电极通过第八电阻接地，发射极通过第九电阻接地；第三晶体管的发射极连接第一晶体管的集电极，基极和集电极都连接第十晶体管的基极；第四晶体管的发射极连接第三晶体管的集电极，基极和集电极都连接第九晶体管的集电极；第五晶体管的发射极连接第二晶体管的集电极，基极和集电极都连接第九晶体管的基极；第六晶体管的发射极连接第五晶体管的集电极，基极和集电极都连接第九晶体管的集电极；第七晶体管的发射极通过第七电阻接地，基极连接第一晶体管的集电极，集电极作为正输出端；第八晶体管的发射极连接第七晶体管的发射极，基极连接第二晶体管的集电极，集电极作为负输出端；第九晶体管的发射极连接第七晶体管的集电极，基极连接第五晶体管的基极，集电极连接第四晶体管的集电极；第十晶体管的发射极连接第八晶体管的集电极，基极连接第三晶体管的基极，集电极连接第六晶体管的集电极。
3.根据权利要求2所述的电流控制型振荡器，其特征是，所述第二增益级电路、第三增益级电路、第四增益级电路、第五增益级电路与第一增益级电路的结构相同。
4.根据权利要求1所述的电流控制型振荡器，其特征是，所述缓冲器包括十四个双极型晶体管、十六个电阻和两个电容，其中第十一晶体管的基极和集电极都通过第十电阻接工作电压，发射极接第十二晶体管的集电极；第十二晶体管的基极和集电极都接第十一晶体管的发射极，发射极接第十三晶体管的集电极；第十三晶体管的基极和集电极都接第十二晶体管的发射极，发射极接第十四晶体管的集电极；第十四晶体管的基极和集电极都接第十三晶体管的发射极，发射极接第十五晶体管的集电极；第十五晶体管的基极和集电极都接第十四晶体管的发射极，发射极通过第十一电阻接地；第十六晶体管的基极通过第十二电阻接工作电压，该基极同时作为正输入端，该基极同时通过第十三电阻接地，集电极通过第十四电阻接工作电压，发射极通过第十五电阻接第十八晶体管的集电极；第十七晶体管的集电极通过第十七电阻接工作电压，基极通过第二十电阻接工作电压，该基极同时作为负输入端，该基极同时通过第二十一电阻接地，发射极通过第十八电阻接第十九晶体管的集电极；第六电容连接在第十六晶体管的发射极和第十七晶体管的发射极之间； 第十八晶体管的集电极通过第十五电阻接第十六晶体管的发射极，基极接第十四晶体管的发射极，发射极通过第十六电阻接地；第十九晶体管的集电极通过第十八电阻接第十七晶体管的发射极，基极接第十四晶体管的发射极，发射极通过第十九电阻接地；第七电容连接在第十八晶体管的集电极和第十九晶体管的集电极之间； 第二十晶体管的集电极通过第二十二电阻接工作电压，基极接第十七晶体管的集电极，发射极接第二十二晶体管的集电极；第二十一晶体管的集电极通过第二十三电阻接工作电压，基极接第十六晶体管的集电极，发射极接第二十二晶体管的集电极；第二十二晶体管的集电极接第二十晶体管的发射极，基极接第十四晶体管的发射极， 发射极通过第二十四电阻接地；第二十三晶体管的集电极接工作电压，基极接第二十一晶体管的集电极，发射极作为输出端；第二十四晶体管的集电极接第二十三晶体管的发射极，基极接第十四晶体管的发射极，发射极通过第二十五电阻接地。
5.根据权利要求2、3或4所述的电流控制型振荡器，其特征是，所有晶体管均为采用锗硅BiCMOS工艺制造的NPN型双极晶体管。
全文摘要
本发明公开了一种电流控制型振荡器，包括五个增益级电路和一个缓冲器。每个增益级电路都包括一个差分输入、差分输出的运放、连接在所述运放差分输出端之间的一个电阻、连接在所述运放差分输出端之间的一个电容；五个增益级电路中的运放分别称为第一运放至第五运放。所述缓冲器包括一个差分输入、单端输出的第六运放。六个运放的输入输出之间均为反相级联，第五运放的差分输出同时反相连接第一运放的差分输入。本发明电流控制型振荡器能够实现低功耗、高频率以及比较大的频率转换范围的目的。同时采用锗硅工艺的BiCMOS工艺以及NPN型晶体管可以达到更快的转换速率。
文档编号H03B5/20GK102468804SQ201010550658
公开日2012年5月23日 申请日期2010年11月19日 优先权日2010年11月19日
发明者彭敏, 朱红卫 申请人:上海华虹Nec电子有限公司