专利名称：基线漂移校正系统及方法
技术领域：
本发明涉及一种基线漂移(baseline wander)校正，特别是涉及一种通讯接收器的基线漂移校正系统及方法。
背景技术：
以太网络为一种广泛使用的计算机网络技术，可用以建构局域网络。例如，快速以太网络或100BASE-TX的传送速率可达每秒100兆位。在传送端，数据在传送之前会通过一变压器。在接收端，数据在被接收器接收之前还会经过另一变压器。然而，变压器本身形同高通滤波器，其会衰减或阻隔传送信号的直流成份，因而产生基线漂移效应。接收端的信号波形的基线会受到基线漂移效应的影响，特别是对于一长串的正或负封包。有一些传统方法可用以克服基线漂移效应。方法之一是使用模拟至数字转换器 (ADC)，将接收的模拟信号转换为数字信号。接着，使用基线漂移校正机制以同时对接收信号进行模拟域及数字域的校正。然而，由于模拟至数字转换器本身具时间延迟(latency)， 特别是管线(pipeline)式模拟至数字转换器。因此，通常会使用延迟线或电路以保持 (hold)模拟信号，这将造成整体电路面积的增大及消耗功率的增加。鉴于传统基线漂移校正系统不具有成本效益，因此亟需提出一种新颖的基线漂移校正机制，用以降低芯片面积及其消耗功率。
发明内容
鉴于上述，本发明实施例的目的之一在于提出一种基线漂移校正系统及方法，其具有简化架构、较小芯片面积及较小的功率消耗。根据本发明实施例，基线漂移(BLW)校正系统包括模拟至数字转换器(ADC)、切片器(slicer)、基线漂移(BLW)校正单元及校正控制器。模拟至数字转换器(ADC)将模拟输入转换为数字输出。切片器将数字输出映射至多个默认值的其中之一。基线漂移(BLW)校正单元根据切片器的输入与输出的差值，产生基线漂移(BLW)校正值。校正控制器根据BLW 校正值以产生细校正值及粗校正值。其中，细校正值用以校正模拟至数字转换器的数字输出，且粗校正值用以校正模拟至数字转换器的模拟输入。
图1的方块图显示本发明实施例的通讯接收器的基线漂移校正系统。图2例示BLW校正值、细校正值及粗校正值。图3A的流程图显示细校正值和粗校正值的产生方法。图;3B例示根据图3A流程所产生的数值。图4A显示图3A中调整细/粗校正值的步骤的详细流程图。图4B例示(截断后)BLW校正值的幅度M、细校正值F及粗校正值C的关系。主要元件符号说明
8加法器9切片器10基线漂移(BLW)校正单元11粗/细校正控制器12模拟至数字转换器(ADC)13加法器14模拟增益/偏移(gain/offset)电路15数字增益电路16均衡器30-36步骤41-58步骤DOF细交换区AOF粗交换区AOFM粗校正值的幅度OFFSBLW校正值的交换区S符号位M(BLW校正值的)截断后幅度F细校正值C粗校正值ASTEP最小粗校正步距
具体实施例方式图1的方块图显示本发明实施例的通讯接收器的基线漂移校正系统。基线漂移校正系统可适用于以太网络接收器，但不限定于此。在本实施例中，基线漂移(BLW)校正单元10根据切片器(slicer)9的输入及输出差值以产生BLW校正值，其中该差值可由加法器8得到。BLW校正单元10可由传统技术来实施，例如低通滤波器。一般来说，切片器为一种可将输入映射至多个默认值之一的装置。根据本实施例的特征之一，粗/细校正控制器11从BLW校正单元10接收BLW校正值。根据该BLW校正值，粗/细校正控制器11可产生细校正值及粗校正值，其中细校正值包括BLW校正值中的多个较低有效位(LSB)，而粗校正值则包括BLW校正值中的多个较高有效位(MSB)。细校正值与粗校正值之间具有位间重叠或称为交换(swap)。该交换区的宽度可以为二位宽度，但不限定于此。图2例示BLW校正值、细校正值及粗校正值。在此图式中，数字“1”代表2—1位，数字“2”代表2_2位，以此类推。细校正值中的细交换区标示为 D0F，而粗校正值中的粗交换区则标示为A0F。细校正值用以校正模拟至数字转换器(ADC) 12的数字输出，其可经由位于模拟至数字转换器12之后的加法器13以进行校正。另一方面，粗校正值用以校正模拟至数字转换器12的模拟输入，其可经由位于模拟至数字转换器12之前的模拟增益/偏移(gain/ offset)电路14以进行校正。图1的BLW校正系统的操作原理如下。首先，使用具零值DOF的细校正值以进行数字方式的细校正，此时的粗校正值为零。一旦细交换区DOF的值变为非零(例如01)时， 则将非零DOF复制到粗交换区A0F，据以进行模拟方式的粗校正。由于模拟至数字转换器 12 一般具有时间延迟，特别是管线式模拟至数字转换器，因此非零AOF要一直等到延迟时间过后才会产生效果。届时，必须以相当于非零AOF的值来降低细交换区DOF的值(例如从01降低为00)，以避免过度校正。换句话说，当延迟时间过后，细交换区DOF必须予以回复，使得细校正值及粗校正值之和大致等于BLW校正值。根据上述BLW校正原理，模拟增益/偏移电路14即不需经常地调整。换句话说， 模拟增益/偏移电路14的切换频率可较传统BLW校正系统来得低。因此，可有效降低消耗功率。再者，模拟增益/偏移电路14的电路设计复杂度及电路面积也能有效降低。图1所示的BLW校正系统还可包括数字增益电路15，其接收加法器13的校正数字输出。值得注意的是，加法器13和数字增益电路15的配置顺序可以互相交换。此外，位于加法器13或数字增益电路15之后的均衡器16可进行加法器13或数字增益电路15的输出的均衡化。均衡器16的输出则馈送至切片器9。图3A的流程图显示细校正值和粗校正值的产生方法，而图3B例示根据图3A流程所产生的数值。在步骤30，自BLW校正单元10接收BLW校正值。该BLW校正值在步骤31 转换为符号/幅度(sign/magnitude)格式，如图所示。经转换的BLW校正值宽度为11 位，其第一位为符号位S，其中数字“1”代表2—1位，数字“2”代表2_2位，以此类推，且该BLW 校正值被归一化(normalize)至数值“1”。接着，在步骤32，将转换后BLW校正值的一个或多个较低有效位(LSB)予以截断 (truncate)，使得截断后幅度M的位宽度较模拟至数字转换器(ADC)的幅度位宽度多一个位。例如，如图3B所例示，ADC输出具有七个幅度位，而BLW校正值的截断后幅度则具有八个位。在步骤33，获得BLW校正值的最大变化量。在此例子中，最大变化量< 2Λ其中m =7。假设模拟至数字转换器(ADC) 12的延迟时间LT为6，则符合不等式2n > LT的整数η 为3。接下来，在步骤34，根据最小粗校正步距ASTEP以决定细/粗交换区D0F/A0F，其中，ASTEP可依据下式得到ASTEP = 2_m · 2n = 2_4。对于图所示的例子，细/粗交换区 D0F/A0F为2位宽，亦即2_3-2_4(或位3-4)。因此，细校正值由位3-8组成，亦即2_3-2_8，其中，细交换区DOF由位3-4组成，亦即2_3-2_4。粗校正值由位1-4组成，亦即广力―4，其中， 粗交换区AOF由位3-4组成，亦即2_3-2_4。在图:3B中，比粗交换区AOF更高的有效位标记为AOFM，BLff校正值的截断后幅度M的交换区则标记为0FFS。在步骤35，根据BLW校正值的截断后幅度M、最小粗校正步距ASTEP及延迟时间 LT，对细校正值及粗校正值进行适应性(adaptively)调整。步骤35将于以下内容配合图 4A及图4B作进一步说明。在将调整后细/粗校正值分别馈送至加法器13及模拟增益/偏移电路14以进行数字/模拟校正之前，该调整后细/粗校正值被转换回2的补码格式，以适用于模拟至数字转换器(ADC) 12 (步骤36)。图4A显示图3A的步骤35 (亦即调整细/粗校正值)的详细流程图，而图4B则例示(截断后)BLff校正值的幅度M、细校正值F及粗校正值C的关系。
在步骤41，当M < 2 -ASTEP时，仅调整细校正值F，其中M为BLW校正值的截断后幅度，且ASTEP为最小粗校正步距。如图4B所示，在时间χ之前，调整后细校正值F会追随幅度M。当M > = 2 · ASTEP时，在步骤42，调整细校正值F，将粗校正值C增值 (increment)，且启动延迟时间(LT)计时器。在延迟时间计时器计时完成之前(例如图4B 的时间x+LT之前)，仅有细校正值F对于BLW校正产生效果，而粗校正值C则尚未产生效^ ο当延迟时间计时器计时完成时(例如图4B的时间x+LT)(步骤43)，粗校正值C开始产生效果，因此，必须将细交换区DOF予以减值(decrement)(步骤44)，如图4B所示。细校正值F及延迟时间之后的粗校正值C之和大致等于BLW校正值的幅度M，可表示为M(n) =F(η) +C(n-LT)，其中η代表时间。接着，在步骤45，当幅度的变化量ΔΜ< 1 · ASTEP时，仅调整细校正值F。当ΔΜ >=1 *ASTEP(步骤46)且无饱和(saturation)情形(亦即，粗校正值C没有溢位)时(步骤47)，则增加细校正值F、将粗校正值C予以增值且启动延迟时间计时器(步骤48)。当延迟时间计时器计时完成时(步骤49)，粗校正值C会发生效果，因此必须将细交换区DOF予以减值(步骤50)。另一方面，如果粗校正值C饱和，则不改变C值和F值(步骤51)。类似的情形，在步骤52，当ΔΜ<-1 *ASTEP且粗校正值为非零时(步骤53)，则减少细校正值F、将粗校正值C予以减值且启动延迟时间计时器(步骤M)。当延迟时间计时器计时完成时(步骤阳)，粗校正值C会发生效果，因此必须将细交换区DOF予以减值(步骤 56)。另一方面，当粗校正值C为零(步骤53)且细交换区DOF为非零(步骤57)时，则将细交换区DOF予以减值(步骤58)。否则，当粗校正值C (步骤53)及细交换区DOF (步骤 57)皆为零时(亦即，M< 1 · ASTEP)，则流程返回至开始的步骤41。根据上述实施例，使用细校正值及粗校正值得以有效地校正BLW效应。如前所述， 模拟增益/偏移电路14不需经常地调整，因此其切换频率可较传统BLW校正系统来得低。 再者，本发明实施例省略传统管线式模拟至数字转换器中，为了补偿其延迟时间所需的庞大延迟线或电路。以上所述仅为本发明的优选实施例而已，并非用以限定本发明的保护范围；凡其它未脱离发明所揭示的精神下所完成的等效修改或变型，均应包括在权利要求的范围内。
权利要求
1.一种基线漂移校正系统，包括模拟至数字转换器，用以将模拟输入转换为数字输出； 切片器，用以将所述数字输出映射至多个默认值的其中之一； 基线漂移校正单元，根据所述切片器的输入与输出的差值，产生基线漂移校正值；及校正控制器，根据所述基线漂移校正值产生细校正值及粗校正值； 其中所述细校正值用以校正所述模拟至数字转换器的数字输出，且所述粗校正值用以校正所述模拟至数字转换器的模拟输入。
2.如权利要求1所述的基线漂移校正系统，其中上述细校正值包括所述基线漂移校正值的多个较低有效位；所述粗校正值包括所述基线漂移校正值的多个较高有效位；所述细校正值与所述粗校正值之间具有位间的交换区，其对应至所述细校正值的细交换区，及对应至所述粗校正值的粗交换区。
3.如权利要求2所述的基线漂移校正系统，当上述模拟至数字转换器的延迟时间过后，则调整所述细交换区，使得所述细校正区与所述粗校正区之和等于所述基线漂移校正值。
4.如权利要求1所述的基线漂移校正系统，还包括加法器，用以将所述模拟至数字转换器的数字输出加至所述细校正值。
5.如权利要求1所述的基线漂移校正系统，还包括模拟增益/偏移电路，位于所述模拟至数字转换器之前，根据所述粗校正值，以调整所述模拟输入的增益或偏移。
6.如权利要求4所述的基线漂移校正系统，还包括数字增益电路，位于所述加法器之后。
7.如权利要求6所述的基线漂移校正系统，还包括均衡器，位于所述数字增益电路之后，但位于所述切片器之前。
8.一种基线漂移校正方法，包括执行模拟至数字转换，用以将模拟输入转换为数字输出； 接收基线漂移校正值；及根据所述基线漂移校正值产生细校正值及粗校正值；其中所述细校正值用以校正所述数字输出，且所述粗校正值用以校正所述模拟输入。
9.如权利要求8所述的基线漂移校正方法，其中上述基线漂移校正值根据切片器的输入与输出的差值来产生。
10.如权利要求8所述的基线漂移校正方法，其中上述细校正值包括所述基线漂移校正值的多个较低有效位；所述粗校正值包括所述基线漂移校正值的多个较高有效位；所述细校正值与所述粗校正值之间具有位间的交换区，其对应至所述细校正值的细交换区，及对应至所述粗校正值的粗交换区。
11.如权利要求10所述的基线漂移校正方法，当上述模拟至数字转换的延迟时间过后，则调整所述细交换区，使得所述细校正区与所述粗校正区之和等于所述基线漂移校正值。
12.如权利要求8所述的基线漂移校正方法，还包括将所述数字输出加至所述细校正值。
13.如权利要求8所述的基线漂移校正方法，还包括根据所述粗校正值，以调整所述模拟输入的增益或偏移。
14.如权利要求12所述的基线漂移校正方法，还包括调整所述数字输出与所述细校正值之和的增益。
15.如权利要求8所述的基线漂移校正方法，其中上述产生所述细校正值及所述粗校正值的步骤包括转换所述基线漂移校正值成为符号/幅度格式；截断所述转换后基线漂移校正值的一个或多个较低有效位，使得所述截断后幅度的位宽度较所述模拟至数字转换的数字输出多一个位； 得到所述基线漂移校正值的最大变化量； 根据最小粗校正步距，以决定所述细/粗交换区；及根据所述基线漂移校正值的截断后幅度、所述最小粗校正步距及所述模拟至数字转换的延迟时间，调适地调整所述细校正值及所述粗校正值。
16.如权利要求15所述的基线漂移校正方法，还包括将所述调整后细/粗校正值转换回2的补码格式。
全文摘要
本发明公开了一种基线漂移(BLW)校正系统及方法。模拟至数字转换器(ADC)将模拟输入转换为数字输出，且切片器(slicer)将数字输出映射至多个默认值的其中之一。基线漂移(BLW)校正单元根据切片器的输入与输出的差值，产生基线漂移(BLW)校正值。校正控制器根据BLW校正值以产生细校正值及粗校正值。其中，细校正值用以校正模拟至数字转换器的数字输出，且粗校正值用以校正模拟至数字转换器的模拟输入。
文档编号H03M1/10GK102480292SQ20101056263
公开日2012年5月30日 申请日期2010年11月25日 优先权日2010年11月25日
发明者林志冯 申请人:承景科技股份有限公司