专利名称：基于时钟边沿调整的新型d类功率放大器的制作方法
技术领域：
本实用新型涉及电子技术，特别涉及集成电路技术。
背景技术：
D类功率放大器也称PWM放大器，可用于放大音频信号。D类功率放大器通常包含 积分器和比较器，积分器的输出与振荡器输出的锯齿波或三角波比较，输出PWM波。传统的 D类功率放大器由于含有比较器和输出锯齿波或三角波的振荡器，电路复杂且受噪声干扰 严重。当积分器的输出信号斜率变化时，PWM波输出可能会在一个周期输出两个脉冲，产生 调制错误。
实用新型内容本实用新型所要解决的技术问题是，提供一种新的D类放大器，具有较强的抗干 扰性。本实用新型解决所述技术问题采用的技术方案是，基于时钟边沿调整的新型D类 功率放大器，包括积分器、PWM电路和输出级，积分器的输入端接系统输入端，输出端接PWM 电路的控制端，PWM电路的输入端接时钟信号，PWM电路的输出端通过输出级反馈到积分器 的输入端。本实用新型的有益效果是，结构简单，适合大规模数字集成，不需要内部振荡器产 生锯齿波或三角波，抗干扰能力强。
以下结合附图和具体实施方式
对本实用新型作进一步的说明。
图1是现有技术的电路图。图2是本实用新型的电路图。图3是本实用新型的PWM电路图。
具体实施方式
现有技术如图1，电路由积分器、比较器2和输出级3构成。积分器由放大器1和 电容8构成。电容8连接放大器1的输出端和反向输入端。放大器1的反向输入端就是积 分器的输入端，输出端就是积分器的输出端。积分器通过一个电阻16接到系统的输入端 INPUT。比较器2的反向输入端直接接到放大器1的输出端，正向输入端连接振荡器17的 输出端。输出级3的输入连接比较器2的输出端，输出端为系统的输出端OUTPUT。系统的 输出端连接到滤波器4，滤波器输出连接到负载5。负载5通常为扬声器。一个电阻9连接 系统的输出端OUTPUT和放大器1的反向输入端。OUTPUT输出信号的占空比和比较器2的反向输入端的电压成比例。当系统输入端 INPUT输入一个电压Vin，系统输出一个占空比稳定的输出信号。这暗示比较器2的反向输入端的电压稳定，积分器的输入电流为零，即 系统输出可以表示为 其中V。ut为系统的等效输出电压，Vin为系统的输出电压，Rf为反馈电阻9的电阻 值，Rin为输入电阻16的电阻值。本实用新型的结构如图2，电路由放大器1、PWM电路6和输出级3构成。放大器1 的输入为系统的输入INPUT，输出接PWM电路6的控制端CTR。输出级3的输入连接PWM电 路6的输出端，输出端为系统的输出端OUTPUT。系统的输出端连接到滤波器4，滤波器输出 连接到负载5。负载5通常为扬声器。系统输出端OUTPUT与积分器之间有一个反馈支路。 例如，电阻9连接系统的输出端OUTPUT和放大器1的反向输入端。放大器电路在放大器1 的反向输入端与系统输入之间插入一个输入电阻16。放大器电路在放大器1的反向输入 端与输出端之间插入一个电容8，放大器1和电容8构成积分器。积分器的输入为放大器1 的反向输入端，输出端为放大器1的输出端，PWM电路6的输入端外接方波信号(CLK)。图3为PWM电路的一种具体实现。P丽电路6由电压控制边沿延迟电路69和反 向器构成。PMOS管61、62和匪OS管63、64构成电压控制边沿延迟电路69。PMOS管61、62 和匪OS管63、64依次串联于电源和地之间。PMOS管61和匪OS管64的栅极接电压控制端 CTR,PMOS管62和NMOS管63的栅极接输入端IN。PMOS管62和NMOS管63的连接点为电 压控制边沿延迟电路69的输出端。电压控制边沿延迟电路69的输出接反相器的输入，反 相器的输出为PWM电路6的输出。PWM电路6可以有1个或多个图3所示电路级联。PWM电路6输入占空比为0. 5的方波，当控制电压CTR升高，PMOS管61的电阻增 加，NMOS管64的电阻减小，电压控制边沿延迟电路69的输出上升速度变慢，下降速度增加。 经过反相器后的方波占空比增加。当控制电压降低，输出方波的占空比减小。当系统输入端INPUT输入一个电压Vin，系统输出一个占空比稳定的输出信号。此
时积分器的输出端的电压稳定，积分器的输入电流为零，即 ν. ν 系统输出可以表示为 其中V。ut为系统的等效输出电压，Vin为系统的输出电压，Rf为反馈电阻9的电阻 值，Rin为输入电阻16的电阻值。
权利要求基于时钟边沿调整的新型D类功率放大器，其特征在于，包括积分器、PWM电路(6)和输出级(3)，积分器的输入端接系统输入端，输出端接PWM电路(6)的控制端，PWM电路(6)的输入端接时钟信号，PWM电路(6)的输出端通过输出级反馈到积分器的输入端。
2.如权利要求1所述的基于时钟边沿调整的新型D类功率放大器，其特征在于，所述 PWM电路由MOS管(61 66)构成，PMOS管(61)、(62)和匪OS管(63)、(64)依次串联于 电源和地之间；PMOS管(61)和NMOS管(64)的栅极连接点为PWM电路的电压控制端，PMOS 管(62)和NMOS管(63)的栅极连接点为PWM电路的输入端；PMOS管(62)和NMOS管(63) 的连接点接串联的PMOS管(65)和NMOS管(66)的控制端，PMOS管(65)和NMOS管(66)的 连接点为PWM电路的输出端。
专利摘要基于时钟边沿调整的新型D类功率放大器，涉及电子技术。本实用新型包括积分器、PWM电路和输出级，积分器的输入端接系统输入端，输出端接PWM电路的控制端，PWM电路的输入端接时钟信号，PWM电路的输出端通过输出级反馈到积分器的输入端。本实用新型的有益效果是，结构简单，适合大规模数字集成，不需要内部振荡器产生锯齿波或三角波，抗干扰能力强。
文档编号H03F3/217GK201690418SQ201020169948
公开日2010年12月29日 申请日期2010年4月22日 优先权日2010年4月22日
发明者于廷江, 向本才, 李文昌, 黄国辉 申请人:成都成电硅海科技股份有限公司